TWI534807B

TWI534807B - 電阻式記憶體之形成以及測試方法

Info

Publication number: TWI534807B
Application number: TW103116485A
Authority: TW
Inventors: 林孟弘; 吳伯倫
Original assignee: 華邦電子股份有限公司
Priority date: 2014-05-09
Filing date: 2014-05-09
Publication date: 2016-05-21
Also published as: TW201543485A

Description

電阻式記憶體之形成以及測試方法

本發明係有關於一種電阻式記憶體，特別是有關於能提高資料維持效能的電阻式記憶體。

目前，非揮發性記憶體是以快閃式記憶體(Flash)為主流，但隨著元件不斷微縮，快閃式記憶體面臨閘極穿透氧化層過薄導致記憶時間縮短，以及操作電壓過大等缺點。因此，各種不同型態的非揮發性記憶體正積極的被研發以取代快閃式記憶體，其中電阻式隨機存取記憶體(Resistive Random Access Memory，RRAM)藉由電阻值之改變來達到記憶效應，並利用其非揮發之特性作為記憶體元件，具有操作電壓小、記憶時間長、多狀態記憶、結構簡單及面積小等優點。

電阻式記憶體在製造完成之後，會先經過形成處理(forming process)，以使電阻式記憶體從絕緣狀態切換為阻抗狀態。接著，透過對電阻式記憶體進行設定或是重置，可以改變電阻式記憶體的阻抗值，以便將資料儲存在電阻式記憶體中。因此，透過量測流經電阻式記憶體的電流(例如設定電流Iset、重置電流Ireset)可得到電阻式記憶體的阻抗資訊，進而得到所儲存之資料。然而，電阻式記憶體在經過烘烤測試之後，容易造成設定電流Iset會下降，使得無法明確區分出設定電流Iset以及重置電流Ireset。於是，電阻式記憶體的資料維持(retention)性能會下降。

因此，需要一種能提高資料維持性能之電阻式記憶體。

本發明提供一種形成方法，適用於具有複數電阻式記憶胞之一電阻式記憶體。依序提供一第一形成電壓以及一第二形成電壓至上述電阻式記憶胞，以便將上述電阻式記憶胞由一絕緣狀態切換成一阻抗狀態。提供一重置電壓至上述電阻式記憶胞，以便將上述電阻式記憶胞之上述阻抗狀態轉變為一第一阻抗。提供一設定電壓至上述電阻式記憶胞，以便將上述電阻式記憶胞之上述阻抗狀態由上述第一阻抗轉變為一第二阻抗。上述設定電壓係大於上述第二形成電壓，以及上述第二形成電壓係大於上述第一形成電壓。

再者，本發明提供一種測試方法，適用於具有複數電阻式記憶胞之一電阻式記憶體。依序提供一第一形成電壓以及一第二形成電壓至上述電阻式記憶胞，以便將上述電阻式記憶胞由一絕緣狀態切換成一阻抗狀態。提供一重置電壓至上述電阻式記憶胞，以便將上述電阻式記憶胞之上述阻抗狀態轉變為一第一阻抗。提供一設定電壓至上述電阻式記憶胞，以便將上述電阻式記憶胞之上述阻抗狀態由上述第一阻抗轉變為一第二阻抗。對上述電阻式記憶胞執行一驗證程序。在完成上述驗證程序之後，烘烤上述電阻式記憶體。上述設定電壓係大於上述第二形成電壓，以及上述第二形成電壓係大於上述第一形成電壓。

100‧‧‧記憶胞

110‧‧‧金屬-絕緣體-金屬元件

120‧‧‧電晶體

200‧‧‧測試系統

210‧‧‧電阻式記憶體

220‧‧‧測試機台

BL‧‧‧位元線

I‧‧‧電流

S310-S340、S502-S518‧‧‧步驟

VC‧‧‧端點

VF1、VF2‧‧‧形成電壓

Vreset‧‧‧重置電壓

Vset‧‧‧設定電壓

WL‧‧‧字元線

第1圖係顯示根據本發明一實施例所述之電阻式記憶體的記憶胞的示意圖；第2圖係顯示根據本發明一實施例所述之測試系統的示意圖；第3圖係顯示根據本發明一實施例所述之形成方法，適用於具有複數電阻式記憶胞之一記憶體裝置；第4A圖係顯示根據本發明一實施例所述之施加形成電壓VF1、VF2或是設定電壓Vset至電阻式記憶胞之示意圖；第4B圖係顯示第4A圖中端點T1上電壓與時間之關係圖；第4C圖係顯示根據本發明一實施例所述之施加重置電壓Vreset至電阻式記憶胞之示意圖；第5圖係顯示根據本發明一實施例所述之測試方法，適用於具有複數電阻式記憶胞之一記憶體裝置；以及第6圖係顯示資料保存測試結果之示意圖，用以說明傳統測試方法以及第5圖之測試方法的差異。

為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：第1圖係顯示根據本發明一實施例所述之電阻式記憶體的記憶胞100的示意圖。記憶胞100包括金屬-絕緣體-金屬元件(metal-insulator-metal，MIM)110以及電晶體120。MIM元件110係耦接於位元線BL以及電晶體120之間，而電晶體120係耦接於MIM元件110以及源極線SL之間，其中電晶體120的閘極係耦接於字元線WL。在第1圖中，可透過對MIM元件110施加一偏壓來改變MIM元件110的電阻值。例如，可透過位元線BL或是源極線SL來改變MIM元件110的電阻值。此外，當記憶胞100被讀取時，可透過位元線BL提供一讀取電壓至該MIM元件110，並根據MIM元件110之電流值的變化來判定記憶胞100所儲存之資料的邏輯位準為何。

第2圖係顯示根據本發明一實施例所述之測試系統200的示意圖。測試系統200包括電阻式記憶體210以及測試機台220。電阻式記憶體210包括由複數記憶胞(例如第1圖之記憶胞100)所形成之記憶體陣列。測試機台220會提供不同的電壓至電阻式記憶體210內的記憶胞。舉例來說，測試機台220會提供形成電壓VF1與形成電壓VF2至電阻式記憶體210內的記憶胞，以使記憶胞能從初始狀態(即絕緣狀態)切換為阻抗狀態。換言之，測試機台220可對記憶胞執行特殊的電刺激程序，又稱為形成處理(forming process)。此外，測試機台220會分別提供設定電壓Vset以及重置電壓Vreset至記憶胞，以改變記憶胞的阻抗。並且，測試機台220可根據記憶胞之電流I來判斷記憶胞所儲存之資料。

第3圖係顯示根據本發明一實施例所述之形成方法，適用於具有複數電阻式記憶胞之一記憶體裝置。同時參考第2圖與第3圖，首先，在步驟S310，測試機台220會提供形成電壓VF1至電阻式記憶體210內的記憶胞。接著，在步驟S320，測試機台220會提供形成電壓VF2至電阻式記憶體210內的記憶胞，其中形成電壓VF2係大於形成電壓VF1，即VF2>VF1。在經過步驟S310與S320之後，電阻式記憶體210內的記憶胞會由絕緣狀態切換成阻抗狀態。接著，在步驟S330，測試機台220會提供重置電壓Vreset至電阻式記憶體210內的記憶胞，以進行初始化重置，使得記憶胞之阻抗狀態轉變為第一阻抗。接著，在步驟S340，測試機台220會提供設定電壓Vset至電阻式記憶體210內的記憶胞，以便將記憶胞之阻抗狀態由第一阻抗轉變為第二阻抗，其中設定電壓Vset係大於形成電壓VF2，即Vset>VF2。在此實施例中，第一阻抗為高阻抗，而第二阻抗為低阻抗。

第4A圖係顯示根據本發明一實施例所述之施加形成電壓VF1、VF2或是設定電壓Vset至電阻式記憶胞之示意圖。在第4圖中，記憶胞包括MIM元件400，其中MIM元件400包括電極410、可變電阻層420以及電極430。電極410與430的材料分別例如是金屬或是矽。可變電阻層420係設置在電極410與電極430之間，其中可變電阻層420會在不同的偏壓條件下改變其電阻率。在第4A圖中，電極410係耦接於端點T1，而電極430係耦接於端點T2。在一實施例中，端點T1係耦接於位元線BL(例如第1圖之位元線BL)，而端點T2係經由導通之電晶體(例如第1圖之電晶體120)而耦接於源極線SL(例如第1圖之源極線SL)。在第4A圖中，形成電壓VF1、形成電壓VF2以及設定電壓Vset係經由端點T1而施加在同一電極410。此外，當形成電壓 VF1、形成電壓VF2或是設定電壓Vset施加在電極410時，源極線SL會被接地，於是端點T2會經由電晶體而耦接於接地端GND，即0V。

第4B圖係顯示第4A圖中端點T1上電壓與時間之關係圖。在時間期間P1，形成電壓VF1會施加在端點T1上。接著，在時間期間P2，形成電壓VF2會施加在端點T1上，其中形成電壓VF2的電壓位準係大於形成電壓VF1的電壓位準。接著，在時間期間P3，設定電壓Vset會施加在端點T1上，其中設定電壓Vset的電壓位準係大於形成電壓VF2的電壓位準。在此實施例中，時間期間P2係大於時間期間P3，而時間期間P3係大於時間期間P1。值得注意的是，第4B圖中時間期間P1、P2與P3的時間長度與相對關係僅是個例子，並非用以限定本發明。在其他實施例中，時間期間P1、P2與P3的時間長度與相對關係是由實際應用所決定。

第4C圖係顯示根據本發明一實施例所述之施加重置電壓Vreset至電阻式記憶胞之示意圖。MIM元件400之電極410係耦接於端點T1，而MIM元件400之電極430係耦接於端點T2。如先前所描述，在一實施例中，端點T1係耦接於位元線BL(例如第1圖之位元線BL)，而端點T2係經由導通之電晶體(例如第1圖之電晶體120)而耦接於源極線SL(例如第1圖之源極線SL)。在第4C圖中，當重置電壓Vreset經由端點T2而施加在電極430時，位元線BL會被接地，於是端點T1會經由電晶體而耦接於接地端GND，即0V。值得注意的是，對MIM元件400而言，形成電壓VF1、形成電壓VF2以及設定電壓Vset係施加在同一電極，而重置電壓Vreset係施加在另一電極。

第5圖係顯示根據本發明一實施例所述之測試方法，適用於具有複數電阻式記憶胞之一記憶體裝置。同時參考第2圖與第5圖，首先，在步驟S502，測試機台會提供形成電壓VF1至電阻式記憶體210內的記憶胞。接著，在步驟S504，測試機台會提供形成電壓VF2至電阻式記憶體210內的記憶胞，其中形成電壓VF2係大於形成電壓VF1，即VF2>VF1。在經過步驟S502與S504之後，電阻式記憶體210內的記憶胞會由絕緣狀態切換成阻抗狀態。接著，在步驟S506，測試機台會提供重置電壓Vreset至電阻式記憶體210內的記憶胞，以進行初始化重置，使得記憶胞之阻抗狀態轉變為第一阻抗。接著，在步驟S508，測試機台會提供設定電壓Vset至電阻式記憶體210內的記憶胞，以便將記憶胞之阻抗狀態由第一阻抗轉變為第二阻抗，其中設定電壓Vset係大於形成電壓VF2，即Vset>VF2。在此實施例中，第一阻抗為高阻抗，而第二阻抗為低阻抗。如先前所描述，步驟S502-步驟S508可視為記憶胞的形成程序。此外，在一實施例中，測試機台會重複提供重置電壓Vreset(步驟S506)以及設定電壓Vset(步驟S508)至電阻式記憶體210內的記憶胞，以增加記憶胞的性能。接著，在步驟S510，測試機台會對電阻式記憶體210內的記憶胞執行驗證程序，以確認記憶胞是否正常。在驗證程序中，測試機台220會提供重置電壓Vreset至電阻式記憶體210內的記憶胞，以便將記憶胞之阻抗狀態由第二阻抗轉變為第一阻抗。接著，測試機台220會確認記憶胞之阻抗狀態是否已成功地轉變為第一阻抗。接著，測試機台220 會提供設定電壓Vset至電阻式記憶體210內的記憶胞，以便將記憶胞之阻抗狀態由第一阻抗轉變為第二阻抗。接著，測試機台220會確認記憶胞之阻抗狀態是否已成功地轉變為第二阻抗。以此類推，測試機台會對記憶胞執行多次驗證程序，其中執行驗證程序之次數可根據實際應用而決定。在完成驗證程序之後，測試機台會提供設定電壓Vset至記憶胞，以得到流經電阻式記憶胞內MIM元件的設定電流Iset1(步驟S512)。接著，在步驟S514，測試機台會對電阻式記憶體進行烘烤(baking)。例如，以一特定高溫(例如接近200℃之高溫)連續烘烤一特定時間(例如24小時)。接著，在步驟S516，測試機台會提供設定電壓Vset至已烘烤之記憶胞，以得到流經電阻式記憶胞內MIM元件的設定電流Iset2。接著，在步驟S518，測試機台可根據烘烤前之設定電流Iset1以及烘烤後之設定電流Iset2來得到資料保存(retention)的測試結果。

第6圖係顯示資料保存測試結果之示意圖，用以說明傳統測試方法以及第5圖之測試方法的差異。在傳統測試方法中，僅使用單一形成電壓來使電阻式記憶胞由絕緣狀態切換成阻抗狀態。此外，在傳統測試方法中，形成電壓以及設定電壓係具有相同的電壓位準。在第6圖中，橫軸係表示記憶胞之設定電流在烘烤之後的衰減百分比，而縱軸係表示設定電流的累計分布函數(Cumulative Distribution Function，CDF)。此外，曲線610係表示傳統測試方法的資料保存測試結果，而曲線620係表示第5圖之測試方法的資料保存測試結果。明顯地，曲線620均落在50%以內。因此，藉由使用兩階段之形成電壓(即VF1 與VF2)以及使用大於形成電壓之設定電壓(Vset)來改變MIM元件的阻抗，可使記憶胞在經過烘烤之後，設定電流的衰減量變小。於是，資料保存的效果較佳。此外，透過於形成電壓後重複提供重置電壓Vreset以及設定電壓Vset(即步驟S506與S508)至電阻式記憶體210內的記憶胞，可增加記憶體的性能，並提升記憶體的良率。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中包括通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

S310-S340‧‧‧步驟

Claims

一種形成方法，適用於具有複數電阻式記憶胞之一電阻式記憶體，包括：依序於一第一時間期間提供一第一形成電壓以及於一第二時間期間提供一第二形成電壓至上述電阻式記憶胞，以便將上述電阻式記憶胞由一絕緣狀態切換成一阻抗狀態；提供一重置電壓至上述電阻式記憶胞，以便將上述電阻式記憶胞之上述阻抗狀態轉變為一第一阻抗；以及於一第三時間期間提供一設定電壓至上述電阻式記憶胞，以便將上述電阻式記憶胞之上述阻抗狀態由上述第一阻抗轉變為一第二阻抗；其中上述設定電壓係大於上述第二形成電壓，以及上述第二形成電壓係大於上述第一形成電壓，其中上述第二時間期間係大於上述第三時間期間，以及上述第三時間期間係大於上述第一時間期間。
如申請專利範圍第1項所述之形成方法，其中上述電阻式記憶胞包括一第一電極、一第二電極以及設置在上述第一與第二電極之間的一可變電阻層。
如申請專利範圍第2項所述之形成方法，其中上述第一形成電壓、上述第二形成電壓或上述設定電壓係提供至上述電阻式記憶胞的上述第一電極，以及上述重置電壓係提供至上述電阻式記憶胞的上述第二電極。
一種測試方法，適用於具有複數電阻式記憶胞之一電阻式記憶體，包括：依序於一第一時間期間提供一第一形成電壓以及於一第二時間期間提供一第二形成電壓至上述電阻式記憶胞，以便將上述電阻式記憶胞由一絕緣狀態切換成一阻抗狀態；提供一重置電壓至上述電阻式記憶胞，以便將上述電阻式記憶胞之上述阻抗狀態轉變為一第一阻抗；於一第三時間期間提供一設定電壓至上述電阻式記憶胞，以便將上述電阻式記憶胞之上述阻抗狀態由上述第一阻抗轉變為一第二阻抗；對上述電阻式記憶胞執行一驗證程序；以及在完成上述驗證程序之後，烘烤上述電阻式記憶體；其中上述設定電壓係大於上述第二形成電壓，以及上述第二形成電壓係大於上述第一形成電壓，其中上述第二時間期間係大於上述第三時間期間，以及上述第三時間期間係大於上述第一時間期間。
如申請專利範圍第4項所述之測試方法，其中上述電阻式記憶胞包括一第一電極、一第二電極以及設置在上述第一與第二電極之間的一可變電阻層。
如申請專利範圍第5項所述之測試方法，其中上述第一形成電壓、上述第二形成電壓或是上述設定電壓係提供至上述電阻式記憶胞的上述第一電極，以及上述重置電壓係提供至上述電阻式記憶胞的上述第二電極。
如申請專利範圍第5項所述之測試方法，其中對上述電阻式記憶胞執行上述驗證程序之步驟更包括：提供上述重置電壓至上述電阻式記憶胞的上述第二電極，並驗證上述電阻式記憶胞之上述阻抗狀態是否由上述第二阻抗轉變為上述第一阻抗；以及提供上述設定電壓至上述電阻式記憶胞的上述第一電極，並驗證上述電阻式記憶胞之上述阻抗狀態是否由上述第一阻抗轉變為上述第二阻抗。
如申請專利範圍第5項所述之測試方法，其中在完成上述驗證程序之後，烘烤上述電阻式記憶體之步驟更包括：在完成上述驗證程序之後，提供上述設定電壓至上述電阻式記憶胞的上述第一電極，以得到流經上述電阻式記憶胞之一第一電流；以及得到上述第一電流之後，烘烤上述電阻式記憶體。
如申請專利範圍第8項所述之測試方法，更包括：提供上述設定電壓至已烘烤之上述電阻式記憶胞，以得到流經上述電阻式記憶體之一第二電流；以及根據上述第一電流以及上述第二電流，得到一資料保存測試結果。
如申請專利範圍第5項所述之測試方法，其中在提供一設定電壓至上述電阻式記憶胞之步驟後，更包括：重覆提供上述重置電壓至上述電阻式記憶胞以及提供上述設定電壓至上述電阻式記憶胞之步驟。