CN110060722B - 电阻式存储器存储装置的上电复位方法 - Google Patents
电阻式存储器存储装置的上电复位方法 Download PDFInfo
- Publication number
- CN110060722B CN110060722B CN201810043783.XA CN201810043783A CN110060722B CN 110060722 B CN110060722 B CN 110060722B CN 201810043783 A CN201810043783 A CN 201810043783A CN 110060722 B CN110060722 B CN 110060722B
- Authority
- CN
- China
- Prior art keywords
- memory cell
- forming
- voltage
- current
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 79
- 230000005055 memory storage Effects 0.000 title claims abstract description 22
- 230000008569 process Effects 0.000 claims abstract description 25
- 238000010438 heat treatment Methods 0.000 claims abstract description 17
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 13
- 238000012795 verification Methods 0.000 abstract description 17
- 229910052760 oxygen Inorganic materials 0.000 description 11
- 239000001301 oxygen Substances 0.000 description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- -1 oxygen ions Chemical class 0.000 description 5
- 230000005684 electric field Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/003—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0038—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0064—Verifying circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0045—Read using current through the cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种电阻式存储器存储装置的上电复位方法包括：对电阻式存储器存储装置的存储器晶胞执行形成程序。形成程序包括对存储器晶胞施加至少一次形成电压以及至少一次重置电压。形成程序更包括加热步骤。对存储器晶胞施加重置电压的步骤可以在加热步骤之前或之后执行。在施加一次形成电压之后，若存储器晶胞通过验证，不对存储器晶胞施加下一次形成电压。在加热步骤之后，若存储器晶胞通过验证，不对存储器晶胞施加下一次形成电压。此外，在施加一次重置电压之后，若存储器晶胞通过验证，不对存储器晶胞施加下一次重置电压。
Description
技术领域
本发明涉及一种存储器存储装置的操作方法，尤其涉及一种电阻式存储器存储装置的上电复位(power on reset，POR)方法。
背景技术
近年来电阻式存储器(诸如电阻式随机存取存储器(Resistive Random AccessMemory，RRAM))的发展极为快速，是目前最受瞩目的未来存储器的结构。由于电阻式存储器具备低功耗、高速运作、高密度以及相容于互补式金属氧化物半导体(ComplementaryMetal Oxide Semiconductor，CMOS)处理技术的潜在优势，因此非常适合作为下一世代的非易失性存储器元件。
现行的电阻式存储器晶胞(cell)通常包括相对配置的上电极与下电极以及位于上电极与下电极之间的介电层。当对现行的电阻式存储器进行设定(set)时，我们首先需进行灯丝形成(filament forming)的程序。对电阻式存储器晶胞施加正偏压，使电流从上电极流至下电极，使得介电层中产生氧空缺(oxygen vacancy)或氧离子(oxygen ion)而形成电流路径，且此时灯丝形成。在所形成的灯丝中，邻近上电极处的部分的直径会大于邻近下电极处的部分的直径。此外，当对现行的电阻式存储器晶胞进行重置(reset)时，对电阻式存储器晶胞施加负偏压，使电流从下电极流至上电极。此时，邻近下电极处的氧空缺或氧离子脱离电流路径，使得灯丝在邻近下电极处断开。
另一方面，利用现有技术来对电阻式存储器存储装置进行上电复位操作可能会使得存储器晶胞中的灯丝断裂，造成电阻式存储器存储装置的产品可靠度低且测试成本高。因此，如何提供一种上电复位方法，可提高电阻式存储器存储装置的产品可靠度且节省测试成本是本领域重要的课题之一。
发明内容
本发明提供一种电阻式存储器存储装置的上电复位方法，可提高电阻式存储器存储装置的产品可靠度且节省测试成本。
本发明的电阻式存储器存储装置的上电复位方法，包括对电阻式存储器存储装置的存储器晶胞执行形成程序。形成程序包括对存储器晶胞施加多次形成电压以及至少一次重置电压。
基于上述，在本发明的示范实施例中，上电复位方法在其形成程序包括对存储器晶胞施加重置电压，因此可提高电阻式存储器存储装置的产品可靠度及节省测试成本。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1显示本发明一实施例的存储器存储装置的概要示意图；
图2显示本发明一实施例的存储器晶胞中的灯丝经形成程序、重置操作及设定操作的概要示意图；
图3显示本发明一实施例的上电复位方法的概要示意图；
图4显示本发明一实施例的上电复位方法的步骤流程图。
附图标号说明：
100：存储器存储装置
110：存储器控制电路
120：电阻式存储器元件
122：存储器晶胞
210：上电极
212：氧离子
220：下电极
222：氧原子
230：介电层
232：氧空缺
V1、F1、F2、F3、F4、F5：形成电压
V2、R1、R2：重置电压
V3：设定电压
WL、BL、SL：信号波形
S112、S114、S122、S124、S132、S134、S142、S144：方法步骤
具体实施方式
以下提出多个实施例来说明本发明，然而本发明不仅限于所例示的多个实施例。又实施例之间也允许有适当的结合。
图1显示本发明一实施例的存储器存储装置的概要示意图。图2显示本发明一实施例的存储器晶胞中的灯丝经形成程序、重置操作及设定操作的概要示意图。请参考图1及图2，本实施例的存储器存储装置100包括存储器控制电路110以及电阻式存储器元件120。电阻式存储器元件120耦接至存储器控制电路110。电阻式存储器元件120包括多个以阵列方式排列的存储器晶胞122。在本实施例中，存储器晶胞122包括上电极210、下电极220以及介电层230。上电极210及下电极220为良好的金属导体，两者的材料可以相同或不相同。介电层230设置在上电极210以及下电极220之间。介电层230包括介电材料，例如包括过渡金属氧化物，例如但不限定为HfO2、Al2O3、Ta2O5。存储器晶胞122至少具有两种阻值状态，通过在上电极210及下电极220分别施加不同的电压来改变存储器晶胞122的阻值状态，存储器晶胞122可提供存储数据的功能。
在本实施例中，存储器晶胞122例如具有一晶体管一电阻(1T1R)的结构，或者二晶体管二电阻(2T2R)的结构，其实施方式可以由所属技术领域的通常知识获致足够的教示、建议与实施说明。本发明对存储器晶胞122的结构并不加以限制。
在本实施例中，存储器控制电路110用以对存储器晶胞122进行形成程序。在此过程中，存储器晶胞122两端的电极持续被施加偏压V1(即形成电压)，以对介电层230产生一个外加电场。在本实施例中，在上电极210施加其值为V1伏特的正电压，在下电极220施加0伏特的电压。此外加电场会将氧原子222分离成氧离子212及氧空缺232。氧空缺232在介电层230中形成灯丝，作为电流传递路径。当外加电场超过临界值时，介电层230会产生介电崩溃现象，从而由高阻态转变为低阻态。此种崩溃并非永久，其阻值仍可改变。
经形成程序的存储器晶胞122具有低阻态。在重置操作时，存储器晶胞122的上电极210被施加0伏特的电压，下电极220被施加其值为V2伏特的正电压。此电压差值是重置电压，例如-V2伏特。经重置操作的存储器晶胞122其状态由低阻态转变为高阻态。接着，在设定操作时，存储器晶胞122的上电极210被施加其值为V3伏特的正电压，下电极220被施加0伏特的电压。此电压差值是设定电压，例如+V3伏特。经设定操作的存储器晶胞122其状态由高阻态转变为低阻态。在本实施例中，重置电压及设定电压的大小及极性仅用以例示说明，不用以限定本发明。在本实施例中，图2所显示的形成程序、重置操作及设定操作仅用以例示说明，不用以限定本发明。
图3显示本发明一实施例的上电复位方法的概要示意图。请参考图3，本实施例的上电复位方法例如至少适用于图1的存储器存储装置100，由存储器控制电路110对电阻式存储器元件120中的任一存储器晶胞122执行上电复位方法。在一实施例中，也可由测试机台直接或通过存储器控制电路110来对存储器存储装置100执行上电复位方法。在本实施例中，存储器晶胞122连接至其对应的字线WL、位线BL及源极线SL，其实施方式可以由所属技术领域的通常知识获致足够的教示、建议与实施说明。在本实施例中，存储器控制电路110对存储器晶胞122施加形成电压及重置电压的操作包括对存储器晶胞122的字线、位线及源极线施加对应的电压信号。在图3中标示为WL、BL、SL的分别是存储器控制电路110在对存储器晶胞122施加形成电压及重置电压的操作时，施加在存储器晶胞122的字线、位线及源极线的信号波形。
请参考图3，在本实施例中，上电复位方法包括对存储器晶胞122执行如图3所示的形成程序。在本实施例中，所述形成程序包括第一形成阶段、加热步骤以及第二形成阶段。加热步骤在第一形成阶段以及第二形成阶段之间执行。在一实施例中，所述形成程序也可不包括加热步骤。在一实施例中，所述形成程序也可不包括第二形成阶段。在本实施例中，加热步骤例如包括对存储器晶胞122进行5分钟的280℃烘烤(bake)过程。本发明对烘烤过程的时间长度及温度并不加以限制。
在本实施例中，形成程序包括对存储器晶胞122施加至少一形成电压以及至少一次重置电压。具体而言，在本实施例中，在第一形成阶段，存储器控制电路110对存储器晶胞122施加形成电压F1至F4及重置电压R1、R2。在本实施例中，存储器控制电路110在对存储器晶胞122施加形成电压F1之后，会对存储器晶胞122进行读取验证操作，以判断存储器晶胞122的读取电流是否大于验证电流，验证电流例如为8微安培(microampere，μA)。若存储器晶胞122的读取电流大于验证电流，存储器控制电路110不对存储器晶胞施加下一次形成电压F2，而是施加重置电压R1。反之，若存储器晶胞的读取电流不大于验证电流，存储器控制电路110继续对存储器晶胞122施加下一次形成电压F2。是否对存储器晶胞122施加形成电压F3至F4可依此类推。并且，在第二形成阶段，存储器控制电路110对存储器晶胞122施加形成电压F1至F5。在第二形成阶段，是否对存储器晶胞122施加形成电压F2至F5也可依此类推。本发明对施加形成电压的次数并不加以限制。在一实施例中，在第一或第二形成阶段，存储器控制电路110对存储器晶胞122施加形成电压的次数例如会预设一个上限次数，当存储器控制电路110对存储器晶胞122施加形成电压的次数到达上限次数时，存储器控制电路110会停止第一或第二形成阶段。
在一实施例中，在第一形成阶段，存储器控制电路110也可对存储器晶胞122施加形成电压F1至F5而不施加重置电压R1、R2，并且，在第二形成阶段，存储器控制电路110对存储器晶胞122施加形成电压F1至F4及重置电压R1、R2。换句话说，在本发明的示范实施例中，存储器控制电路110对存储器晶胞122施加至少一次重置电压的步骤可以在第一形成阶段或者在第二形成阶段之中执行。
在本实施例中，在第一形成阶段，存储器控制电路110例如是在对存储器晶胞122连续施加形成电压F1至F4之后，再对存储器晶胞122连续施加第一重置电压R1及第二重置电压R2。在一实施例中，存储器控制电路110在对存储器晶胞122施加第一重置电压R1之后，会对存储器晶胞122进行读取验证操作，以判断存储器晶胞122的读取电流是否大于验证电流，验证电流例如为15微安培。若存储器晶胞122的读取电流大于验证电流，存储器控制电路110不对存储器晶胞122施加第二重置电压R2，而形成程序进入加热步骤。反之，若存储器晶胞122的读取电流不大于验证电流，存储器控制电路110继续对存储器晶胞122施加第二重置电压R2。
在本实施例中，存储器控制电路110在对存储器晶胞122连续施加第一重置电压R1及第二重置电压R2之后，结束第一形成阶段。在一实施例中，存储器控制电路110对存储器晶胞122连续施加第一重置电压R1及第二重置电压R2的操作也可以在任两次对存储器晶胞122施加形成电压之间执行，或者在对存储器晶胞122施加形成电压F1之前执行，本发明并不加以限制。
在一实施例中，形成程序也可不包括第二形成阶段。举例而言，在加热步骤之后，存储器控制电路110对存储器晶胞122进行读取验证操作，以判断存储器晶胞122的读取电流是否大于验证电流，验证电流例如为8微安培。若存储器晶胞122的读取电流大于验证电流，存储器控制电路110结束形成程序。因此，形成程序不包括第二形成阶段。
反之，若存储器晶胞122的读取电流不大于验证电流，形成程序进入第二形成阶段。在第二形成阶段，存储器控制电路110对存储器晶胞122施加形成电压F1至F5。类似地，在第二形成阶段，存储器控制电路110在对存储器晶胞122施加形成电压F1之后，会对存储器晶胞122进行读取验证操作，以判断存储器晶胞122的读取电流是否大于验证电流，验证电流例如为8微安培。若存储器晶胞122的读取电流大于验证电流，存储器控制电路110不对存储器晶胞施加下一次形成电压F2。反之，若存储器晶胞122的读取电流不大于验证电流，存储器控制电路110继续对存储器晶胞122施加下一次形成电压F2。在第二形成阶段，是否对存储器晶胞122施加形成电压F3至F5可依此类推。
在本实施例中，在对存储器晶胞122施加第一重置电压R1时，存储器控制电路110例如分别对存储器晶胞122的字线及源极线施加3伏特及1.8伏特的电压信号，其脉冲宽度例如为100纳秒(nanosecond，ns)。在本实施例中，每一形成电压F1至F5脉冲宽度例如为15微秒(microsecond，μs)。本发明对各电压的脉冲宽度并不加以限制。在对存储器晶胞122施加第二重置电压R2时，存储器控制电路110例如分别对存储器晶胞122的字线及源极线施加3伏特及2.2伏特的电压信号，其脉冲宽度例如为100纳秒。因此，在本实施例中，施加在存储器晶胞122对应的字线的第一重置电压R1以及第二重置电压R2的脉冲高度(即电压值)相等，例如皆为3伏特，可节省功耗、加快操作速度。施加在存储器晶胞122对应的源极线的第一重置电压R1以及第二重置电压R2的脉冲高度(即电压值)不相等，例如分别为1.8伏特及2.2伏特，即第二重置电压R2的大于第一重置电压R1，以避免验证时的误判。本发明对电压值的大小并不加以限制。
在一实施例中，在结束形成程序之后，上电复位方法例如还可以包括对存储器晶胞122执行初始重置(initial reset)操作/程序或者对存储器晶胞122执行预循环(pre-cycle)操作/程序。初始重置操作/程序以及预循环操作/程序可以由所属技术领域的通常知识获致足够的教示、建议与实施说明。
在本实施例中，存储器晶胞122在形成程序被施加重置电压。形成程序的重置电压的电压值小于正常(normal)重置电压的电压值，正常重置电压的电压值小于初始(initial)重置电压的电压值。形成程序的重置电压会降地存储器晶胞122的阻值，初始重置电压的会增加存储器晶胞122的阻值。
在一实施例中，在对存储器晶胞122施加形成电压的操作时，例如是对存储器晶胞122的字线WL施加2～5伏特的电压、对存储器晶胞122的位线BL施加3～6伏特的电压、对存储器晶胞122的源极线SL施加0伏特的电压(例如接地)，且脉冲宽度为1～100微秒。在一实施例中，在对存储器晶胞122施加正常重置电压的操作时，例如是对存储器晶胞122的字线WL施加2～5伏特的电压、对存储器晶胞122的位线BL施加0伏特的电压、对存储器晶胞122的源极线SL施加2～4伏特的电压，且脉冲宽度为0.1～10微秒。在一实施例中，在对存储器晶胞122施加正常设定电压的操作时，例如是对存储器晶胞122的字线WL施加2～5伏特的电压、对存储器晶胞122的位线BL施加2～4伏特的电压、对存储器晶胞122的源极线SL施加0伏特的电压，且脉冲宽度为0.1～10微秒。
在一实施例中，在对存储器晶胞122施加形成程序的重置电压的操作时，例如是对存储器晶胞122的字线WL施加2～5伏特的电压、对存储器晶胞122的位线BL施加0伏特的电压、对存储器晶胞122的源极线SL施加1～3伏特的电压，且脉冲宽度为0.1～10微秒。
图4显示本发明一实施例的上电复位方法的步骤流程图。请参考图4，本实施例的上电复位方法例如至少适用于图1的存储器存储装置100。在步骤S112中，存储器控制电路110对存储器晶胞122施加一次形成电压，例如形成电压F1。在步骤S114中，存储器控制电路110对存储器晶胞122进行读取验证操作，以判断存储器晶胞122的读取电流是否大于验证电流。在步骤S114中，验证电流例如设定为8微安培，本发明并不加以限制。若存储器晶胞122的读取电流不大于验证电流，存储器控制电路110重复执行步骤S112，再次对存储器晶胞122施加形成电压，例如形成电压F2。若存储器晶胞122的读取电流大于验证电流，存储器控制电路110执行下一阶段步骤。因此，存储器控制电路110在第一形成阶段可能只对存储器晶胞122施加一次形成电压，即形成电压F1。在一实施例中，存储器控制电路110执行步骤S112的次数例如不超过四次。在存储器控制电路110第四次执行步骤S112之后，若存储器晶胞122的读取电流仍不大于验证电流，存储器控制电路110执行步骤S122。
在步骤S122中，存储器控制电路110对存储器晶胞122施加一次重置电压，例如第一重置电压R1。接着，在步骤S124中，存储器控制电路110对存储器晶胞122进行读取验证操作，以判断存储器晶胞122的读取电流是否大于验证电流。在步骤S124中，验证电流例如设定为15微安培，本发明并不加以限制。若存储器晶胞122的读取电流不大于验证电流，存储器控制电路110重复执行步骤S122，再次对存储器晶胞122施加重置电压，例如第二重置电压R2。若存储器晶胞122的读取电流大于验证电流，存储器控制电路110执行步骤S132，加热存储器晶胞122。在本实施例中，在施加第二重置电压R2之后，若存储器晶胞122的读取电流不大于验证电流，存储器控制电路110遮蔽存储器晶胞122或者修复存储器晶胞122。在本实施例中，遮蔽存储器晶胞122表示在存储器控制电路110存取电阻式存储器元件120所存储的数据时，不使用未通过验证的存储器晶胞122。因此，存储器控制电路110在第一形成阶段可能只对存储器晶胞122施加一次重置电压，即第一重置电压R1。
接着，在步骤S134中，存储器控制电路110对存储器晶胞122进行读取验证操作，以判断存储器晶胞122的读取电流是否大于验证电流。在步骤S134中，验证电流例如设定为8微安培，本发明并不加以限制。若存储器晶胞122的读取电流不大于验证电流，存储器控制电路110执行步骤S142。形成程序进入第二形成阶段。在步骤S142中，存储器控制电路110对存储器晶胞122施加一次形成电压，例如形成电压F1。若存储器晶胞122的读取电流大于验证电流，存储器控制电路110结束形成程序。因此，在本实施例中，形成程序可不包括第二形成阶段。
接着，在步骤S144中，存储器控制电路110对存储器晶胞122进行读取验证操作，以判断存储器晶胞122的读取电流是否大于验证电流。在步骤S144中，验证电流例如设定为8微安培，本发明并不加以限制。若存储器晶胞122的读取电流不大于验证电流，存储器控制电路110重复执行步骤S142，再次对存储器晶胞122施加形成电压，例如形成电压F2。若存储器晶胞122的读取电流大于验证电流，存储器控制电路110结束形成程序。因此，存储器控制电路110在第二形成阶段可能只对存储器晶胞122施加一次形成电压，即形成电压F1。在一实施例中，存储器控制电路110执行步骤S142的次数例如不超过五次。在存储器控制电路110第五次执行步骤S142之后，若存储器晶胞122的读取电流仍不大于验证电流，存储器控制电路110结束形成程序。
另外，本实施例的上电复位方法可以由图1至图3实施例的叙述中获致足够的教示、建议与实施说明，因此不再赘述。
综上所述，在本发明的示范实施例中，上电复位方法在其形成程序包括对存储器晶胞施加重置电压。在本发明的示范实施例中，形成程序包括对存储器晶胞施加至少一次形成电压以及至少一次重置电压。形成程序更包括加热步骤。对存储器晶胞施加重置电压的步骤可以在加热步骤之前或之后执行。在本发明的示范实施例中，在施加一次形成电压之后，若存储器晶胞通过验证，不对存储器晶胞施加下一次形成电压。在加热步骤之后，若存储器晶胞通过验证，不对存储器晶胞施加下一次形成电压，也就是说，形成程序不包括第二形成阶段。此外，在施加一次重置电压之后，若存储器晶胞通过验证，不对存储器晶胞施加下一次重置电压。
在本发明的示范实施例中，对存储器晶胞施加重置电压的步骤可在形成程序的第一形成阶段或第二形成阶段执行。存储器控制电路在对存储器晶胞施加重置电压之后对其进行验证。若存储器晶胞无法通过验证，存储器控制电路可遮蔽或修复存储器晶胞。存储器晶胞的良窳在上电复位阶段的形成程序中即可检出，因此可提高电阻式存储器存储装置的产品可靠度并且节省测试成本。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。
Claims (10)
1.一种电阻式存储器存储装置的上电复位方法，其特征在于，包括：
对所述电阻式存储器存储装置的一存储器晶胞执行一形成程序，其中所述形成程序包括对所述存储器晶胞施加至少一次形成电压以及至少一次重置电压，其中每施加一次重置电压之后根据所述存储器晶胞的一读取电流是否大于一验证电流判断是否对所述存储器晶胞施加下一次重置电压，
其中，所述形成程序包括一第一形成阶段以及一加热步骤，且所述加热步骤在所述第一形成阶段之后执行，
其中，对所述存储器晶胞施加所述至少一次重置电压的步骤在所述第一形成阶段中执行，且在对所述存储器晶胞施加所述至少一次重置电压的步骤之后，结束所述第一形成阶段。
2.根据权利要求1所述的电阻式存储器存储装置的上电复位方法，其特征在于，对所述存储器晶胞施加所述至少一次重置电压的步骤在对所述存储器晶胞施加所述至少一次形成电压的步骤之后执行。
3.根据权利要求1所述的电阻式存储器存储装置的上电复位方法，其特征在于，在所述第一形成阶段，在每施加一次形成电压之后对所述存储器晶胞进行一读取验证操作，以判断所述存储器晶胞的所述读取电流是否大于所述验证电流，其中若所述存储器晶胞的所述读取电流大于所述验证电流，不对所述存储器晶胞施加下一次形成电压，以及若所述存储器晶胞的所述读取电流不大于所述验证电流，继续对所述存储器晶胞施加下一次形成电压。
4.根据权利要求1所述的电阻式存储器存储装置的上电复位方法，其特征在于，还包括：
在所述加热步骤之后，对所述存储器晶胞进行一读取验证操作，以判断所述存储器晶胞的所述读取电流是否大于所述验证电流，
其中若所述存储器晶胞的所述读取电流大于所述验证电流，结束所述形成程序，以及若所述存储器晶胞的所述读取电流不大于所述验证电流，所述形成程序进入一第二形成阶段。
5.根据权利要求4所述的电阻式存储器存储装置的上电复位方法，其特征在于，所述形成程序还包括所述第二形成阶段，对所述存储器晶胞施加所述至少一次重置电压的步骤在所述第一形成阶段以及所述第二形成阶段两者当中的一阶段执行，且所述加热步骤在所述第一形成阶段与所述第二形成阶段之间执行。
6.根据权利要求5所述的电阻式存储器存储装置的上电复位方法，其特征在于，对所述存储器晶胞施加所述至少一次重置电压的步骤在所述第二形成阶段中执行，且在对所述存储器晶胞施加所述至少一次重置电压的步骤之后，结束所述第二形成阶段。
7.根据权利要求5所述的电阻式存储器存储装置的上电复位方法，其特征在于，在所述第二形成阶段，对所述存储器晶胞施加所述至少一次形成电压，并且在每施加一次形成电压之后对所述存储器晶胞进行所述读取验证操作，以判断所述存储器晶胞的所述读取电流是否大于所述验证电流，若所述存储器晶胞的所述读取电流大于所述验证电流，不对所述存储器晶胞施加下一次形成电压，若所述存储器晶胞的所述读取电流不大于所述验证电流，继续对所述存储器晶胞施加下一次形成电压。
8.一种电阻式存储器存储装置的上电复位方法，其特征在于，包括：
对所述电阻式存储器存储装置的一存储器晶胞执行一形成程序，其中所述形成程序包括对所述存储器晶胞施加至少一次形成电压以及至少一次重置电压，
其中，对所述存储器晶胞施加所述至少一次重置电压的步骤包括：
对所述存储器晶胞施加一第一重置电压；
对所述存储器晶胞进行一读取验证操作，以判断所述存储器晶胞的一读取电流是否大于一验证电流；
若所述存储器晶胞的所述读取电流大于所述验证电流，执行一加热步骤；以及
若所述存储器晶胞的所述读取电流不大于所述验证电流，对所述存储器晶胞施加一第二重置电压。
9.根据权利要求8所述的电阻式存储器存储装置的上电复位方法，其特征在于，施加在所述存储器晶胞对应的一字线的所述第一重置电压以及所述第二重置电压的脉冲高度相等。
10.根据权利要求8所述的电阻式存储器存储装置的上电复位方法，其特征在于，施加在所述存储器晶胞对应的一源极线的所述第一重置电压以及所述第二重置电压的脉冲高度不相等。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810043783.XA CN110060722B (zh) | 2018-01-17 | 2018-01-17 | 电阻式存储器存储装置的上电复位方法 |
| US16/181,372 US10839899B2 (en) | 2018-01-17 | 2018-11-06 | Power on reset method for resistive memory storage device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810043783.XA CN110060722B (zh) | 2018-01-17 | 2018-01-17 | 电阻式存储器存储装置的上电复位方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110060722A CN110060722A (zh) | 2019-07-26 |
| CN110060722B true CN110060722B (zh) | 2021-10-08 |
Family
ID=67213012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810043783.XA Active CN110060722B (zh) | 2018-01-17 | 2018-01-17 | 电阻式存储器存储装置的上电复位方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10839899B2 (zh) |
| CN (1) | CN110060722B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200144510A (ko) * | 2019-06-18 | 2020-12-29 | 삼성전자주식회사 | 양자점과 이를 포함한 복합체 |
| CN112802521B (zh) * | 2019-11-13 | 2024-02-23 | 华邦电子股份有限公司 | 熟化电阻式随机存取存储器的方法 |
| US11443802B2 (en) | 2020-07-09 | 2022-09-13 | Numem Inc. | Adaptive memory management and control circuitry |
| US11436025B2 (en) | 2020-07-09 | 2022-09-06 | Numem Inc. | Smart compute resistive memory |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100755409B1 (ko) | 2006-08-28 | 2007-09-04 | 삼성전자주식회사 | 저항 메모리 소자의 프로그래밍 방법 |
| JP2009043905A (ja) * | 2007-08-08 | 2009-02-26 | Hitachi Ltd | 半導体装置 |
| JP2011211101A (ja) * | 2010-03-30 | 2011-10-20 | Sony Corp | 記憶素子及びその製造方法 |
| US9047940B2 (en) * | 2013-01-10 | 2015-06-02 | Intermolecular, Inc. | Resistive random access memory cells having variable switching characteristics |
| US8861258B2 (en) | 2013-02-21 | 2014-10-14 | Sandisk 3D Llc | Set/reset algorithm which detects and repairs weak cells in resistive-switching memory device |
| US9680095B2 (en) | 2013-03-13 | 2017-06-13 | Macronix International Co., Ltd. | Resistive RAM and fabrication method |
| TWI488347B (zh) | 2014-04-08 | 2015-06-11 | Winbond Electronics Corp | 記憶體元件的形成方法 |
| CN105024010B (zh) * | 2014-04-16 | 2017-10-13 | 华邦电子股份有限公司 | 存储器元件的形成方法 |
| TWI534807B (zh) | 2014-05-09 | 2016-05-21 | 華邦電子股份有限公司 | 電阻式記憶體之形成以及測試方法 |
| CN105097021B (zh) * | 2014-05-22 | 2017-11-10 | 华邦电子股份有限公司 | 电阻式存储器的形成以及测试方法 |
| US9934855B2 (en) * | 2015-02-03 | 2018-04-03 | Crossbar, Inc. | Node retainer circuit incorporating RRAM |
| KR20170078284A (ko) * | 2015-12-29 | 2017-07-07 | 에스케이하이닉스 주식회사 | 반도체 장치의 제조 방법 및 동작 방법 |
| TWI601322B (zh) | 2016-08-18 | 2017-10-01 | 華邦電子股份有限公司 | 記憶體裝置的形成方法 |
-
2018
- 2018-01-17 CN CN201810043783.XA patent/CN110060722B/zh active Active
- 2018-11-06 US US16/181,372 patent/US10839899B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110060722A (zh) | 2019-07-26 |
| US10839899B2 (en) | 2020-11-17 |
| US20190221260A1 (en) | 2019-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110060722B (zh) | 电阻式存储器存储装置的上电复位方法 | |
| US10032521B2 (en) | PUF value generation using an anti-fuse memory array | |
| US11024378B2 (en) | Memory systems and memory programming methods | |
| US10783961B2 (en) | Memory cells, memory systems, and memory programming methods | |
| TWI774436B (zh) | 用於初始化電阻式記憶體裝置之技術 | |
| JP6425137B2 (ja) | データ記録方法および不揮発性記憶装置 | |
| TWI732723B (zh) | 電阻式記憶胞及其相關的陣列結構 | |
| US9627060B2 (en) | Memory circuit and method of programming memory circuit | |
| TW201715526A (zh) | 電阻式記憶胞的操作方法及電阻式記憶體 | |
| US10783962B2 (en) | Resistive memory storage apparatus and writing method thereof including disturbance voltage | |
| TW201822207A (zh) | 用於編程可編程電阻性記憶元件之方法與其記憶體 | |
| JP2013048004A (ja) | 抵抗変化型素子の抵抗状態変化方法 | |
| JP2018092980A (ja) | 半導体集積回路 | |
| TWI647704B (zh) | 電阻式記憶體儲存裝置的上電復位方法 | |
| US10490272B2 (en) | Operating method of resistive memory element | |
| US20170140815A1 (en) | Multi-level resistive memory structure | |
| TWI633558B (zh) | 電阻式記憶體元件的操作方法 | |
| CN109658963B (zh) | 电阻式存储器存储装置的操作方法 | |
| JP6906660B1 (ja) | 抵抗変化型メモリ保存装置およびその操作方法 | |
| CN115691612A (zh) | 阻变存储器的操作方法、阻变存储器及电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |