JP2018092980A - 半導体集積回路 - Google Patents

半導体集積回路 Download PDF

Info

Publication number
JP2018092980A
JP2018092980A JP2016232910A JP2016232910A JP2018092980A JP 2018092980 A JP2018092980 A JP 2018092980A JP 2016232910 A JP2016232910 A JP 2016232910A JP 2016232910 A JP2016232910 A JP 2016232910A JP 2018092980 A JP2018092980 A JP 2018092980A
Authority
JP
Japan
Prior art keywords
voltage
current
value
resistance
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2016232910A
Other languages
English (en)
Inventor
英豪 何
Yinghao Ho
英豪 何
安田 心一
Shinichi Yasuda
心一 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2016232910A priority Critical patent/JP2018092980A/ja
Priority to CN201710795256.XA priority patent/CN108122578A/zh
Priority to US15/700,319 priority patent/US10090049B2/en
Publication of JP2018092980A publication Critical patent/JP2018092980A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0033Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/77Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/79Array wherein the access device being a transistor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

【課題】プログラムディスタープが生じるのを抑制することのできる半導体集積回路を提供する。
【解決手段】複数の第1配線に対応して設けられた複数の第1電流制限回路は、対応する第1配線に流れる最大電流を、第1電流値、第1電流値よりも大きな第2電流値、または第1電流値よりも小さな第3電流値以下となるように制限する。複数の第2配線に対応して設けられた複数の第2電流制限回路は、対応する第2配線に流れる最大電流を、第1電流値、第2電流値、または第3電流値以下となるように制限する。制御回路は、選択された1つの抵抗変化素子を第2抵抗状態から第1抵抗状態にプログラムするとき、選択された第1配線を流れる電流が第1電流値以下に、選択されない第1配線を流れる電流が第3電流値以下に制限させるとともに選択された第2配線を流れる電流が第1電流値以下に、選択されない第2配線を流れる電流が第3電流値以下に制限させる。
【選択図】図1

Description

本発明の実施形態は、半導体集積回路に関する。
プログラマブルロジックデバイスは、チップ製造後に回路を書き換えることができる半導体集積回路である。プログラマブルロジックデバイスは複数の配線を有し、これらの配線のうち選択された2本の配線どうしを電気的に接続状態または非接続状態にする。選択された2本の配線が接続状態または非接続状態となるように制御するために、切り替え回路が用いられ、この切り替え回路は、トランジスタとメモリを備えている。このメモリは電気的にプログラム可能であり、プログラムされた情報に基づいてトランジスタのオン/オフが切り替わる。
また、2端子の抵抗変化素子をメモリ素子として用い、このメモリ素子を用いて上記の切り替え回路を実現するクロスポイント抵抗変化素子アレイが知られている。上記抵抗変化素子は、2つの電極と、これら2つの電極の間に設けられた抵抗変化層と、を有する。上記2つの電極間に所定の電圧を印加することにより、抵抗変化層の抵抗状態を変化させ、2つの電極間の電気抵抗を低抵抗状態あるいは高抵抗状態に切り替えることができる。
抵抗変化素子をプログラムする際には、電極に印加するプログラム電圧の大きさおよび上記プログラム電圧の印加時間を適切に制御する必要がある。またそのほかに、プログラム電圧の印加中に抵抗変化素子に流れる電流の大きさを制御することも重要である。このように、プログラム中に抵抗変化素子に流れる電流を制御する回路を有する半導体集積回路は、知られている。
クロスポイント抵抗変化素子アレイをプログラムする際には、選択されていない抵抗変化素子は選択されている抵抗変化素子より小さい電圧を印加する。これは選択されていない抵抗変化素子のプログラムディスタープ(すなわちセットディスターブまたはリセットディスタープ)を防ぐためである。
また、抵抗変化素子の抵抗を変化させる電圧は抵抗変化素子によって異なるとともにスイッチサイクル、すなわち抵抗変化素子が高抵抗状態から低抵抗状態に変化する場合または低抵抗状態から高抵抗状態に変化する場合によっても異なる。したがって、操作しながら、次の抵抗を変化させる電圧を予測することは難しい。抵抗を変化させる電圧の変化範囲を広くすれば、選択されていない抵抗変化素子に、選択された抵抗変化素子より小さい電圧を印加した場合でもプログラムディスタープが起きる可能性がある。抵抗変化素子の抵抗を変化させる電圧の変化範囲を広くしてもプログラムディスタープが生じない方式については、現在のところ知られていない。
特開2016-062627号公報
本実施形態は、プログラムディスタープが生じるのを抑制することのできる半導体集積回路を提供する。
本実施形態による半導体集積回路は、複数の第1配線と、前記複数の第1配線のそれぞれと交差する複数の第2配線と、前記複数の第1配線と前記複数の第2配線とのそれぞれの交差領域に設けられた複数の抵抗変化素子であって、各抵抗変化素子は、対応する前記第1配線に接続された第1電極と、対応する前記第2配線に接続された第2電極と、前記第1電極と前記第2電極との間に設けられた抵抗変化層と、を有し、前記第1電極と前記第2電極との間との間の抵抗状態は、第1抵抗状態および前記第1抵抗状態よりも抵抗値が大きい第2抵抗状態のうちの一方から他方にプログラム可能である、複数の抵抗変化素子と、前記複数の第1配線を駆動する第1ドライバと、前記複数の第2配線を駆動する第2ドライバと、前記第1および第2ドライバを制御する制御回路と、前記複数の第1配線に対応して設けられた複数の第1電流制限回路であって、各第1電流制限回路は、前記制御回路からの指令に基づいて、対応する前記第1配線に流れる最大電流を、第1電流値、前記第1電流値よりも大きな第2電流値、および前記第1電流値よりも小さな第3電流値のうちの一つの値以下となるように制限する、複数の第1電流制限回路と、前記複数の第2配線に対応して設けられた複数の第2電流制限回路であって、各第2電流制限回路は、前記制御回路からの指令に基づいて、対応する前記第2配線に流れる最大電流を、前記第1電流値、前記第2電流値、および前記第3電流値のうちの一つの値以下となるように制限する、複数の第2電流制限回路と、を備え、前記制御回路は、前記第1および第2ドライバを制御し、前記複数の第1および第2配線から1つの第1配線および1つの第2配線を選択することにより、前記複数の抵抗変化素子から前記選択された第1および第2配線に対応する1つの抵抗変化素子を選択し、この選択された抵抗変化素子を前記第2抵抗状態から前記第1抵抗状態にプログラムするとき前記複数の第1電流制限回路に指令を送り、前記選択された第1配線を流れる電流が前記第1電流値以下に、選択されない第1配線を流れる電流が前記第3電流値以下に制限させるとともに前記複数の第2電流制限回路に指令を送り前記選択された第2配線を流れる電流が前記第1電流値以下に、選択されない第2配線を流れる電流が前記第3電流値以下に制限させる。
一実施形態による半導体集積回路を示す図。 抵抗変化素子を示す断面図。 抵抗変化素子のセット電圧のバラツキを示す図。 電流制限回路の第1具体例を示す回路図。 電流制限回路の第2具体例を示す回路図。 電流制限回路の第3具体例を示す回路図。 電流制限回路の第4具体例を示す回路図。 抵抗変化素子に異なる制限電流値が流れるような状態にして、セット動作後の抵抗変化素子の抵抗値を測定した結果を示す図。 抵抗変化素子に閾値以下の制限電流が流れるような状態にしてセット電圧を複数回加えた場合の抵抗変化素子の抵抗値の測定結果を示す図。 抵抗変化素子のセット動作における電流―電圧特性を示す図。 一実施形態の半導体集積回路のセット動作における電圧印加条件および制限電流値の一例を示す図。 一実施形態の半導体集積回路のセット動作における電圧印加条件および制限電流値の他の例を示す図。 一実施形態の半導体集積回路のセット動作の手順を示すフローチャート図。 抵抗変化素子のリセット動作における電流―電圧特性を示す図。 一実施形態の半導体集積回路におけるリセット動作の一具体的な手順を示すフローチャート。 比較例の半導体集積回路を示す回路図。
以下に実施形態について図面を参照して説明する。
(一実施形態)
一実施形態による半導体集積回路を図1に示す。この第1実施形態の半導体集積回路は、m×n個のメモリ素子211〜2mnがマトリクス状に配列されたメモリセルアレイ1と、インバータ10〜10と、カットオフトランジスタ12〜12と、カットオフトランジスタ20〜20と、インバータ22〜22と、ドライバ100と、電流制限回路110〜110と、ドライバ200と、電流制限回路210〜210と、制御回路300と、を備えている。また、メモリセルアレイ1は、ワード線WL〜WLと、ワード線WL〜WLにそれぞれ交差するビット線BL〜BLを更に備えている。
メモリ素子2ij(i=1,・・・,m、j=1,・・・,n)はワード線WLとビット線BLの交差領域に設けられた2端子の抵抗変化素子(ReRAM(Resistive random access memory))である。各メモリ素子(以下、抵抗変化素子とも云う)2ij(i=1,・・・,m、j=1,・・・,n)は、一方の端子が対応するワード線WLに接続され、他方の端子が対応するビット線BLに接続される。
各抵抗変化素子2ij(i=1,・・・,m、j=1,・・・,n)の一例を図2に示す。この抵抗変化素子2は、上部電極2aと、下部電極2cと、上部電極2aと下部電極2cとの間に設けられた抵抗変化層2bと、を備えている。
抵抗変化層2bは、例えばチタン酸化物、ハフニウム酸化物、タンタル酸化物、およびアルミ酸化物といった金属酸化物でもあってもよいし、チタン酸窒化物、ハフニウム酸窒化物、タンタル酸窒化物、およびアルミ酸窒化物といった金属酸窒化物でもあってもよい。あるいはシリコン酸化物などの半導体酸化物であってもよいし、シリコン窒化物などの半導体窒化物、またはシリコン酸窒化物などの半導体酸窒化物であってもよい。また、アモルファスシリコン等の半導体材料であってもよい。また上記材料を積層した膜であってもよい。
この抵抗変化素子2においては、電極2a、2cに所定の電圧を印加することによって、電極間の電気抵抗を変化させることができる。ここでは、抵抗変化素子2の抵抗を高抵抗状態から低抵抗状態に変化させることをセットと称し、抵抗変化素子2の抵抗を低抵抗状態から高抵抗状態に変化させることをリセットと称する。また、抵抗変化素子2をセットするために必要な電圧をセット電圧と称し、抵抗変化素子2をリセットするために必要な電圧をリセット電圧と称する。
抵抗変化素子2の種類として、ユニポーラ型抵抗変化素子と、バイポーラ型抵抗変化素子がある。ユニポーラ型抵抗変化素子では、セット電圧およびリセット電圧の極性が同じである。例えば、抵抗変化素子2をセットするために電極2aに印加する電圧よりも大きい電圧を電極2cに印加するときは、リセットする場合にも同様に電極2aに印加する電圧よりも大きい電圧を電極2cに印加する。一方、バイポーラ型抵抗変化素子では、セット電圧とリセット電圧の極性が逆となる。例えば、抵抗変化素子2をセットするために電極2aに印加する電圧よりも大きい電圧を電極2cに印加するときは、リセットするために電極2aに印加する電圧よりも小さい電圧を電極2cに印加する。なお、本実施形態の半導体集積回路では、ユニポーラ型抵抗変化素子が用いられる。
本実施形態の半導体集積回路に用いられる抵抗変化素子2としては、高抵抗状態における抵抗値と、低抵抗状態における抵抗値との差が大きいことが好ましい。例えば、高抵抗状態の抵抗値としては1GΩで、低抵抗状態の抵抗値としては10KΩであることが好ましい。しかし、高抵抗状態の抵抗値が1GΩの抵抗変化素子は、セット電圧のバラツキが大きくなる。このことについて図3を参照して説明する。図3は、1つの抵抗変化素子にセット動作およびリセット動作を繰り返し行い、セット電圧を測定した場合の測定結果を示す図である。図3において、横軸は印加電圧を示し、縦軸はセット電圧のバラツキの程度を表す偏差(σ)の倍数を示す。印加電圧は、1Vから6Vまで0.5V刻みで変化させた。この図3からわかるように、セット電圧のバラツキは大きい。このため、図1に示す半導体集積回路のメモリアレイ中の非選択の抵抗変化素子に後述する書き込み禁止電圧Vinh(例えば、プログラム電圧(書き込み電圧)Vpgmの半分)を印加した場合でも、誤セット動作してしまう可能性がある。これにより、従来の書き込み方法を利用することができない。
再び図1に戻って、本実施形態の半導体集積回路について説明する。各ワード線WL(i=1,・・・,m)は、一端が電流制限回路110を介してドライバ100に接続され、他端がカットオフトランジスタ20を介してインバータ22の入力端子に接続される。各カットオフトランジスタ20(i=1,・・・,m)はゲートが制御線CL2に接続される。各インバータ22(i=1,・・・,m)の出力端子から出力信号OUTが出力される。
各ビット線BL(j=1,・・・,n)は、一端がカットオフトランジスタ12を介してインバータ10の出力端子に接続され、他端が電流制限回路210を介してドライバ200に接続される。各カットオフトランジスタ12(j=1,・・・,n)はゲートが制御線CL1に接続される。各インバータ10(j=1,・・・,n)の入力端子に入力信号INが入力される。
制御回路300は、ドライバ100および電流制限回路110〜110を介してワード線WL〜WLに電圧を印加し、ドライバ200および電流制限回路210〜210を介してワード線に電圧を印加する。
電流制限回路110(i=1,・・・,m)は、ワード線WLに接続された抵抗変化素子2i1〜2inにセット電圧またはリセット電圧を印加する際に、プログラム後の抵抗変化素子2i1〜2inの抵抗値のバラツキを抑える目的で、あるいは抵抗変化素子2i1〜2inの不可逆的な破壊を防ぐ目的で、プログラム中に抵抗変化素子2i1〜2inに流れる電流をある値(制限電流値)以下に制限する。
電流制限回路210(j=1,・・・,n)は、ビット線BLに接続された抵抗変化素子21j〜2mjにセット電圧またはリセット電圧を印加する際に、プログラム後の抵抗変化素子21j〜2mjの抵抗値のバラツキを抑える目的で、あるいは抵抗変化素子21j〜2mjの不可逆的な破壊を防ぐ目的で、プログラム中に抵抗変化素子21j〜2mjに流れる電流をある値(制限電流値)以下に制限する。
例えば、一般にセット時の制限電流値を大きくすれば、セット後の抵抗変化素子の抵抗値は小さくなる。一方、リセット時は上記の制限電流値を十分大きくすることで抵抗変化素子に十分大きな量の電流を流し、そのときに発生する熱によって抵抗変化素子の抵抗状態を高抵抗状態へと変化させる。このようにセット時とリセット時では、異なる制限電流値が用いられる。
(電流制限回路の第1具体例)
次に電流制限回路の第1具体例を図4に示す。この第1具体例および以降の具体例においては、電流制限回路110(i=1,・・・,m)および電流制限回路210(j=1,・・・,n)は、抵抗変化素子2ijを介して接続される。
電流制限回路110(i=1,・・・,m)は、図4に示すように、nチャネルトランジスタ112を備えている。このトランジスタ112は、ソースおよびドレインのうちの一方の端子がドライバ100(図1参照)の出力端子に接続されてプログラム電圧Vpgm1が印加され、他方の端子が抵抗変化素子2ijの2つの端子のうちの一方の端子に接続される。トランジスタ112は、ゲートに制御電圧Vgn1が印加され、この制御電圧Vgn1を制御することによってトランジスタ112を通過する最大電流(制限電流値)を変えることができる。すなわち、制御電圧Vgn1を制御することによって複数の制限電流値、例えば3個の制限電流値を得ることができる。
第1具体例の電流制限回路210(i=1,・・・,m)は、図4に示すように、nチャネルトランジスタ214を備えている。このトランジスタ214は、ソースおよびドレインのうちの一方の端子がビット線BL(j=1,・・・,n)を介して抵抗変化素子2ijの他方の端子に接続される。また、トランジスタ214は、他方の端子がドライバ200(図1参照)の出力端子に接続されてプログラム電圧Vpgm2が印加され、ゲートに制御電圧Vgn2が印加される。トランジスタ214は、ゲートに制御電圧Vgn2が印加され、この制御電圧Vgn2を制御することによってトランジスタ214を通過する最大電流(制限電流値)を変えることができる。すなわち、制御電圧Vgn2を制御することによって複数の制限電流値、例えば3個の制限電流値を得ることができる。なお、プログラム電圧Vpgm1は、プログラム電圧Vpgm2よりも大きくても良い。この場合、制御電圧Vgn1、Vgn2は、プログラム電圧Vpgm1よりも大きな電圧となる。また、プログラム電圧Vpgm1は、プログラム電圧Vpgm2よりも小さくても良い。この場合、制御電圧Vgn1、Vgn2は、プログラム電圧Vpgm2よりも大きな電圧となる。
(電流制限回路の第2具体例)
第2具体例の電流制限回路110(i=1,・・・,m)および電流制限回路210(j=1,・・・,n)を図5に示す。この第2具体例の電流制限回路110(i=1,・・・,m)は、図4に示す第1具体例の電流制限回路110において、nチャネルトランジスタ112をpチャネルトランジスタ114に置き換えた構成を有している。このトランジスタ114のゲートには、制御電圧Vgp1が印加される。トランジスタ114は、制御電圧Vgp1を制御することによって複数の制限電流値、例えば3個の制限電流値を得ることができる。
また、第2具体例の電流制限回路210(j=1,・・・,n)は、図4に示す第1具体例の電流制限回路210において、nチャネルトランジスタ214をpチャネルトランジスタ216に置き換えた構成を有している。このトランジスタ216のゲートには、制御電圧Vgp2が印加される。トランジスタ216は、制御電圧Vgp2を制御することによって複数の制限電流値、例えば3個の制限電流値を得ることができる。
この第2具体例においては、プログラム電圧Vpgm1は、プログラム電圧Vpgm2よりも大きくても良い。この場合、制御電圧Vgp1、Vgp2は、プログラム電圧Vpgm2よりも小さな電圧となる。また、プログラム電圧Vpgm1は、プログラム電圧Vpgm2よりも小さくても良い。この場合、制御電圧Vgp1、Vgp2は、プログラム電圧Vpgm1よりも小さな電圧となる。
(電流制限回路の第3具体例)
電流制限回路110(i=1,・・・,m)および電流制限回路210(j=1,・・・,n)の第3具体例を図6に示す。第3具体例の電流制限回路110(i=1,・・・,m)は、並列に接続された3個のnチャネルトランジスタ112a、112b、112cと、セレクタ120と、を備えている。並列に接続されたnチャネルトランジスタ112a、112b、112cのそれぞれのゲートには制御電圧Vgnが印加される。電流制限回路110(i=1,・・・,m)において、nチャネルトランジスタ112a、112b、112cのそれぞれの一端子(ソースおよびドレインのうちの一方の端子)は、プログラム電圧Vpgm1が印加され、それぞれの他端子(ソースおよびドレインのうちの他方の端子)がセレクタ120の入力端子に接続される。電流制限回路110(i=1,・・・,m)において、セレクタ120の出力端子はワード線WLを介して抵抗変化素子2ij(j=1,・・・,n)の2つの端子のうちの一方の端子に接続される。
セレクタ120によって3つのトランジスタ112a、112b、112cのうちの一つのトランジスタが選択される。この選択は、図1に示す制御回路300からの選択信号に基づいて行われる。3つのトランジスタ112a、112b、112cは、それぞれ駆動力が異なり、ゲートに同じ電圧が印加したときに、ソースとドレインとの間に流れる電流が異なるように設計される。すなわち、3つのトランジスタ112a、112b、112cはそれぞれ、制御電圧Vgnが印加されることによって、各トランジスタを流れる最大電流(制限電流値)が制御される。3つのトランジスタ112a、112b、112cは具体的には、チャネル幅、ゲート長、ゲート絶縁膜の厚さ、あるいはチャネルの不純物濃度などのうちの少なくとも一つが異なるように製作される。
第3具体例の電流制限回路210(j=1,・・・,n)は、セレクタ212と、並列に接続された3個のnチャネルトランジスタ214a、214b、214cと、を備えている。並列に接続されたnチャネルトランジスタ214a、214b、214cのそれぞれのゲートには制御電圧Vgnが印加される。セレクタ212は、入力端子が抵抗変化素子2ij(i=1,・・・,m)の2つの端子のうちの他方の端子に接続され、出力端子がpチャネルトランジスタ214a、214b、214cのそれぞれの一端子(ソースおよびドレインのうちの一方の端子)に接続される。pチャネルトランジスタ214a、214b、214cのそれぞれの他端子(ソースおよびドレインのうちの他方の端子)にはプログラム電圧Vpgm2(<Vpgm1)が印加される。また、制御電圧Vgnは、プログラム電圧Vpgm1よりも大きな電圧である。なお、プログラム電圧Vpgm2は、プログラム電圧Vpgm1よりも大きくてもよい。この場合、制御電圧Vgnは、プログラム電圧Vpgm2よりも大きな電圧でかつトランジスタ214a、214b、214cがオン状態となる電圧である。
セレクタ212によって3つのトランジスタ214a、214b、214cのうちの一つのトランジスタが選択される。3つのトランジスタ214a、214b、214cは、それぞれ駆動力が異なり、ゲートに同じ電圧が印加したときに、ソースとドレインとの間に流れる電流が異なるように設計される。すなわち、3つのトランジスタ214a、214b、214cは、ゲート電圧Vgpが印加されることによって、各トランジスタを流れる最大電流(制限電流値)が制御される。
(電流制限回路の第4具体例)
次に、第4具体例の電流制限回路110(i=1,・・・,m)および電流制限回路210(j=1,・・・,n)を図7に示す。この第4具体例の電流制限回路110(i=1,・・・,m)は、図6に示す第3具体例の電流制限回路において、nチャネルトランジスタ112a、112b、112cをpチャネルトランジスタ114a、114b、114cにそれぞれ置き換えた構成を有している。
すなわち、第4具体例の電流制限回路110(i=1,・・・,m)は、並列に接続された3個のpチャネルトランジスタ114a、114b、114cと、セレクタ122と、を備えている。並列に接続されたpチャネルトランジスタ114a、114b、114cのそれぞれのゲートには制御電圧Vgpが印加される。この第2具体例の電流制限回路110(i=1,・・・,m)において、pチャネルトランジスタ114a、114b、114cのそれぞれの一端子(ソースおよびドレインのうちの一方の端子)は、プログラム電圧Vpgm1が印加され、それぞれの他端子(ソースおよびドレインのうちの他方の端子)がセレクタ122の入力端子に接続される。電流制限回路110(i=1,・・・,m)において、セレクタ122の出力端子はワード線WLを介して抵抗変化素子2ij(j=1,・・・,n)の2つの端子のうちの一方の端子に接続される。
セレクタ122によって3つのトランジスタ114a、114b、114cのうちの一つのトランジスタが選択される。3つのトランジスタ114a、114b、114cは、それぞれ駆動力が異なり、ゲートに同じ電圧が印加したときに、ソースとドレインとの間に流れる電流が異なるように設計される。すなわち、3つのトランジスタ114a、114b、114cを通過する最大電流(制限電流値)が異なる。トランジスタ114a、114b、114cは、具体的には、チャネル幅、ゲート長、ゲート絶縁膜の厚さ、あるいはチャネルの不純物濃度などのうちの少なくとも一つが異なるように製作される。
第4具体例の電流制限回路210(j=1,・・・,n)は、セレクタ212と、並列に接続された3個のpチャネルトランジスタ216a、216b、216cと、を備えている。並列に接続されたpチャネルトランジスタ216a、216b、216cのそれぞれのゲートには制御電圧Vgpが印加される。セレクタ212は、入力端子が抵抗変化素子2ij(i=1,・・・,m)の2つの端子のうちの他方の端子に接続され、出力端子がpチャネルトランジスタ216a、216b、216cのそれぞれの一端子(ソースおよびドレインのうちの一方の端子)に接続される。pチャネルトランジスタ216a、216b、216cのそれぞれの他端子(ソースおよびドレインのうちの他方の端子)にはプログラム電圧Vpgm2(<Vpgm1)が印加される。なお、制御電圧Vgpは、プログラム電圧Vpgm2よりも小さな電圧でかつトランジスタ216a、216b、216cがオン状態となる電圧でかつトランジスタ216a、216b、216cがオン状態となる電圧である。
セレクタ212によって3つのトランジスタ216a、216b、216cのうちの一つのトランジスタが選択される。この選択は、図1に示す制御回路300からの選択信号に基づいて行われる。3つのトランジスタ216a、216b、216cは、それぞれ駆動力が異なり、ゲートに制御電圧Vgpが印加されたときに、ソースとドレインとの間に流れる最大電流(制限電流値)が異なるように設計される。すなわち、3つのトランジスタ216a、216b、216cを通過する制限電流値が異なる。
次に、抵抗変化素子がセット動作を行うときに、抵抗値の制限電流値依存性について図8を参照して説明する。
図8は、一つの抵抗変化素子に異なる制限電流値が流れるような状態にしかつセット電圧を抵抗変化素子の2つの端子間に印加してセット動作を行い、セット動作後の抵抗変化素子の抵抗値を測定した結果を示す図である。
この図8から分かるように、制限電流値を閾値以下にすると、セット動作後の抵抗値はほとんど変わらない。しかし、制限電流値が閾値よりも大きくなると、セット動作後の抵抗値は、制限電流値が大きくなるに連れて抵抗値も低下する。したがって、セット動作後の抵抗値は、制限電流値の閾値の大きさの影響を受ける。
次に、一つの抵抗変化素子に閾値以下の制限電流、例えば100nAが流れるような状態にし、抵抗変化素子の2つの端子にセット電圧、例えば6Vを1回〜10回加えた場合の抵抗変化素子の抵抗値の測定結果を図9に示す。この図9からわかるように、制限電流値を閾値以下にすれば、非選択素子が誤セットしてしまう可能性が低いし、制限電流を閾値以下にする方法は誤セット防止策として信頼性が高い。
(書き込み動作)
次に、本実施形態の半導体集積回路における抵抗変化素子への書き込み動作について図10乃至図15を参照して説明する。本実施形態の書き込み動作には、電流制限回路110〜110および電流制限回路210〜210はそれぞれ、制限電流値として、第1電流値Icomp1、第2電流値Icomp2(>Icomp1)、および第3電流値Icomp3(<Icomp1)を有している。なお、第3電流値Icomp3は、図8で説明した閾値以下の値に設定され、第2電流値Icomp2および第1電流値Icomp1は、閾値よりも大きい値に設定される。また、書き込み動作が行われる場合は、制御信号CL1によってカットオフトランジスタ12〜12がオフ状態にされるとともに制御信号CL2によってカットオフトランジスタ20〜20がオフ状態にされる。
(セット動作)
セット動作について図10乃至図13を参照して説明する。抵抗変化素子のセット動作時の電流−電圧特性を図10に示す。抵抗変化素子に印加される電圧を増加すると、ある所定の電圧で抵抗変化素子を流れる電流が急に大きくなる。その後、印加する電圧を減少させても抵抗変化素子を流れる電流は大きい状態に維持される。
セット動作は、抵抗変化素子211にセット動作を行う場合を例に取って説明する。図11は、抵抗変化素子211にセット動作を行う第1の方法における印加電圧および制限電流値を示す図である。
まず、制御回路300によってドライバ100および200を介して、抵抗変化素子211に接続されたビット線BLおよびワード線WLが選択される。ドライバ200によって、選択されたビット線BLにプログラム電圧Vpgmが、非選択のビット線BL〜BLに書き込み禁止電圧Vinhが印加される。この書き込み禁止電圧Vinhは、プログラム電圧Vpgm以下であればよく、プログラム電圧Vpgmよりも小さいことがより好ましい。また、ドライバ100によって、選択されたワード線WLに0Vが、非選択のワード線WL〜WLに書き込み禁止電圧Vinhが印加される。このとき、電流制限回路210は通過する最大電流が第1電流値Icomp1に制限され、他の電流制限回路210〜210は通過する最大電流が第3電流値Icomp3に制限される。また、電流制限回路110は通過する最大電流が第1電流値Icomp1に制限され、他の電流制限回路110〜110は通過する最大電流が第3電流値Icomp3に制限される。
これにより、選択された抵抗変化素子211は、2つの端子間にプログラム電圧Vpgmが印加されかつ2つの端子間を流れる電流が第1電流値Icomp1以下に制限される。また、非選択の抵抗変化素子2i1(i=2,・・・,m)はそれぞれ、2つの端子間に電圧Vpgm−Vinhが印加されかつ2つの端子間を流れる電流が第3電流値Icomp3以下に制限される。非選択の抵抗変化素子21j(j=2,・・・,n)はそれぞれ、2つの端子間に電圧Vinhが印加されかつ2つの端子間を流れる電流が第3電流値Icomp3以下に制限される。非選択の抵抗変化素子2ij(i=2,・・・,m、j=2,・・・,n)はそれぞれ、2つの端子間に0Vが印加されかつ2つの端子間を流れる電流が第3電流値Icomp3以下に制限される。前述したように、第3電流値Icomp3は、図8で説明した閾値以下に設定されている。
したがって、選択された抵抗変化素子211はセット動作が行われる。しかし、非選択の抵抗変化素子はセット動作が行われない。すなわち、非選択の抵抗変化素子の誤セット動作を防止することができる。なお、図11に示す第1の方法では、電流制限回路110は最大電流が第1電流値Icomp1に設定されたが、第2電流値Icomp2に設定してもよい。
次に、セット動作の第2の方法について図12を参照して説明する。図12は、抵抗変化素子211にセット動作を行う第2の方法における印加電圧および制限電流値を示す図である。この第2の方法は、図11で説明した第1の方法とは、ビット線BLに印加される電圧を0Vにし、ワード線WL1に印加される電圧をプログラム電圧Vpgmとしたことが異なっている。それ以外は、第1の方法と同様である。なお、図12に示す第2の方法では、電流制限回路210は最大電流が第1電流値Icomp1に設定されたが、第2電流値Icomp2に設定してもよい。
以上説明したセット動作は、図13に示す手順によって行われる。まず、制限電流値を第1電流値Icomp1に設定し(S1)、セット電圧を選択された抵抗変化素子2に印加する(S2)。なお、このとき、図11または図12に示すように、選択されない抵抗変化素子を流れる最大電流を第3電流値Icomp3に設定される。また、選択されない抵抗変化素子には書き込み禁止電圧Vinhが印加される。
その後、選択された抵抗変化素子2の抵抗を読み出し、この読み出した値を第1判定値(例えば、50kΩ程度)と比較する(S3)。もし抵抗変化素子2の抵抗が第1判定値よりも小さい場合は、セット動作を終了する(S5)。一方、抵抗変化素子2の抵抗が第1判定値よりも大きい場合は、再度セット電圧を印加する。この場合は、セット電圧として、前回用いた電圧よりも大きい電圧を用いるか、あるいは前回の電圧印加時間よりも長い時間電圧を印加する(S4)。これにより抵抗変化素子2に、より大きなストレスが加わるようにする。その後、再度抵抗変化素子2の抵抗を読み出し、この読み出した値を第1判定値と比較する(S3)。抵抗変化素子2の抵抗値が第1判定値よりも小さくなるまでこの手順を繰り返す。上記手順は、図1に示す制御回路300からの指令に基づいてお行われる。
(リセット動作)
次に、リセット動作について図14および図15を参照して説明する。抵抗変化素子のリセット動作時の電流−電圧特性を図14に示す。抵抗変化素子に印加される電圧を増加すると、抵抗変化素子を流れる電流は若干増加した後、減少する。その後、印加する電圧を減少させても抵抗変化素子を流れる電流は低い状態に維持される。
選択された抵抗変化素子のリセット動作の一具体的な手順を図15に示す。まず、選択された抵抗変化素子を流れる最大電流を第2電流値Icomp2以下に設定し(S11)、リセット電圧を選択された抵抗変化素子に印加する(S12)。なお、このとき、セット動作と同様に、選択されない抵抗変化素子を流れる最大電流を第3電流値Icomp3に設定される。また、選択されない抵抗変化素子には書き込み禁止電圧Vinhが印加される。この書き込み禁止電圧Vinhは、リセット電圧以下であればよく、リセット電圧よりも小さいことがより好ましい。その後、抵抗変化素子の抵抗を読み出し、この読み出した値を第2判定値(例えば、1MΩ程度)と比較する(S13)。もし抵抗変化素子の抵抗が第2判定値以下の場合は、再度リセット電圧を印加する。この場合は、リセット電圧として前回用いた電圧よりも大きい電圧を用いるか、あるいは前回の電圧印加時間よりも長い時間電圧を印加する(S14)。これにより、抵抗変化素子に、より大きなストレスが加わるようにする。その後再度、抵抗変化素子の抵抗を読み出し、この読み出した値を第2判定値と比較する。抵抗変化素子の抵抗が第2判定値よりも大きくなるまで、手順S13、S14、S12を繰り返す。
一方、抵抗変化素子の抵抗が第2判定値よりも大きい場合は、第3判定値(例えば、1GΩ程度)と比較する(S15)。抵抗変化素子の抵抗が第3判定値よりも大きい場合は、リセット動作を終了する。抵抗変化素子の抵抗が第3判定値以下の場合は、制限電流値を第3電流値Icomp3に設定し、リセット電圧を印加する(S16、S17)。その後、抵抗変化素子の抵抗を読み出し、この読み出した値を第3判定値と比較する(S18)。もし抵抗変化素子の抵抗が第3判定値以下の場合は、再度リセット電圧を印加する。この場合は、リセット電圧として前回用いた電圧よりも大きい電圧を用いるか、あるいは前回の電圧印加時間よりも長い時間電圧を印加する(S19)。これにより、抵抗変化素子に、より大きなストレスが加わるようにする。その後再度、抵抗変化素子の抵抗を読み出し、この読み出した値を第3判定値と比較する。抵抗変化素子の抵抗が第3判定値よりも大きくなるまで、手順S18、S19、S17を繰り返す。
なお、上述の手順は図1に示す制御回路300からの指令に基づいて行われる。
上述のリセット動作の手順では、抵抗変化素子の抵抗が第3判定値以下の場合は、制限電流値を第3電流値Icomp3に設定し、リセット動作を繰り返している。このため、リセット動作の信頼性を向上させることができる。
(読み出し動作)
次に、本実施形態の半導体集積回路における読み出し動作について、図1を参照して説明する。読み出し動作を行う場合は、電流制限回路110〜110および電流制限回路210〜210は、制御回路300によってオフ状態とされる。一方、カットオフトランジスタ12〜12およびカットオフトランジスタ20〜20は、制御回路300によってオン状態とされる。この状態で、インバータ10〜10の入力端子に入力信号IN〜INがそれぞれ入力されると、インバータ22〜22の出力端子から出力信号OUT〜OUTが出力される。なお、本実施形態の半導体集積回路においては、同一のワード線、例えばワード線WLに接続されたn個の抵抗変化素子21j(j=1,・・・,n)のうち少なくとも1つの抵抗変化素子が低抵抗状態にあり、残りの抵抗変化素子は高抵抗状態にある。このような状態で入力信号IN〜INが入力されると、メモリセル1の抵抗変化素子に記憶された情報に応じた出力信号OUT〜OUTが出力される。
(比較例)
次に、比較例の半導体集積回路を図16に示す。この比較例の半導体集積回路は、図1に示す本実施形態の半導体集積回路において、電流制限回路110〜110および電流制限回路210〜210を削除した構成を有している。
この比較例の半導体集積回路における抵抗変化素子211をセット動作させる場合の電圧印加条件の一例を図16に示す。抵抗変化素子211をセット動作させるために、まず、ビット線BLに0Vを印加するとともに、ワード線WLにプログラム電圧Vpgmを印加する。このとき、ビット線BL〜BLにはそれぞれ電圧Vpgm/2を印加し、ワード線WL〜WLにはそれぞれ電圧Vpgm/2を印加する。
これにより、選択された抵抗変化素子211はセットされ、非選択の抵抗変化素子は、プログラムディスタープ(すなわちセットディスターブまたはリセットディスタープ)を防ぐことができる。しかし、図3で説明したように、セット電圧のバラツキが大きな抵抗変化素子を用いた場合には、プログラムディスタープが生じる可能性がある。
これに対して、本実施形態では、セット動作時およびリセット動作時に、ワード線およびビット線に流れる電流を制限しているので、プログラムディスタープが生じることを抑制することができる。
以上説明したように、本実施形態によれば、プログラムディスタープが生じることを抑制することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
1・・・メモリアレイ、2,211〜2mn・・・抵抗変化素子(メモリ素子)、10〜10・・・インバータ、12〜12・・・カットオフトランジスタ、20〜20・・・カットオフトランジスタ、22〜22・・・インバータ、100・・・ドライバ、110〜110・・・電流制限回路、112,112a,112b,112c・・・nチャネルトランジスタ、114,114a,114b,114c・・・pチャネルトランジスタ、120・・・セレクタ、122・・・セレクタ、210〜210・・・電流制限回路、212・・・セレクタ、214,214a,214b,214c・・・nチャネルトランジスタ、216,216a,216b,216c・・・pチャネルトランジスタ、300・・・制御回路、BL〜BL・・・ビット線、WL〜WL・・・ワード線

Claims (9)

  1. 複数の第1配線と、
    前記複数の第1配線のそれぞれと交差する複数の第2配線と、
    前記複数の第1配線と前記複数の第2配線とのそれぞれの交差領域に設けられた複数の抵抗変化素子であって、各抵抗変化素子は、対応する前記第1配線に接続された第1電極と、対応する前記第2配線に接続された第2電極と、前記第1電極と前記第2電極との間に設けられた抵抗変化層と、を有し、前記第1電極と前記第2電極との間との間の抵抗状態は、第1抵抗状態および前記第1抵抗状態よりも抵抗値が大きい第2抵抗状態のうちの一方から他方にプログラム可能である、複数の抵抗変化素子と、
    前記複数の第1配線を駆動する第1ドライバと、
    前記複数の第2配線を駆動する第2ドライバと、
    前記第1および第2ドライバを制御する制御回路と、
    前記複数の第1配線に対応して設けられた複数の第1電流制限回路であって、各第1電流制限回路は、前記制御回路からの指令に基づいて、対応する前記第1配線に流れる最大電流を、第1電流値、前記第1電流値よりも大きな第2電流値、および前記第1電流値よりも小さな第3電流値のうちの一つの値以下となるように制限する、複数の第1電流制限回路と、
    前記複数の第2配線に対応して設けられた複数の第2電流制限回路であって、各第2電流制限回路は、前記制御回路からの指令に基づいて、対応する前記第2配線に流れる最大電流を、前記第1電流値、前記第2電流値、および前記第3電流値のうちの一つの値以下となるように制限する、複数の第2電流制限回路と、
    を備え、
    前記制御回路は、前記第1および第2ドライバを制御し、前記複数の第1および第2配線から1つの第1配線および1つの第2配線を選択することにより、前記複数の抵抗変化素子から前記選択された第1および第2配線に対応する1つの抵抗変化素子を選択し、この選択された抵抗変化素子を前記第2抵抗状態から前記第1抵抗状態にプログラムするとき前記複数の第1電流制限回路に指令を送り、前記選択された第1配線を流れる電流が前記第1電流値以下に、選択されない第1配線を流れる電流が前記第3電流値以下に制限させるとともに前記複数の第2電流制限回路に指令を送り前記選択された第2配線を流れる電流が前記第1電流値以下に、選択されない第2配線を流れる電流が前記第3電流値以下に制限させる、半導体集積回路。
  2. 前記制御回路は、前記選択された抵抗変化素子を前記第2抵抗状態から前記第1抵抗状態にプログラムするとき、更に、前記第1および第2ドライバを制御して、前記選択された抵抗変化素子の前記第1電極と前記第2電極との間に第1電圧を印加し、前記選択されない第1配線および前記選択されない第2配線にそれぞれ前記第1電圧以下の第2電圧を印加して第1書き込みを行う請求項1記載の半導体集積回路。
  3. 前記制御回路は、前記第1書き込みを行った後、前記選択された抵抗変化素子の抵抗を測定し、この測定された第1の値が第1判定値以上の場合は、前記第1書き込み時の前記第1電圧よりも高い電圧を前記選択された抵抗変化素子の前記第1電極と前記第2電極との間に印加するか、または前記第1電圧の印加時間を前記書き込み時よりも長くして再度第1書き込みを行う請求項2記載の半導体集積回路。
  4. 前記制御回路は、前記選択された抵抗変化素子を前記第1抵抗状態から前記第2抵抗状態にプログラムするとき前記複数の第1電流制限回路および前記複数の第2電流制限回路に指令を送り、前記選択された第1配線および前記選択された第2配線を流れる電流が前記第2電流値以下になるように制限し、前記選択された抵抗変化素子の前記第1電極と前記第2電極との間に第3電圧を印加し、前記選択されない第1配線および前記選択されない第2配線に前記第3電圧以下の第4電圧を印加して第2書き込みを行う請求項1乃至3のいずれかに記載の半導体集積回路。
  5. 前記制御回路は、前記第2書き込みを行った後、前記選択された抵抗変化素子の抵抗を測定し、この測定された第2の値が第2判定値以下の場合は、前記第2書き込み時の前記第3電圧よりも高い電圧を前記選択された抵抗変化素子の前記第1電極と前記第2電極との間に印加するか、または前記第3電圧の印加時間を前記第2書き込み時よりも長くして再度第2書き込みを行う請求項4記載の半導体集積回路。
  6. 前記制御回路は、前記測定された第2の値が前記第2判定値よりも大きい場合は、前記測定された第2の値を前記第2判定値よりも大きな第3判定値と比較し、前記第2の値が前記第3判定値よりも大きい場合は、前記第2書き込みを終了する請求項5記載の半導体集積回路。
  7. 前記制御回路は、前記第2の値が前記第3判定値以下の場合は、前記選択された抵抗変化素子を流れる電流を前記第3電流値以下にし、前記選択された抵抗変化素子の前記第1電極と前記第2電極との間に前記第3電圧を印加し、前記選択された抵抗変化素子の抵抗を測定し、この測定された第3の値が前記第3判定値よりも大きい場合は、前記第2書き込みを終了する請求項6記載の半導体集積回路。
  8. 前記制御回路は、前記第2書き込みを行った後、前記測定された第2の値が前記第3判定値以下の場合は、前記第2書き込み時の前記第3電圧よりも高い電圧を前記選択された抵抗変化素子の第1電極と前記第2電極との間に印加するか、または前記第3電圧の印加時間を前記第2書き込み時よりも長くして再度第2書き込みを行う請求項7記載の半導体集積回路。
  9. 前記複数の第1電流制限回路は前記複数の第1配線と前記第1ドライバとの間に配置され、前記複数の第2電流制限回路は前記複数の第2配線と前記第2ドライバとの間に配置される請求項1乃至8のいずれかに記載の半導体集積回路。
JP2016232910A 2016-11-30 2016-11-30 半導体集積回路 Abandoned JP2018092980A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016232910A JP2018092980A (ja) 2016-11-30 2016-11-30 半導体集積回路
CN201710795256.XA CN108122578A (zh) 2016-11-30 2017-09-06 半导体集成电路
US15/700,319 US10090049B2 (en) 2016-11-30 2017-09-11 Semiconductor integrated circuit with resistive change elements intersect with first and second plurality wiring lines, control circuit and plurality of current limiter circuits corresponding to the first and second wiring lines

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016232910A JP2018092980A (ja) 2016-11-30 2016-11-30 半導体集積回路

Publications (1)

Publication Number Publication Date
JP2018092980A true JP2018092980A (ja) 2018-06-14

Family

ID=62190426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016232910A Abandoned JP2018092980A (ja) 2016-11-30 2016-11-30 半導体集積回路

Country Status (3)

Country Link
US (1) US10090049B2 (ja)
JP (1) JP2018092980A (ja)
CN (1) CN108122578A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10424377B2 (en) 2017-09-14 2019-09-24 Kabushiki Kaisha Toshiba Semiconductor integrated circuit having programmable logic device and resistive change elements

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6961556B2 (ja) 2018-09-12 2021-11-05 株式会社東芝 半導体集積回路
KR102619667B1 (ko) * 2018-09-21 2023-12-29 삼성전자주식회사 저항성 메모리 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959892A (en) * 1997-08-26 1999-09-28 Macronix International Co., Ltd. Apparatus and method for programming virtual ground EPROM array cell without disturbing adjacent cells
JP3505373B2 (ja) * 1997-11-14 2004-03-08 株式会社東芝 半導体記憶装置
US7400522B2 (en) * 2003-03-18 2008-07-15 Kabushiki Kaisha Toshiba Resistance change memory device having a variable resistance element formed of a first and second composite compound for storing a cation
JP5136834B2 (ja) * 2007-10-16 2013-02-06 株式会社村田製作所 Rf電力増幅装置およびrf電力増幅器の電源電圧を制御する電源供給回路
US7826248B2 (en) 2008-05-20 2010-11-02 Seagate Technology Llc Write verify method for resistive random access memory
US7869258B2 (en) * 2008-06-27 2011-01-11 Sandisk 3D, Llc Reverse set with current limit for non-volatile storage
JP4643767B2 (ja) * 2009-04-15 2011-03-02 パナソニック株式会社 抵抗変化型不揮発性記憶装置
JP2011108327A (ja) * 2009-11-18 2011-06-02 Toshiba Corp 不揮発性半導体記憶装置
JP5121864B2 (ja) * 2010-03-02 2013-01-16 株式会社東芝 不揮発性半導体記憶装置
JP5300796B2 (ja) 2010-07-13 2013-09-25 株式会社東芝 抵抗変化型メモリ
CN102884584B (zh) * 2011-05-11 2015-04-01 松下电器产业株式会社 交叉点型电阻变化非易失性存储装置及其读取方法
JP2013004143A (ja) * 2011-06-16 2013-01-07 Toshiba Corp 不揮発性半導体記憶装置
JP5367198B1 (ja) * 2012-03-15 2013-12-11 パナソニック株式会社 抵抗変化型不揮発性記憶装置
TWI584283B (zh) 2014-07-16 2017-05-21 東芝股份有限公司 非揮發性記憶裝置及其控制方法
JP2016062627A (ja) 2014-09-17 2016-04-25 株式会社東芝 半導体集積回路
JP2016129318A (ja) 2015-01-09 2016-07-14 株式会社東芝 ルックアップテーブル回路および不揮発性記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10424377B2 (en) 2017-09-14 2019-09-24 Kabushiki Kaisha Toshiba Semiconductor integrated circuit having programmable logic device and resistive change elements

Also Published As

Publication number Publication date
US20180151225A1 (en) 2018-05-31
US10090049B2 (en) 2018-10-02
CN108122578A (zh) 2018-06-05

Similar Documents

Publication Publication Date Title
US9431104B2 (en) Reconfigurable circuit and method of programming the same
US9646665B2 (en) Look-up table circuit and nonvolatile memory device
JP6038741B2 (ja) 半導体記憶装置
US9514839B2 (en) Nonvolatile memory, nonvolatile programmable logic switch including nonvolatile memory, and nonvolatile programmable logic circuit
US9293196B2 (en) Memory cells, memory systems, and memory programming methods
US9601190B2 (en) Semiconductor integrated circuit
JP2020149746A (ja) 半導体記憶装置
US10910050B2 (en) ReRAM memory cell having dual word line control
US9601196B2 (en) Resistive change memory including current limitation circuit
US10090049B2 (en) Semiconductor integrated circuit with resistive change elements intersect with first and second plurality wiring lines, control circuit and plurality of current limiter circuits corresponding to the first and second wiring lines
KR101723723B1 (ko) 비휘발성 메모리 디바이스
WO2019131025A1 (ja) 抵抗変化型不揮発性記憶装置
JP6556435B2 (ja) 半導体集積回路
US9697895B1 (en) Integrated circuit
US20160329096A1 (en) Semiconductor apparatus for reading stored information of a resistor or cell
US9887006B1 (en) Nonvolatile memory device
US9343150B2 (en) Programmable logic device with resistive change memories
US10424377B2 (en) Semiconductor integrated circuit having programmable logic device and resistive change elements
US20170271404A1 (en) Resistive change element, non-volatile storage device, and programmable logic device
KR102628537B1 (ko) 불휘발성 메모리 장치 및 리드 방법
US10127980B2 (en) Integrated circuit including memory, and write method
TWI728100B (zh) 具有一致程式化特性的電可程式化唯讀記憶體裝置和其程式化的方法
US10297319B2 (en) Memory device with unipolar resistive memory cells with programmable resistive element end control transistor and set/reset operations of thereof
KR20130023611A (ko) 안티퓨즈 회로 및 이를 포함하는 집적 회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180913

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20190124