JP6961556B2 - 半導体集積回路 - Google Patents

半導体集積回路 Download PDF

Info

Publication number
JP6961556B2
JP6961556B2 JP2018170713A JP2018170713A JP6961556B2 JP 6961556 B2 JP6961556 B2 JP 6961556B2 JP 2018170713 A JP2018170713 A JP 2018170713A JP 2018170713 A JP2018170713 A JP 2018170713A JP 6961556 B2 JP6961556 B2 JP 6961556B2
Authority
JP
Japan
Prior art keywords
wiring
terminal
channel transistor
control signal
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018170713A
Other languages
English (en)
Other versions
JP2020042881A (ja
Inventor
英豪 何
聖翔 小田
心一 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2018170713A priority Critical patent/JP6961556B2/ja
Priority to US16/296,780 priority patent/US10707219B2/en
Publication of JP2020042881A publication Critical patent/JP2020042881A/ja
Application granted granted Critical
Publication of JP6961556B2 publication Critical patent/JP6961556B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明の実施形態は、半導体集積回路に関する。
プログラマブルロジックデバイスは、チップ製造後に回路を書き換えることができる半導体集積回路であり、演算処理回路や配線回路を再構成する必要のあるＦＰＧＡ(Field Programmable Gate Array)などに用いられる。プログラマブルロジックデバイスは複数の配線を有し、これらの配線のうち選択された２本の配線どうしを電気的に接続状態または非接続状態にする。選択された２本の配線が接続状態または非接続状態となるように制御するために、切り替え回路が用いられ、この切り替え回路は、メモリを備えている。このメモリとして、ＯＴＰ(One Time Programmable)メモリ素子等の不揮発性メモリ素子を記憶素子として用いた不揮発性メモリが知られている。この不揮発性メモリは、例えばクロスバーアレイ構造を備えている。すなわち、第１配線と、この第１配線に交差する第２配線と、第１配線と第２配線との交差領域に設けられた不揮発性メモリ素子とを備えている。この不揮発性メモリ素子としては、ソース端子とドレイン端子とが電気的に接続された２端子構造のトランジスタが用いられ、ソース端子およびドレイン端子が第１配線に接続され、ゲート端子が第２配線に接続される。
この２端子構造のトランジスタは、ゲート端子と、ソースおよびドレイン端子との間に電圧を印加し、ゲート絶縁膜を破壊することにより、低抵抗な状態が形成される。この２端子構造のトランジスタをＯＴＰメモリ素子として用いた場合には、後述するようにＦＰＧＡの動作速度に遅延が生じるという問題がある。
米国特許出願公開２０１８／０１５１２２５号明細書
本実施形態は、ＯＴＰメモリ素子を用いても動作速度に遅延が生じるのを抑制することのできる半導体集積回路を提供する。
本実施形態による半導体集積回路は、第１乃至第５配線と、前記第１配線に接続された第１端子および前記第２配線に接続された第２端子を有する第１ＯＴＰメモリ素子と、ソース端子およびドレイン端子の一方が前記第１配線に接続され、他方が前記第３配線に接続され、ゲート端子に第１制御信号を受ける第１ｐチャネルトランジスタと、 ソース端子およびドレイン端子の一方が前記第１配線に接続され、他方が前記第４配線に接続され、ゲート端子が第２制御信号を受ける第１ｎチャネルトランジスタと、ソース端子およびドレイン端子の一方が前記第２配線に接続され、他方が前記第３配線に接続され、ゲート端子に第３制御信号を受ける第２ｐチャネルトランジスタと、ソース端子およびドレイン端子の一方が前記第２配線に接続され、他方が第５配線に接続され、ゲート端子に第４制御信号を受ける第２ｎチャネルトランジスタと、を備える。
２端子構造のトランジスタを示す断面図。 ２端子構造のトランジスタの抵抗値の測定結果を示す図。 ２端子構造のトランジスタのトランジスタに書き込み方向を変えて追加の書き込みを行ったときの抵抗値の測定結果を示す図。 第１実施形態による半導体装置を示す回路図。 第１実施形態の一実施例による半導体装置を示す回路図。 第１実施形態の一実施例の半導体集積回路において、メモリ素子に行方向からの書き込みを行う場合の一例を示す回路図。 第１実施形態の一実施例の半導体集積回路において、メモリ素子に列方向からの書き込みを行う場合の一例を示す回路図。 第１実施形態の一実施例の半導体集積回路において、通常動作を行う場合の一例を示す回路図。 第１実施形態の一実施例の半導体集積回路において、行方向からの書き込み、列方向からの書き込み、および通常動作を行う場合の各信号に印加される電圧の一例を示す図。 ドライバを備えた第１実施形態の一実施例の半導体集積回路を示す図。 図１０に示すドライバの一具体例を示す回路図。 図１１に示すイネーブル信号の一例を示す図。 第２実施形態による半導体集積回路を示す回路図。 第２実施形態の一実施例による半導体集積回路を示す回路図。 第２実施形態の一実施例による半導体集積回路において、行方向からの書き込みを行う場合の一例を示す回路図。 第２実施形態の一実施例による半導体集積回路において、列方向からの書き込みを行う場合の一例を示す回路図。 第２実施形態の一実施例による半導体集積回路において、通常動作を行う場合の一例を示す回路図。 第２実施形態の一実施例の半導体集積回路において、行方向からの書き込み、列方向からの書き込み、および通常動作を行う場合の各信号に印加される電圧の一例を示す図。 ドライバを備えた第２実施形態の一実施例の半導体集積回路を示す図。 図１９に示すドライバの一具体例を示す回路図。
本発明の実施形態を説明する前に、本発明に至った経緯について説明する。
本発明者達は、ＯＴＰメモリ素子として、２端子構造のトランジスタを用いたときの動作速度に遅延が生じるのを抑制するために、２端子構造のトランジスタのゲート絶縁膜を破壊し、このトランジスタの抵抗を測定する実験を行った。図１に示すように、２端子構造のトランジスタ１０は、半導体層１００に離間して配置されたソース領域（ソース端子Ｓ）１０２ａおよびドレイン領域（ドレイン端子Ｄ）１０２ｂと、ソース領域１０２ａとドレイン領域１０２ｂとの間の半導体層１００の部分に配置されたゲート絶縁膜１０４と、ゲート絶縁膜１０４上に配置されたゲート電極（ゲート端子Ｇ）１０６と、を備え、ソース端子１０２ａとドレイン端子１０２ｂとが電気的に接続されている。
このトランジスタ１０を複数個作成し、各トランジスタのゲート端子Ｇと、ソース端子Ｓおよびドレイン端子Ｄとの間に電圧を印加し、ゲート絶縁膜を破壊する。このとき、ゲート端子Ｇに印加する電位はソース端子Ｓおよびドレイン端子Ｄに印加する電位よりも高くしてゲート絶縁膜を破壊する。その後、各トランジスタに対して、ゲート端子Ｇと、ソース端子Ｓおよびドレイン端子Ｄとの間に電圧、例えば１．５Ｖを印加し、トランジスタ１０の抵抗を測定し、測定結果を図２に示す。図２において、横軸は、ゲート端子Ｇに印加する電位Ｖ１がソース端子Ｓおよびドレイン端子Ｄに印加する電位Ｖ２よりも高いときのトランジスタ１０の抵抗の測定値を示し、縦軸は、ゲート端子Ｇに印加する電位Ｖ１がソース端子Ｓおよびドレイン端子Ｄに印加する電位Ｖ２よりも低いときのトランジスタ１０の抵抗の測定値を示す。ここで、｜Ｖ１−Ｖ２｜＝１．５Ｖである。
この図２からわかるように、トランジスタ１０の抵抗値が低い場合、例えば１．０×１０５（Ω）近辺までは、ゲート端子Ｇからソース端子Ｓおよびドレイン端子Ｄに電通を流して測定した抵抗値と、ソース端子Ｓおよびドレイン端子Ｄからゲート端子Ｇに電通を流して測定した抵抗値は殆ど変わらない。しかし、トランジスタ１０の抵抗値が１．０×１０５（Ω）近辺よりも大きくなると、ソース端子Ｓおよびドレイン端子Ｄからゲート端子Ｇに電通を流して測定した場合の方が、ゲート端子Ｇからソース端子Ｓおよびドレイン端子Ｄに電通を流して測定した場合よりも１〜４桁高くなる。すなわち、２端子構造のトランジスタは、抵抗値が高くなると、電流の流す方向によって抵抗値が異なる特性（整流性）を有している。
次に、本願発明者達は、整流性が生じたトランジスタ１０に、書き込み方向を変えて追加の書き込みを行い、この追加の書き込みを行ったトランジスタ１０について整流性を測定した。すなわち、最初の書き込みは、ゲート端子Ｇに高電位、ソース端子Ｓおよびドレイン端子Ｄに低電位を印加して書き込みを行い、続いて、整流性を測定した結果を図３の点Ａに示す。その後、ソース端子Ｓおよびドレイン端子Ｄに高電位、ゲート端子に低電位を印加して追加の書き込みを行い、整流性を測定した結果を図３の点Ｂに示す。図３からわかるように、追加の書き込みを行うことにより、トランジスタの読み出し電流の流す方向にかかわらず、測定された抵抗値はほぼ同じになり、整流性が抑制される。
以上のことから、本願発明者達は、２端子構造のトランジスタをＯＴＰメモリ素子として用いた場合にＦＰＧＡの動作に遅延が生じるのは、２端子構造のトランジスタに整流性が生じることであると考えた。そして、この整流性を抑制するには、ＯＴＰメモリ素子の書き込み時に書き込み方向を変えた追加の書き込みを行えば良いと考え、これを実現する半導体集積回路を以下に実施形態として説明する。
（第１実施形態）
第１実施形態による半導体集積回路を図４に示す。この第１実施形態の半導体集積回路は、例えばＦＰＧＡに用いられ、配線１３３１，１３３２と、配線１３５１、１３５２と、アレイ状に配列されたＯＴＰメモリ素子（以下、メモリ素子とも云う）１０１１，１０１２，１０２１，１０２２と、を備えている。配線１３５１、１３５２はそれぞれ、配線１３３１，１３３２と交差する。配線１３３ｉｊ（ｉ，ｊ＝１，２）と配線１３５ｉｊとの交差領域にメモリ素子１０ｉｊが配置されている。メモリ素子１０ｉｊ（ｉ，ｊ＝１，２）は第１端子および第２端子の２端子構造を有し、第１端子が対応する配線１３３ｊに接続され、第２端子が対応する配線１３５ｉに接続される。
第１実施形態の半導体集積回路は、ｐチャネルＭＯＳトランジスタ（以下、ｐチャネルトランジスタとも云う）２０１，２０２と、ｎチャネルＭＯＳトランジスタ（以下、ｎチャネルトランジスタとも云う）２１１，２１２と、ｐチャネルトランジスタ２２１，２２２と、ｎチャネルＭＯＳトランジスタ２３１，２３２と、ｎチャネルトランジスタ２５１，２５２と、インバータ２６１，２６２と、選択回路（マルチプレクサ）２７１，２７２と、を更に備えている。ｐチャネルトランジスタ２０１，２０２、ｎチャネルトランジスタ２１１，２１２、ｐチャネルトランジスタ２２１，２２２、およびｎチャネルトランジスタ２３１，２３２は、ｎチャネルトランジスタ２５１，２５２に比べてゲート絶縁膜が厚い高耐圧のトランジスタである。
ｐチャネルトランジスタ２０ｉ（ｉ＝１，２）のドレイン端子およびｎチャネルトランジスタ２１ｉのソース端子は配線１３５ｉの一端に接続される。ｎチャネルトランジスタ２５ｉ（ｉ＝１，２）のドレイン端子は配線１３５ｉの他端に接続される。すなわち、ｎチャネルトランジスタ２５ｉ（ｉ＝１，２）は、ｐチャネルトランジスタ２０ｉおよびｎチャネルトランジスタ２１ｉと、メモリ素子１０ｉ１、１０ｉ２を間に挟んで互いに反対側の位置に配置される。ｐチャネルトランジスタ２０ｉ（ｉ＝１，２）のソース端子は、書き込み電圧Ｖｐｒｇが印加される配線１４０に接続され、ゲート端子は配線１３５ｉを選択する信号Ｒｓｅｌｅｃｔｉが印加される。ｎチャネルトランジスタ２１ｉ（ｉ＝１，２）のドレイン端子に電圧ＶＲｉが印加され、ゲート端子はメモリ素子１０ｉ１およびメモリ素子１０ｉ２のいずれか１つに行方向からの書き込みを指示する信号Ｒ＿Ｅｎが印加される配線１５５に接続される。ｎチャネルトランジスタ２５ｉ（ｉ＝１，２）のゲート端子は、電圧Ｖｂｓｔが印加される配線１５０に接続され、ソース端子はインバータ２６ｉの入力端子に接続される。インバータ２６ｉ（ｉ＝１，２）の出力端子から出力信号Ｏｕｔｉが出力される。
選択回路２７ｊ（ｊ＝１，２）は、２つの入力端子と１つの出力端子を有し、イネーブル信号ＥＮ１に応じて、２つの入力端子に入力された信号ＶＣｊ、Ｉｎｊのうちから１つの信号を選択し、出力端子から出力する。すなわち、選択回路２７ｊ（ｊ＝１，２）は、イネーブル信号ＥＮ１に応じて、２つの入力端子の一方と出力端子とを電気的に接続する。ここで、ＡとＢとが電気的に接続されるとは、ＡとＢとが直接に接続されてもよいし、ＡとＢとの間に設けられた導電体を介して接続してもよいことを意味する。ｐチャネルトランジスタ２２ｊ（ｊ＝１，２）は、ソース端子が配線１４０に接続され、ゲート端子が配線１３３ｊを選択する信号Ｃｓｅｌｅｃｔｊが印加され、ドレイン端子が配線１３３ｊに接続される。ｎチャネルトランジスタ２３ｊ（ｊ＝１，２）は、ドレイン端子が選択回路２７ｊの出力端子に接続され、ゲート端子が列方向に配置されたメモリ素子１０１ｊおよびメモリ素子１０２ｊのうちの１つに書き込みを行う信号Ｃ＿Ｅｎが印加され、ソース端子が配線１３３ｊに接続される。
図４に示す第１実施形態の半導体集積回路において、メモリ素子１０ｉｊ（ｉ、ｊ＝１，２）として、図１に示す２端子構造のトランジスタ１０を用いた場合の一実施例を図５に示す。図５においては、メモリ素子１０ｉｊ（ｉ，ｊ＝１．２）は、ゲート端子が配線１３５ｉに接続され、ソース端子およびドレイン端子が配線１３３ｊに接続されている。なお、図示しないが、メモリ素子１０ｉｊ（ｉ，ｊ＝１．２）は、ゲート端子が配線１３３ｉに接続され、ソース端子およびドレイン端子が配線１３５ｊに接続されていてもよい。
（書き込み）
次に、図５に示す一実施例の半導体集積回路において、１つのメモリ素子への書き込みを図６および図７を参照して説明する。この書き込みは、まず、１つのメモリ素子に行方向からの書き込み、すなわち２端子構造のトランジスタのゲート端子からソース端子およびドレイン端子に向かって書き込みを行い、続いて、上記１つのメモリ素子に列方向からの書き込み、すなわち２端子構造のトランジスタのソース端子およびドレイン端子からゲート端子に向かって書き込みを行う。
（行方向からの書き込み）
まず、１つのメモリ素子に行方向からの書き込みを行う場合の一例について図６を参照して説明する。この図６は、丸印で囲まれたメモリ素子１０１２に書き込みを行う時の各種信号に印加される電圧を示している。
選択回路２７１の入力端子に入る信号ＶＣ１にＶｄｄを、信号Ｉｎ１に０Ｖを与え、選択回路２７２の入力端子に入る信号ＶＣ２に０Ｖを、信号Ｉｎ２に０Ｖを与える。なお、書き込み動作時には、信号Ｉｎ１および信号Ｉｎ２は０Ｖでなくともよい。ｐチャネルトランジスタ２２１，２２２のそれぞれのゲート端子に印加される信号Ｃｓｅｌｅｃｔ１，Ｃｓｅｌｅｃｔ２に、ｐチャネルトランジスタ２２１，２２２がオフ状態となる電圧、例えばＶｐｒｇ１を与える。電圧Ｖｈｖを、信号Ｃ＿Ｅｎを介してｎチャネルトランジスタ２３１，２３２のゲート端子に与え、ｎチャネルトランジスタ２３１，２３２をオン状態にする。また、信号Ｒ＿Ｅｎに電圧０Ｖを与え、ｎチャネルトランジスタ２１１，２１２をオフ状態にする。信号Ｖｂｓｔに電圧Ｖｈｖを与え、トランジスタ２５１，２５２をオン状態にする。更に、ｐチャネルトランジスタ２０１のゲート端子に接続される信号Ｒｓｅｌｅｃｔ１に電圧０Ｖを与え、ｐチャネルトランジスタ２０１をオン状態にする。このとき、ｐチャネルトランジスタ２０２のゲート端子に接続される信号Ｒｓｅｌｅｃｔ２に電圧Ｖｐｒｇ１を与え、ｐチャネルトランジスタ２０２をオフ状態にする。また、信号ＶＲ１および信号ＶＲ２にそれぞれ０Ｖを与える。そして、イネーブル信号Ｅｎに０Ｖを与え、選択回路２７１，２７２が信号ＶＣ１，ＶＣ２をそれぞれ選択する。
この様な状態で、配線１４０に書き込み電圧Ｖｐｒｇ１を与えると、書き込み電圧Ｖｐｒｇ１は、ｐチャネルトランジスタ２０１を介して配線１３５１に印加される。このとき、メモリ素子１０１２のソース端子およびドレイン端子が接続する配線１３３２には、選択回路２７２から０Ｖの電圧がｎチャネルトランジスタ２３２を介して印加される。したがって、メモリ素子１０１２には、ゲート端子と、ソース端子およびドレイン端子との間にΔＶＧＳ＝Ｖｐｒｇ１が印加され、書き込みが行われる。
一方、メモリ素子１０１１のソース端子およびドレイン端子が接続する配線１３３１には、選択回路２７１から電圧Ｖｄｄがｎチャネルトランジスタ２３１を介して印加されるので、メモリ素子１０１１においては、ゲート端子と、ソース端子およびドレイン端子との間にΔＶＧＳ＝Ｖｐｒｇ１-Ｖｄｄが印加され、書き込みが行われない。また、ｐチャネルトランジスタ２０２のゲート端子には電圧Ｖｐｒｇ１が印加されているため、メモリ素子１０２１，１０２２のゲート端子には、電圧は印加されず、書き込みは行われない。ここで例えば、電圧Ｖｐｒｇ１＝５Ｖ〜５．６Ｖ、Ｖｈｖ＝３．３Ｖ、Ｖｄｄ＝１．２Ｖとする。
以上により、メモリ素子１０１２に行方向からの書き込みを行うことができる。
（列方向からの書き込み）
次に、メモリ素子１０１２に列方向からの書き込みを行う場合の一例について図７を参照して説明する。この図７は、丸印で囲まれたメモリ素子１０１２に書き込みを行う時の各種信号に印加される電圧を示している。
選択回路２７１の入力端子に入る信号ＶＣ１に０Ｖおよび信号Ｉｎ１に０Ｖを与え、選択回路２７２の入力端子に入る信号ＶＣ２に０Ｖおよび信号Ｉｎ２に０Ｖを与える。なお、書き込み動作時には、信号Ｉｎ１および信号Ｉｎ２は０Ｖでなくともよい。ｐチャネルトランジスタ２２１のゲート端子に印加される信号Ｃｓｅｌｅｃｔ１にｐチャネルトランジスタ２２１がオフ状態となる電圧、例えばＶｐｒｇ２を与え、ｐチャネルトランジスタ２２２のゲート端子に印加される信号Ｃｓｅｌｅｃｔ２にｐチャネルトランジスタ２２２がオン状態となる電圧、例えば０Ｖを与える。信号Ｃ＿Ｅｎに０Ｖを与えｎチャネルトランジスタ２３１，２３２をオフ状態にする。また、信号Ｒ＿Ｅｎに電圧Ｖｈｖを与え、ｎチャネルトランジスタ２１１，２１２をオン状態にする。信号Ｖｂｓｔに電圧Ｖｈｖを与え、トランジスタ２５１，２５２をオン状態にする。更に、ｐチャネルトランジスタ２０１のゲート端子に与えられる信号Ｒｓｅｌｅｃｔ１および、ｐチャネルトランジスタ２０２のゲート端子に与えられる信号Ｒｓｅｌｅｃｔ２にそれぞれ電圧Ｖｐｒｇ２を与え、ｐチャネルトランジスタ２０１およびｐチャネルトランジスタ２０２をオフ状態にする。また、信号ＶＲ１に０Ｖを与え、信号ＶＲ２に電圧Ｖｄｄを与える。そして、イネーブル信号Ｅｎに０Ｖを与え、選択回路２７１，２７２が信号ＶＣ１，ＶＣ２をそれぞれ選択する。
この様な状態で、配線１４０に書き込み電圧Ｖｐｒｇ２を与えると、書き込み電圧Ｖｐｒｇ２は、ｐチャネルトランジスタ２２２を介して配線１３３２に印加される。このとき、メモリ素子１０１２のゲート端子が接続する配線１３５１には、信号ＶＲ１の電圧０Ｖがｎチャネルトランジスタ２１１を介して印加される。したがって、メモリ素子１０１２には、ソース端子およびドレイン端子と、ゲート端子との間にΔＶＳＧ＝Ｖｐｒｇ２が印加され、書き込みが行われる。
一方、メモリ素子１０２２のソース端子およびドレイン端子が接続する配線１３３２には、電圧Ｖｐｒｇ２が印加される。しかし、ゲート端子が接続する配線１３５２には、ｎチャネルトランジスタ２１２を介して信号ＶＲ２の電圧Ｖｄｄが印加される。したがって、メモリ素子１０２２においては、ソース端子およびドレイン端子と、ゲート端子との間にΔＶＳＧ＝Ｖｐｒｇ２-Ｖｄｄが印加され、書き込みが行われない。また、ｐチャネルトランジスタ２２１のゲート端子には電圧Ｖｐｒｇ２が印加されているため、メモリ素子１０１１，１０２１のゲート端子には、電圧は印加されず、書き込みは行われない。ここで例えば、電圧Ｖｐｒｇ２は、メモリ素子に書き込みを行うことにできる電圧で、Ｖｐｒｇ１と同じ値であってもよい。これにより、メモリ素子１０１２に列方向からの書き込みを行うことができる。
以上説明したように、第１実施形態および一実施例においては、１つのメモリ素子に行方向からの書き込みを行った後、列方向からの追加の書き込みを行う。これにより、書き込みが行われたメモリ素子の読み出し電流の流す方向にかかわらず、測定される抵抗値はほぼ同じになり、整流性が抑制される。
また、第１実施形態および一実施例の場合と異なり、１つのメモリ素子に列方向からの書き込みを行った後、行方向からの追加の書き込みを行ってもよい。
なお、第１実施形態および一実施例の半導体集積回路においては、メモリ素子は２行２列のアレイ状に配列されたが、ｍ（ｍ≧１）行ｎ（ｎ≧１）列のアレイ状に配置されていてもよい。また、１つの配線１３５ｉ（ｉ＝１，２）に接続される複数のメモリ素子のうち高々１つのメモリ素子に書き込みが行われ、２つ以上のメモリ素子には書き込みを行わない。
（通常動作）
次に、第１実施形態の一実施例による半導体集積回路の通常動作について図８を参照して説明する。図８は、メモリ素子１０１２に書き込みが行われ、その他のメモリ素子には書き込みが行われない場合の、通常動作時における各種信号に印加される電圧を示す。
選択回路２７１の入力端子に入る信号ＶＣ１に０Ｖを与え、選択回路２７２の入力端子に入る信号ＶＣ２に０Ｖを与える。なお、通常動作時には、信号ＶＣ１，ＶＣ２に与える電圧は０Ｖでなくともよい。ｐチャネルトランジスタ２２１のゲート端子に印加される信号Ｃｓｅｌｅｃｔ１にｐチャネルトランジスタ２２１がオフ状態となる電圧、例えばＶｈｖを与え、ｐチャネルトランジスタ２２２のゲート端子に印加される信号Ｃｓｅｌｅｃｔ２にｐチャネルトランジスタ２２２がオフ状態となる電圧、例えばＶｈｖを与える。信号Ｃ＿ＥｎにＶｈｖを与えｎチャネルトランジスタ２３１，２３２をオン状態にする。また、信号Ｒ＿Ｅｎに０Ｖを与え、ｎチャネルトランジスタ２１１，２１２をオフ状態にする。信号Ｖｂｓｔに電圧Ｖｈｖを与え、トランジスタ２５１，２５２をオン状態にする。更に、ｐチャネルトランジスタ２０１のゲート端子に与えられる信号Ｒｓｅｌｅｃｔ１および、ｐチャネルトランジスタ２０２のゲート端子に与えられる信号Ｒｓｅｌｅｃｔ２にそれぞれ電圧Ｖｈｖを与え、ｐチャネルトランジスタ２０１およびｐチャネルトランジスタ２０２をオフ状態にする。また、信号ＶＲ１に０Ｖを与え、信号ＶＲ２に０Ｖを与える。また、配線１４０に０Ｖを与える。なお、通常動作時は、配線１４０に与える電圧は０Ｖでなくてもよい。
そして、イネーブル信号Ｅｎに電圧Ｖｄｄを与え、選択回路２７１，２７２が信号Ｉｎ１，Ｉｎ２をそれぞれ選択する。すると、選択回路２７２に入力された信号Ｉｎ２は、ｎチャネルトランジスタ２３２，メモリ素子１０１２、配線１３５１，ｎチャネルトランジスタ２５１、およびインバータ２６１を介して出力信号Ｏｕｔ１として外部に出力される。このとき、メモリ素子１０２１は書き込みが行われていないので、選択回路２７１へ入力された信号Ｉｎ１は外部に出力されない。以上により、通常動作が行われる。
次に、行方向からの書き込み時、列方向からの書き込み時、通常動作時において用いられる各種信号の値を図９に示す。図９において、「Ａ／Ｂ」と表記されているのは、Ａが選択される行または選択される列の信号に印加される電圧を示し、Ｂが非選択の行または非選択の列の信号に印加される電圧を示す。例えば、行方向からの書き込み時には、信号Ｒｓｅｌｅｃｔｉ（ｉ＝１，２）の０Ｖ／Ｖｐｒｇ１は、選択される行には０Ｖが印加され、選択されない行には電圧Ｖｐｒｇ１が印加されることを示す。
第１実施形態および一実施例の半導体集積回路は、行方向からの書き込み時、列方向からの書き込み時、通常動作時において用いられる各種信号に印加する電圧（電位）を発生する第１乃至第８ドライバを更に備えている。これら第１乃至第８ドライバを備えた一実施例の半導体集積回路を図１０に示す。
第１ドライバ２１０は、電圧Ｖｐｒｇ１、電圧Ｖｄｄ、または０Ｖを配線１４０に供給する。第２ドライバ２２０は、電圧Ｖｄｄまたは０Ｖを配線ＶＲ１、ＶＲ２に供給する。第３ドライバ２３０は、電圧Ｖｐｒｇ２、電圧Ｖｄｄ、または０Ｖを配線１４０に供給する。第４ドライバ２４０は、電圧Ｖｄｄまたは０Ｖを信号ＶＣ１、ＶＣ２として供給する。第５ドライバ２５０は、電圧Ｖｐｒｇ１、電圧Ｖｄｄ、または０Ｖを信号Ｒｓｅｌｅｃｔ１、Ｒｓｅｌｅｃｔ２として供給する。第６ドライバ２６０は、電圧Ｖｄｄ、電圧Ｖｈｖ、または０Ｖを配線１５５に供給する。第７ドライバ２７０は、電圧Ｖｐｒｇ２、電圧Ｖｄｄ、または０Ｖを配線Ｃｓｅｌｅｃｔ１、Ｃｓｅｌｅｃｔ２に供給する。第８ドライバ２８０は、電圧Ｖｄｄ、電圧Ｖｈｖ、または０Ｖを配線Ｃ＿Ｅｎに供給する。
これらのドライバ、例えば第５乃至第８ドライバ２５０〜２８０の一具体例を図１１に示す。第５ドライバ２５０は、デコーダ２５０ａと、ＡＮＤゲート２５０ｂ、２５０ｃと、レベルシフタ２５０ｄと、インバータ２５０ｅと、備えている。第６ドライバ２６０は、デコーダ２６０ａと、ＡＮＤゲート２６０ｂ、２６０ｃと、レベルシフタ２６０ｄと、インバータ２６０ｅ、２６０ｆと、備えている。第７ドライバ２７０は、デコーダ２７０ａと、ＡＮＤゲート２７０ｂ、２７０ｃと、レベルシフタ２７０ｄと、インバータ２７０ｅと、備えている。第８ドライバ２８０は、デコーダ２８０ａと、ＡＮＤゲート２８０ｂ、２８０ｃと、レベルシフタ２８０ｄと、インバータ２８０ｅ、２８０ｆと、備えている。
各デコーダは、選択アドレス信号を受け、デコードした信号をＡＮＤゲートに送出する。例えば、第５ドライバ２５０において、デコーダ２５０ａは選択アドレス信号をデコードし、このデコードした信号をＡＮＤゲート２５０ｂに送出する。ＡＮＤゲート２５０ｂは、デコードされた信号と、イネーブル信号Ｅｎ２とのＡＮＤ演算を行い、演算結果をＡＮＤゲート２５０ｃに送出する。ＡＮＤゲート２５０ｃは、ＡＮＤゲート２５０ｂの演算結果と、イネーブル信号Ｅｎ３とのＡＮＤ演算を行い、演算結果をレベルシフタ２５０ｄに送出する。レベルシフタ２５０ｄは、ＡＮＤゲート２５０ｃの演算結果の信号レベルの変換を行い、変換された信号をインバータ２５０ｅに送出する。インバータ２５０ｅは、レベルシフタ２５０ｄからの信号を反転してｐチャネルトランジスタ２０２のゲートに送出する。
第６ドライバ２６０において、デコーダ２６０ａは選択アドレス信号をデコードし、このデコードした信号をＡＮＤゲート２６０ｂに送出する。ＡＮＤゲート２６０ｂは、デコードされた信号と、イネーブル信号Ｅｎ２とのＡＮＤ演算を行い、演算結果をＡＮＤゲート２６０ｃに送出する。ＡＮＤゲート２６０ｃは、ＡＮＤゲート２６０ｂの演算結果の反転信号と、イネーブル信号Ｅｎ３とのＡＮＤ演算を行い、演算結果をレベルシフタ２６０ｄに送出する。レベルシフタ２６０ｄは、ＡＮＤゲート２６０ｃの演算結果の信号レベルの変換を行い、変換された信号をインバータ２６０ｅに送出する。インバータ２６０ｅは、レベルシフタ２６０ｄからの信号を反転してインバータ２６０ｆに送出する。インバータ２６０ｆは、インバータ２６０ｅからの信号を反転してｎチャネルトランジスタ２１２のゲートに送出する。
第７ドライバ２７０において、デコーダ２７０ａは選択アドレス信号をデコードし、このデコードした信号をＡＮＤゲート２７０ｂに送出する。ＡＮＤゲート２７０ｂは、デコードされた信号と、イネーブル信号Ｅｎ２とのＡＮＤ演算を行い、演算結果をＡＮＤゲート２７０ｃに送出する。ＡＮＤゲート２７０ｃは、ＡＮＤゲート２７０ｂの演算結果と、イネーブル信号Ｅｎ３の反転信号とのＡＮＤ演算を行い、演算結果をレベルシフタ２７０ｄに送出する。レベルシフタ２７０ｄは、ＡＮＤゲート２７０ｃの演算結果の信号レベルの変換を行い、変換された信号をインバータ２７０ｅに送出する。インバータ２７０ｅは、レベルシフタ２７０ｄからの信号を反転してｐチャネルトランジスタ２２２のゲートに送出する。
第８ドライバ２８０において、デコーダ２８０ａは選択アドレス信号をデコードし、このデコードした信号をＡＮＤゲート２８０ｂに送出する。ＡＮＤゲート２８０ｂは、デコードされた信号と、イネーブル信号Ｅｎ２とのＡＮＤ演算を行い、演算結果をＡＮＤゲート２８０ｃに送出する。ＡＮＤゲート２８０ｃは、ＡＮＤゲート２８０ｂの演算結果の反転信号と、イネーブル信号Ｅｎ３とのＡＮＤ演算を行い、演算結果をレベルシフタ２８０ｄに送出する。レベルシフタ２８０ｄは、ＡＮＤゲート２８０ｃの演算結果の信号レベルの変換を行い、変換された信号をインバータ２８０ｅに送出する。インバータ２８０ｅは、レベルシフタ２８０ｄからの信号を反転してインバータ２８０ｆに送出する。インバータ２８０ｆは、インバータ２８０ｅからの信号を反転してｎチャネルトランジスタ２３２のゲートに送出する。
行方向の書き込み時、列方向の書き込み時、および通常動作時に、イネーブル信号Ｅｎ２，Ｅｎ３はそれぞれ、図１２に示す値を取る。例えば、イネーブル信号Ｅｎ２は、行方向の書き込み時、列方向の書き込み時、および通常動作時には、Ｖｄｄを取り、イネーブル信号Ｅｎ３は、行方向の書き込み時にＶｄｄ、列方向の書き込み時および通常動作時には、０Ｖを取る。
なお、図１０では第１乃至第８ドライバを用いて説明したが、８個のドライバの代わりに１個のドライバ（コントロール（制御）回路を用意し、このドライバによって各トランジスタや選択回路を制御するようにしてもよい。
以上説明したように、第１実施形態およびその一実施例によれば、ＯＴＰメモリ素子を用いても動作速度に遅延が生じるのを抑制することが可能な半導体集積回路を提供することができる。
（第２実施形態）
第２実施形態による半導体集積回路を図１３に示す。この第２実施形態の半導体集積回路は、例えばＦＰＧＡに用いられ、配線１３３１，１３３２と、配線１３５１、１３５２と、アレイ状に配列されたＯＴＰメモリ素子（以下、メモリ素子とも云う）１０１１，１０１２，１０２１，１０２２と、を備えている。配線１３５１、１３５２はそれぞれ、配線１３３１，１３３２と交差する。配線１３３ｉｊ（ｉ，ｊ＝１，２）と配線１３５ｉｊとの交差領域にメモリ素子１０ｉｊが配置されている。メモリ素子１０ｉｊ（ｉ，ｊ＝１，２）は第１端子および第２端子の２端子構造を有し、第１端子が対応する配線１３３ｊに接続され、第２端子が対応する配線１３５ｉに接続される。
第２実施形態の半導体集積回路は、ｐチャネルＭＯＳトランジスタ（以下、ｐチャネルトランジスタとも云う）３０１，３０２と、ｎチャネルＭＯＳトランジスタ（以下、ｎチャネルトランジスタとも云う）３１１，３１２と、インバータ３２１、３２２と、選択回路（マルチプレクサ）３３１、３３２と、ＮＡＮＤゲート３４１，３４２とを更に備えている。ｐチャネルトランジスタ３０１，３０２、ｎチャネルトランジスタ３１１，３１２は、通常のトランジスタに比べてゲート絶縁膜が厚い高耐圧のトランジスタである。ｎチャネルトランジスタ３１１，３１２は、ｐチャネルトランジスタが形成されたｐ型のウェハ基盤に接続されないようにするため、上記ウェハ基盤と絶縁されて設けられた独立ウェル（deep-n-well）に形成される。図１３において、ｎチャネルトランジスタ３１１，３１２を囲む破線は上記独立ウェルを示す。
ｐチャネルトランジスタ３０ｉ（ｉ＝１，２）は、ゲート端子が配線Ｒｐｉに接続され、ソース端子およびドレイン端子の一方が配線１３５ｉに接続され、他方が配線Ｖｈｖｐに接続される。ｎチャネルトランジスタ３１ｉ（ｉ＝１，２）は、ゲート端子が配線Ｒｎｉに接続され、ソース端子およびドレイン端子の一方が配線１３５ｉに接続され、他方が配線Ｖｈｖｎに接続される。
選択回路３３ｊ（ｊ＝１，２）は、制御信号ＷＥｎ２に応じて、信号Ｃｊおよび入力信号Ｉｎｊのうちの一方を選択し、選択した信号をインバータ３２ｊに送る。すなわち、選択回路３３ｊ（ｊ＝１，２）は、制御信号ＷＥｎ２に応じて、２つの入力端子のうちの一方を出力端子に電気的に接続する。インバータ３２ｊ（ｊ＝１，２）は、入力端子が選択回路３３ｊの出力端子に接続され、出力端子が配線１３３ｊに接続される。
ＮＡＮＤゲート３４ｉ（ｉ＝１，２）は、２つの入力端子の一方が配線１３５ｉに接続され、他方が配線ＷＥｎ１に接続され、出力端子から出力信号Ｏｕｔｉが出力される。
図１３に示す第２実施形態の半導体集積回路において、メモリ素子１０ｉｊ（ｉ、ｊ＝１，２）として、図１に示す２端子構造のトランジスタ１０を用いた場合の一実施例を図１４に示す。図１４においては、メモリ素子１０ｉｊ（ｉ，ｊ＝１．２）は、ゲート端子が配線１３５ｉに接続され、ソース端子およびドレイン端子が配線１３３ｊに接続されている。なお、図示しないが、メモリ素子１０ｉｊ（ｉ，ｊ＝１．２）は、ゲート端子が配線１３３ｉに接続され、ソース端子およびドレイン端子が配線１３５ｊに接続されていてもよい。
（書き込み）
次に、図１４に示す一実施例の半導体集積回路において、１つのメモリ素子への書き込みを図１５および図１６を参照して説明する。この書き込みは、まず、１つのメモリ素子に行方向からの書き込み、すなわち２端子構造のトランジスタのゲート端子からソース端子およびドレイン端子に向かって書き込みを行い、続いて、上記１つのメモリ素子に列方向からの書き込み、すなわち２端子構造のトランジスタのソース端子およびドレイン端子からゲート端子に向かって書き込みを行う。
（行方向からの書き込み）
まず、１つのメモリ素子に行方向からの書き込みを行う場合の一例について図１５を参照して説明する。この図１５は、丸印で囲まれたメモリ素子１０１２に書き込みを行う時の各種信号に印加される電圧を示している。
選択回路３３１の入力端子に入る信号Ｃ１にＶｄｄを与え、信号Ｉｎ１に０Ｖを与え、選択回路３３２の入力端子に入る信号Ｃ２に０Ｖを与え、信号Ｉｎ２に０Ｖを与える。なお、書き込み動作時には、信号Ｉｎ１および信号Ｉｎ２は０Ｖでなくともよい。ｐチャネルトランジスタ３０１のゲート端子に印加される信号Ｒｐ１に、ｐチャネルトランジスタ３０１がオン状態となる電圧、例えば０Ｖを与え、ｐチャネルトランジスタ３０２のゲート端子に印加される信号Ｒｐ２に、ｐチャネルトランジスタ３０２がオフ状態となる電圧、例えばＶｐｐｒｇを与える。また、ｎチャネルトランジスタ３１１，３１２のそれぞれのゲート端子に印加される信号Ｒｎ１，Ｒｎ２に、ｎチャネルトランジスタ３１１，３１２がオフ状態となる電圧、例えば−Ｖｎｐｒｇを与える。また、信号Ｖｈｖｎに電圧−Ｖｎｐｒｇを与え、信号ＷＥｎ１に電圧０Ｖを与える。そして、信号ＷＥｎ２に電圧０Ｖを与え、選択回路３３１，３３２が信号Ｃ１，Ｃ２をそれぞれ選択する。
このような状態で、信号Ｖｈｖｐに書き込み電圧Ｖｐｐｒｇを与えると、この書き込み電圧Ｖｐｐｒｇは、ｐチャネルトランジスタ３０１を介して配線１３５１に印加される。なお、ｐチャネルトランジスタ３０２はオフ状態となっているので、配線１３５２には、書き込み電圧Ｖｐｐｒｇは印加されない。そして、配線１３３２には選択回路３３２、インバータ３２２を介して０Ｖが印加される。これにより、メモリ素子１０１２においては、ゲート端子と、ソース端子およびドレイン端子との間には、電圧ΔＶＧＳ＝Ｖｐｐｒｇが印加され、メモリ素子１０１２に書き込みが行われる。このとき、メモリ素子１０１１のソース端子およびドレイン端子には、配線１３３１を介して信号Ｃ１の反転信号電圧Ｖｄｄが印加され、メモリ素子１０１１においては、ゲート端子と、ソース端子およびドレイン端子との間には電圧Ｖｐｐｒｇ−Ｖｄｄが印加され、書き込みが行われない。また、メモリ素子１０２１およびメモリ素子１０２２においては、ゲート端子と、ソース端子およびドレイン端子との間には、ゲート端子には電圧は印加されず、メモリ素子１０２１およびメモリ素子１０２２に、書き込みは行われない。ここで、Ｖｂｄをメモリ素子１０１１〜１０２２におけるゲート絶縁膜の破壊電圧とすると、ＶｐｐｒｇおよびＶｎｐｒｇは、以下の条件
Ｖｐｐｒｇ＞Ｖｂｄ＞Ｖｎｐｒｇ、
Ｖｎｐｒｇ＋Ｖｄｄ＞Ｖｂｄ
を満す。例えば、Ｖｐｐｒｇ＝５Ｖ〜５．６Ｖ、Ｖｂｄ＝４．７Ｖ、Ｖｎｐｒｇ＝３．８Ｖ〜４．４Ｖ、Ｖｄｄ＝１．２Ｖである。なお、上記数値は、プロセス世代により、変化する。
以上により、メモリ素子１０１２に行方向からの書き込み、ゲート端子から電圧を印加して書き込みを行うことができる。
（列方向からの書き込み）
次に、メモリ素子１０１２に列方向からの書き込みを行う場合の一例について図１６を参照して説明する。この図１６は、丸印で囲まれたメモリ素子１０１２に書き込みを行う時の各種信号に印加される電圧を示している。
選択回路３３１の入力端子に入る信号Ｃ１に０Ｖを与え、信号Ｉｎ１に０Ｖを与え、選択回路３３２の入力端子に入る信号Ｃ２にＶｄｄを与え、信号Ｉｎ２に０Ｖを与える。なお、書き込み動作時には、信号Ｉｎ１および信号Ｉｎ２は０Ｖでなくともよい。ｐチャネルトランジスタ３０１のゲート端子に印加される信号Ｒｐ１に、ｐチャネルトランジスタ３０１がオフ状態となる電圧、例えばＶｐｐｒｇを与え、ｐチャネルトランジスタ３０２のゲート端子に印加される信号Ｒｐ２に、ｐチャネルトランジスタ３０２がオフ状態となる電圧、例えばＶｐｐｒｇを与える。また、ｎチャネルトランジスタ３１１のゲート端子に印加される信号Ｒｎ１に、ｎチャネルトランジスタ３１１がオン状態となる電圧、例えば０Ｖを与え、ｎチャネルトランジスタ３１２のゲート端子に印加される信号Ｒｎ２に、ｎチャネルトランジスタ３１２がオフ状態となる電圧、例えば、−Ｖｎｐｒｇを与える。また、信号Ｖｈｖｐに電圧Ｖｐｐｒｇを与え、信号ＷＥｎ１に電圧０Ｖを与える。そして、信号ＷＥｎ２に電圧０Ｖを与え、選択回路３３１，３３２が信号Ｃ１，Ｃ２をそれぞれ選択する。
このような状態で、信号Ｖｈｖｎに書き込み電圧−Ｖｎｐｒｇを与えると、この書き込み電圧−Ｖｎｐｒｇは、ｎチャネルトランジスタ３１１を介して配線１３５１に印加される。なお、ｎチャネルトランジスタ３１２はオフ状態となっているので、配線１３５２には、書き込み電圧−Ｖｎｐｒｇは印加されない。そして、配線１３３２には選択回路３３２、インバータ３２２を介してＶｄｄが印加される。これにより、メモリ素子１０１２においては、ソース端子およびドレイン端子と、ゲート端子との間には、電圧ΔＶＳＧ＝Ｖｎｐｒｇ＋Ｖｂｄが印加され、メモリ素子１０１２に書き込みが行われる。このとき、メモリ素子１０１１のソース端子およびドレイン端子には、配線１３３１を介して信号Ｃ１の反転信号電圧０Ｖが印加され、メモリ素子１０１１においては、ゲート端子と、ソース端子およびドレイン端子との間には電圧Ｖｎｐｒｇが印加され、書き込みが行われない。また、メモリ素子１０２１およびメモリ素子１０２２においては、ゲート端子と、ソース端子およびドレイン端子との間には、ゲート端子には電圧は印加されず、メモリ素子１０２１およびメモリ素子１０２２に、書き込みは行われない。
以上により、メモリ素子１０１２に列方向からの書き込み、ソース端子およびドレイン端子から電圧を印加して書き込みを行うことができる。
以上説明したように、第２実施形態および一実施例においては、１つのメモリ素子に行方向からの書き込みを行った後、列方向からの追加の書き込みを行う。これにより、書き込みが行われたメモリ素子の読み出し電流の流す方向にかかわらず、測定される抵抗値はほぼ同じになり、整流性が抑制される。
また、第２実施形態および一実施例の場合と異なり、１つのメモリ素子に列方向からの書き込みを行った後、行方向からの追加の書き込みを行ってもよい。
なお、第２実施形態および一実施例の半導体集積回路においては、メモリ素子は２行２列のアレイ状に配列されたが、ｍ（ｍ≧１）行ｎ（ｎ≧１）列のアレイ状に配置されていてもよい。また、１つの配線１３５ｉ（ｉ＝１，２）に接続される複数のメモリ素子のうち高々１つのメモリ素子に書き込みが行われ、２つ以上のメモリ素子には書き込みを行わない。
（通常動作）
次に、第２実施形態の一実施例による半導体集積回路の通常動作について図１７を参照して説明する。図１７は、メモリ素子１０１２に書き込みが行われ、その他のメモリ素子には書き込みが行われない場合の、通常動作時における各種信号に印加される電圧を示す。
選択回路３３１の入力端子に入る信号Ｃ１に０Ｖを与え、選択回路３３２の入力端子に入る信号Ｃ２に０Ｖを与える。なお、通常動作時には、信号Ｃ１，Ｃ２に与える電圧は０Ｖでなくともよい。
ｐチャネルトランジスタ３０１のゲート端子に印加される信号Ｒｐ１にｐチャネルトランジスタ３０１がオフ状態となる電圧、例えばＶｐｐｒｇを与え、ｐチャネルトランジスタ３０２のゲート端子に印加される信号Ｒｐ２にｐチャネルトランジスタ３０２がオフ状態となる電圧、例えばＶｐｐｒｇを与える。そして、ｎチャネルトランジスタ３１１のゲートに印加される信号Ｒｎ１に０Ｖを、ｎチャネルトランジスタ３１２のゲートに印加される信号Ｒｎ２に０Ｖを与える。また、信号ＶｈｖｐにＶｐｐｒｇを与え、信号Ｖｈｖｎに０Ｖを与え、信号ＷＥｎ１に電圧Ｖｄｄを与える。
そして、イネーブル信号ＷＥｎ２に電圧Ｖｄｄを与え、選択回路３３１，３３２が信号Ｉｎ１，Ｉｎ２をそれぞれ選択する。すると、選択回路３３２に入力された信号Ｉｎ２は、選択回路３３２、インバータ３２２，メモリ素子１０１２、配線１３５１，およびＮＡＮＤゲート３４１を介して出力信号Ｏｕｔ１として外部に出力される。このとき、メモリ素子１０２１は書き込みが行われていないので、選択回路３３１へ入力された信号Ｉｎ１は外部に出力されない。以上により、通常動作が行われる。
次に、行方向からの書き込み時、列方向からの書き込み時、通常動作時において用いられる各種信号の値を図１８に示す。図１８において、「Ａ／Ｂ」と表記されているのは、Ａが選択される行または選択される列の信号に印加される電圧を示し、Ｂが非選択の行または非選択の列の信号に印加される電圧を示す。例えば、行方向からの書き込み時には、信号Ｒｐｉ（ｉ＝１，２）の０Ｖ／Ｖｐｐｒｇは、選択される行には０Ｖが印加され、選択されない行には電圧Ｖｐｐｒｇが印加されることを示す。
なお、図１３に示す第２実施形態および図１４に示す一実施形態の半導体集積回路において、配線１３５ｉ（ｉ＝１，２）とＮＡＮＤゲート３４ｉとの間に、スイッチ素子、例えばトランジスタ（図示せず）を設けてもよい。このスイッチ素子は、行方向からの書き込み時および列方向からの書き込み時にはオフ状態となり、通常動作時においてはオン状態となる。
第２実施形態および一実施例の半導体集積回路は、行方向からの書き込み時、列方向からの書き込み時、通常動作時において用いられる各種信号に印加する電圧（電位）を発生する第１乃至第５ドライバを更に備えている。これら第１乃至第５ドライバを備えた一実施例の半導体集積回路を図１９に示す。
第１ドライバ３１０は、電圧Ｖｐｐｒｇ、電圧Ｖｄｄ、または０Ｖのいずれかを信号Ｖｈｖｐとして供給する。第２ドライバ３２０は、電圧Ｖｎｐｒｇ、電圧Ｖｄｄ、または０Ｖのいずれかを信号Ｖｈｖｎとして供給する。第３ドライバ３３０は、電圧Ｖｄｄまたは０Ｖのいずれかを信号Ｃ１およびＣ２として供給する。第４ドライバ３４０は、電圧Ｖｐｐｒｇ、電圧Ｖｄｄ、または０Ｖのいずれかを信号Ｒｐ１，Ｒｐ２として供給する。第５ドライバ３５０は、電圧Ｖｎｐｒｇ、電圧Ｖｄｄ、または０Ｖのいずれかを信号Ｒｎ１，Ｒｎ２として供給する。
これらのドライバ、例えば第４ドライバ３４０および第５ドライバ３５０の一具体例を図２０に示す。第４ドライバ３４０および第５ドライバ３５０は、デコーダ３６０と、ＡＮＤゲート３４０ａと、ＡＮＤゲート３４０ｂと、レベルシフタ３４０ｃと、インバータ３４０ｄと、ＡＮＤゲート３５０ａと、ＡＮＤゲート３５０ｂと、レベルシフタ３５０ｃと、インバータ３５０ｄと、インバータ３５０ｅと、を備えている。
デコーダ３６０は、選択アドレス信号を受け、デコードした信号をそれぞれＡＮＤゲート３４０ａおよびＡＮＤゲート３５０ａに送る。ＡＮＤゲート３４０ａは、デコーダ３６０からのデコードされた信号と、イネーブル信号Ｅ２とのＡＮＤ演算を行い、演算結果をＡＮＤゲート３４０ｂに送る。ＡＮＤゲート３４０ｂは、ＡＮＤゲート３４０ａからの信号と、イネーブル信号Ｅｎ１とのＡＮＤ演算を行い、演算結果をレベルシフタ３４０ｃに送る。レベルシフタ３４０ｃは、ＡＮＤゲート３４０ｂの演算結果を示す信号のレベル変換を行い、変換された信号をインバータ３４０ｄに送る。インバータ３４０ｄは、レベルシフタ３４０ｃからの信号を反転して信号Ｒｐ１として供給する。
ＡＮＤゲート３５０ａは、デコーダ３６０からのデコードされた信号と、イネーブル信号Ｅ２の反転信号とのＡＮＤ演算を行い、演算結果をＡＮＤゲート３５０ｂに送る。ＡＮＤゲート３５０ｂは、ＡＮＤゲート３５０ａからの信号と、イネーブル信号Ｅｎ１とのＡＮＤ演算を行い、演算結果をレベルシフタ３５０ｃに送る。レベルシフタ３５０ｃは、ＡＮＤゲート３５０ｂの演算結果を示す信号のレベル変換を行い、変換された信号をインバータ３５０ｄに送る。インバータ３５０ｄは、レベル変換された信号を反転してインバータ３５０ｅに送る。インバータ３５０ｅは、インバータ３５０ｄからの信号を反転して信号Ｒｎ１として供給する。インバータ３４０ｄ、３５０ｄはそれぞれ、高耐圧のpチャネルトランジスタと高耐圧のｎチャネルトランジスタとが直列に接続された構成を有している（図示せず）。インバータ３５０eは高耐圧のpチャネルトランジスタ３６１と、独立ウェルに形成された高耐圧のｎチャネルトランジスタ３５１とが直列に接続された構成を有している。なお、図２０においては、信号Ｒｐ２および信号Ｒｎ２に電圧を供給する構成を省略している。
行方向の書き込み時、列方向の書き込み時、および通常動作時に、例えばイネーブル信号Ｅｎ１は、行方向の書き込み時、列方向の書き込み時、および通常動作時には、Ｖｄｄを取り、イネーブル信号Ｅｎ２は、行方向の書き込み時にＶｄｄ、列方向の書き込み時および通常動作時には、０Ｖを取る。
以上説明したように、第２実施形態およびその一実施例によれば、ＯＴＰメモリ素子を用いても動作速度に遅延が生じるのを抑制することが可能な半導体集積回路を提供することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１０，１０１１〜１０２２・・・ＯＴＰメモリ素子（メモリ素子）、２０１，２０２・・・ｐチャネルＭＯＳトランジスタ（ｐチャネルトランジスタ）、２１１，２１２・・・ｎチャネルＭＯＳトランジスタ（ｎチャネルトランジスタ）、２２１，２２２・・・ｐチャネルＭＯＳトランジスタ（ｐチャネルトランジスタ）、２３１，２３２・・・ｎチャネルＭＯＳトランジスタ（ｎチャネルトランジスタ）、２５１，２５２・・・ｎチャネルＭＯＳトランジスタ（ｎチャネルトランジスタ）、２６１，２６２・・・インバータ、２７１，２７２・・・選択回路、３０１，３０２・・・ｐチャネルＭＯＳトランジスタ（ｐチャネルトランジスタ）、３１１，３１２・・・ｎチャネルＭＯＳトランジスタ（ｎチャネルトランジスタ）、３２１，３２２・・・インバータ、３３１，３３２・・・選択回路、３４１，３４２・・・ＮＡＮＤゲート、１００・・・半導体層、１０２ａ・・・ソース端子（ソース領域）、１０２ｂ・・・ドレイン端子（ドレイン領域）、１０２ｃ・・・チャネル領域、１０４・・・ゲート絶縁膜、１０６・・・ゲート端子（ゲート電極）、１３３１，１３３２・・・配線、１３５１，１３５２・・・配線、１４０，１５０，１５５・・・配線、２１０・・・第１ドライバ、２２０・・・第２ドライバ、２３０・・・第３ドライバ、２４０・・・第４ドライバ、２５０・・・第５ドライバ、２５０ａ・・・デコーダ、２５０ｂ、２５０ｃ・・・ＡＮＤゲート、２５０ｄ・・・レベルシフタ、２５０ｅ・・・インバータ、２６０・・・第６ドライバ、２６０ａ・・・デコーダ、２６０ｂ、２６０ｃ・・・ＡＮＤゲート、２６０ｄ・・・レベルシフタ、２５０ｅ，２５０ｆ・・・インバータ、２７０・・・第７ドライバ、２７０ａ・・・デコーダ、２７０ｂ、２７０ｃ・・・ＡＮＤゲート、２７０ｄ・・・レベルシフタ、２７０ｅ・・・インバータ、２８０・・・第８ドライバ、２８０ａ・・・デコーダ、２８０ｂ、２８０ｃ・・・ＡＮＤゲート、２８０ｄ・・・レベルシフタ、２８０ｅ，２８０ｆ・・・インバータ、３１０・・・第１ドライバ、３２０・・・第２ドライバ、３３０・・・第３ドライバ、３４０・・・第４ドライバ、３４０ａ，３４０ｂ・・・ＡＮＤゲート、３４０ｃ・・・レベルシフタ、３４０ｄ・・・インバータ、３５０・・・第５ドライバ、３５０ａ，３５０ｂ・・・ＡＮＤゲート、３５０ｃ・・・レベルシフタ、３５０ｄ，３５０ｅ・・・インバータ、３６０・・・デコーダ

Claims (11)

  1. 第１乃至第５配線と、
    前記第１配線に接続された第１端子および前記第２配線に接続された第２端子を有する第１ＯＴＰメモリ素子と、
    ソース端子およびドレイン端子の一方が前記第１配線に接続され、他方が前記第３配線に接続され、ゲート端子に第１制御信号を受ける第１ｐチャネルトランジスタと、
    ソース端子およびドレイン端子の一方が前記第１配線に接続され、他方が前記第４配線に接続され、ゲート端子が第２制御信号を受ける第１ｎチャネルトランジスタと、
    ソース端子およびドレイン端子の一方が前記第２配線に接続され、他方が前記第３配線に接続され、ゲート端子に第３制御信号を受ける第２ｐチャネルトランジスタと、
    ソース端子およびドレイン端子の一方が前記第２配線に接続され、他方が第５配線に接続され、ゲート端子に第４制御信号を受ける第２ｎチャネルトランジスタと、
    前記第１制御信号および前記第４制御信号に基づいて前記第１ｐチャネルトランジスタおよび前記第２ｎチャネルトランジスタをオン状態にするとともに、前記第２制御信号および前記第３制御信号に基づいて前記第１ｎチャネルトランジスタおよび前記第２ｐチャネルトランジスタをオフ状態にし、前記第３配線に印加する電位を前記第５配線に印加する電位よりも高くして前記第３配線と前記第５配線との間に書き込み電圧を印加し、前記第１ＯＴＰメモリ素子に書き込みを行い、かつ
    前記第２制御信号および前記第３制御信号に基づいて前記第１ｎチャネルトランジスタおよび前記第２ｐチャネルトランジスタをオン状態にするとともに、前記第１制御信号および前記第４制御信号に基づいて前記第１ｐチャネルトランジスタおよび前記第２ｎチャネルトランジスタをオフ状態にし、前記第３配線に印加する電位を前記第４配線に印加する電位よりも高くして前記第３配線と前記第４配線との間に書き込み電圧を印加し、前記第１ＯＴＰメモリ素子に書き込みを行うドライバと、
    を備えた半導体集積回路。
  2. 第１乃至第５配線と、
    前記第１配線に接続された第１端子および前記第２配線に接続された第２端子を有する第１ＯＴＰメモリ素子と、
    ソース端子およびドレイン端子の一方が前記第１配線に接続され、他方が前記第３配線に接続され、ゲート端子に第１制御信号を受ける第１ｐチャネルトランジスタと、
    ソース端子およびドレイン端子の一方が前記第１配線に接続され、他方が前記第４配線に接続され、ゲート端子が第２制御信号を受ける第１ｎチャネルトランジスタと、
    ソース端子およびドレイン端子の一方が前記第２配線に接続され、他方が前記第３配線に接続され、ゲート端子に第３制御信号を受ける第２ｐチャネルトランジスタと、
    ソース端子およびドレイン端子の一方が前記第２配線に接続され、他方が第５配線に接続され、ゲート端子に第４制御信号を受ける第２ｎチャネルトランジスタと、
    第６配線および第７配線と、
    前記第６配線に接続された第３端子および前記第２配線に接続された第４端子を有する第２ＯＴＰメモリ素子と、
    ソース端子およびドレイン端子の一方が前記第６配線に接続され、他方が前記第３配線に接続され、ゲート端子に第５制御信号を受ける第３ｐチャネルトランジスタと、
    ソース端子およびドレイン端子の一方が前記第６配線に接続され、他方が前記第７配線に接続され、ゲート端子が第２制御信号を受ける第３ｎチャネルトランジスタと、
    前記ドライバは、前記第２ＯＴＰメモリ素子に書き込みを行うとき、
    前記第５制御信号および前記第４制御信号に基づいて前記第３ｐチャネルトランジスタおよび前記第２ｎチャネルトランジスタをオン状態にするとともに、前記第２制御信号および前記第３制御信号に基づいて前記第３ｎチャネルトランジスタおよび前記第２ｐチャネルトランジスタをオフ状態にし、前記第３配線に印加する電位を前記第５配線に印加する電位よりも高くして前記第３配線と前記第５配線との間に書き込み電圧を印加し、かつ
    前記第２制御信号および前記第３制御信号に基づいて前記第３ｎチャネルトランジスタおよび前記第２ｐチャネルトランジスタをオン状態にするとともに、前記第５制御信号および前記第４制御信号に基づいて前記第３ｐチャネルトランジスタおよび前記第２ｎチャネルトランジスタをオフ状態にし、前記第３配線に印加する電位を前記第７配線に印加する電位よりも高くして前記第３配線と前記第７配線との間に書き込み電圧を印加する半導体集積回路。
  3. 第１入力端子と、第２入力端子と、前記第５配線に接続された第１出力端子と、を有し、イネーブル信号に応じて前記第１および第２入力端子の一方を前記第１出力端子に電気的に接続する選択回路を更に備えた請求項１または２記載の半導体集積回路。
  4. 前記第１ＯＴＰメモリ素子はＭＯＳトランジスタであって、前記第１端子が前記ＭＯＳトランジスタのゲート端子でありかつ前記第２端子が電気的に接続されたソース端子およびドレイン端子であるか、または前記第１端子が前記ＭＯＳトランジスタの電気的に接続された前記ソース端子および前記ドレイン端子でありかつ前記第２端子が前記ゲート端子である請求項１乃至３のいずれかに記載の半導体集積回路。
  5. 前記第２ＯＴＰメモリ素子はＭＯＳトランジスタであって、前記第３端子が前記ＭＯＳトランジスタのゲート端子でありかつ前記第４端子が電気的に接続されたソース端子およびドレイン端子であるか、または前記第３端子が前記ＭＯＳトランジスタの電気的に接続された前記ソース端子および前記ドレイン端子でありかつ前記第４端子が前記ゲート端子である請求項２乃至４のいずれかに記載の半導体集積回路。
  6. 第１乃至第４配線と、
    前記第１配線に接続された第１端子および前記第２配線に接続された第２端子を有する第１ＯＴＰメモリ素子と、
    ソース端子およびドレイン端子の一方が前記第１配線に接続され、他方が前記第３配線に接続され、ゲート端子に第１制御信号を受ける第１ｐチャネルトランジスタと、
    ソース端子およびドレイン端子の一方が前記第１配線に接続され、他方が前記第４配線に接続され、ゲート端子が第２制御信号を受ける第１ｎチャネルトランジスタと、
    前記第１制御信号に基づいて前記第１ｐチャネルトランジスタをオン状態にするとともに、前記第２制御信号に基づいて前記第１ｎチャネルトランジスタオフ状態にし、前記第３配線に印加する電位を前記第２配線に印加する電位よりも高くして前記第３配線と前記第２配線との間に書き込み電圧を印加し、前記第１ＯＴＰメモリ素子に書き込みを行い、かつ
    前記第２制御信号に基づいて前記第１ｎチャネルトランジスタをオン状態にするとともに、前記第１制御信号に基づいて前記第１ｐチャネルトランジスタをオフ状態にし、前記第４配線に印加する電位を前記第２配線に印加する電位よりも低くして前記第４配線と前記第２配線との間に書き込み電圧を印加し、前記第１ＯＴＰメモリ素子に書き込みを行うドライバと、
    を備えた半導体集積回路。
  7. 第１入力端子と、第２入力端子と、前記第２配線に電気的に接続された第１出力端子と、を有し、イネーブル信号に応じて前記第１および第２入力端子の一方を前記第１出力端子に電気的に接続する選択回路を更に備えた請求項６記載の半導体集積回路。
  8. 前記第１ＯＴＰメモリ素子はＭＯＳトランジスタであって、前記第１端子が前記ＭＯＳトランジスタのゲート端子でありかつ前記第２端子が電気的に接続されたソース端子およびドレイン端子であるか、または前記第１端子が前記ＭＯＳトランジスタの電気的に接続された前記ソース端子および前記ドレイン端子でありかつ前記第２端子が前記ゲート端子である請求項６または７記載の半導体集積回路。
  9. 第５配線と、
    前記第５配線に接続された第３端子および前記第２配線に接続された第４端子を有する第２ＯＴＰメモリ素子と、
    ソース端子およびドレイン端子の一方が前記第５配線に接続され、他方が前記第３配線に接続され、ゲート端子に第３制御信号を受ける第２ｐチャネルトランジスタと、
    ソース端子およびドレイン端子の一方が前記第５配線に接続され、他方が前記第４配線に接続され、ゲート端子が第４制御信号を受ける第２ｎチャネルトランジスタと、
    を更に備えた請求項６乃至８のいずれかに記載の半導体集積回路。
  10. 前記ドライバは、前記第２ＯＴＰメモリ素子に書き込みを行うとき、
    前記第３制御信号に基づいて前記第２ｐチャネルトランジスタをオン状態にするとともに、前記第４制御信号に基づいて前記第２ｎチャネルトランジスタオフ状態にし、前記第３配線に印加する電位を前記第２配線に印加する電位よりも高くして前記第３配線と前記第２配線との間に書き込み電圧を印加し、前記第２ＯＴＰメモリ素子に書き込みを行い、かつ
    前記第４制御信号に基づいて前記第２ｎチャネルトランジスタをオン状態にするとともに、前記第３制御信号に基づいて前記第２ｐチャネルトランジスタをオフ状態にし、前記第４配線に印加する電位を前記第２配線に印加する電位よりも低くして前記第４配線と前記第２配線との間に書き込み電圧を印加する請求項９記載の半導体集積回路。
  11. 前記第２ＯＴＰメモリ素子はＭＯＳトランジスタであって、前記第３端子が前記ＭＯＳトランジスタのゲート端子でありかつ前記第４端子が電気的に接続されたソース端子およびドレイン端子であるか、または前記第３端子が前記ＭＯＳトランジスタの電気的に接続された前記ソース端子および前記ドレイン端子でありかつ前記第４端子が前記ゲート端子である請求項９または１０記載の半導体集積回路。
JP2018170713A 2018-09-12 2018-09-12 半導体集積回路 Active JP6961556B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018170713A JP6961556B2 (ja) 2018-09-12 2018-09-12 半導体集積回路
US16/296,780 US10707219B2 (en) 2018-09-12 2019-03-08 Semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018170713A JP6961556B2 (ja) 2018-09-12 2018-09-12 半導体集積回路

Publications (2)

Publication Number Publication Date
JP2020042881A JP2020042881A (ja) 2020-03-19
JP6961556B2 true JP6961556B2 (ja) 2021-11-05

Family

ID=69720047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018170713A Active JP6961556B2 (ja) 2018-09-12 2018-09-12 半導体集積回路

Country Status (2)

Country Link
US (1) US10707219B2 (ja)
JP (1) JP6961556B2 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6839269B2 (en) * 2001-12-28 2005-01-04 Kabushiki Kaisha Toshiba Magnetic random access memory
US9508432B2 (en) * 2012-06-20 2016-11-29 Nec Corporation Semiconductor device with variable resistance switch and programming method therefor
KR20140128482A (ko) * 2013-04-25 2014-11-06 에스케이하이닉스 주식회사 저항변화 메모리 소자와 이를 위한 쓰기제어 회로, 이를 포함하는 메모리 장치 및 데이터 처리 시스템과 동작 방법
JP2015142175A (ja) 2014-01-27 2015-08-03 株式会社東芝 プログラマブル論理回路および不揮発性ｆｐｇａ
JP6556435B2 (ja) * 2014-09-17 2019-08-07 東芝メモリ株式会社 半導体集積回路
JP2017033616A (ja) * 2015-07-31 2017-02-09 株式会社東芝 集積回路
JP6441251B2 (ja) * 2016-03-16 2018-12-19 東芝メモリ株式会社 集積回路
JP2018046243A (ja) * 2016-09-16 2018-03-22 株式会社東芝 半導体装置およびメモリ素子
JP2018092980A (ja) 2016-11-30 2018-06-14 株式会社東芝 半導体集積回路

Also Published As

Publication number Publication date
US10707219B2 (en) 2020-07-07
US20200083235A1 (en) 2020-03-12
JP2020042881A (ja) 2020-03-19

Similar Documents

Publication Publication Date Title
TWI581570B (zh) Quasi-shift circuit and semiconductor device
US7376036B2 (en) Semiconductor device including fuse and method for testing the same capable of suppressing erroneous determination
US9646665B2 (en) Look-up table circuit and nonvolatile memory device
US20160203866A1 (en) Semiconductor integrated circuit
KR101440322B1 (ko) 집적 회로 퓨즈 어레이
TW201535381A (zh) 半導體裝置
US11791006B2 (en) Non-volatile memory circuit
KR100729368B1 (ko) 반도체 집적회로의 전기적 퓨즈 옵션 장치
US8238180B2 (en) Semiconductor memory apparatus
JP2018037783A (ja) 集積回路および電子機器
JP6961556B2 (ja) 半導体集積回路
US20190287610A1 (en) Memory circuit and electronic device
US7764108B2 (en) Electrical fuse circuit
US20160276018A1 (en) Semiconductor integrated circuit
JP2015211326A (ja) プログラマブル論理回路および不揮発性ｆｐｇａ
JP2019512957A5 (ja)
JP2014187162A (ja) 半導体装置とそのトリミング方法
US9620185B1 (en) Voltage supply devices generating voltages applied to nonvolatile memory cells
CN107431487B (zh) 基于紧凑ReRAM的FPGA
US9076532B2 (en) Semiconductor memory device and method of testing the same
US7158437B2 (en) Memory control device and memory control method
TWI670714B (zh) 半導體積體電路
US20150241509A1 (en) Semiconductor device and operating method thereof
JPWO2019208414A1 (ja) 論理集積回路および書き込み方法
CN111415694A (zh) 一次性可编程存储器单元及其存储器和存储器系统

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210914

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211013

R151 Written notification of patent or utility model registration

Ref document number: 6961556

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151