JP2014187162A - 半導体装置とそのトリミング方法 - Google Patents
半導体装置とそのトリミング方法 Download PDFInfo
- Publication number
- JP2014187162A JP2014187162A JP2013060655A JP2013060655A JP2014187162A JP 2014187162 A JP2014187162 A JP 2014187162A JP 2013060655 A JP2013060655 A JP 2013060655A JP 2013060655 A JP2013060655 A JP 2013060655A JP 2014187162 A JP2014187162 A JP 2014187162A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- range
- termination
- sub
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017545—Coupling arrangements; Impedance matching circuits
Abstract
【課題】本実施形態は、終端抵抗のトリミングを可能とし、ODT回路の特性を向上させることが可能な半導体装置とそのトリミング方法を提供する。
【解決手段】第1、第2、第3の終端回路12,13,14は、外部接続端子11に接続されている。少なくとも第1の終端回路12は、外部接続端子11に並列接続された第1、第2の抵抗R1, R2と、第1導電型の複数の第1のトランジスタP1〜P4と、第2導電型の複数の第2のトランジスタN1〜N4とを具備し、第1、第2の抵抗R1, R2のばらつき範囲が第1の範囲である場合、第1の終端回路12のみを駆動し、第1、第2の抵抗のばらつき範囲が第2の範囲である場合、第1、第2の終端回路12, 13を駆動する。
【選択図】図1
Description
本発明の実施形態は、半導体装置、例えばNANDフラッシュメモリの周辺回路に係わり、信号特性を改善させる(on die termination)ODTに関する。
半導体装置の入出力ピンの信号反射を低減して信号特性を向上させるため、ODT回路が用いられている。このODT回路は、一般に、終端抵抗とトランジスタにより構成されている。
しかし、終端抵抗は金属配線にて構成され、金属配線の抵抗値は、製造プロセスのばらつきにより変化するためODT回路の特性を向上させることが困難であった。
本実施形態は、終端抵抗のトリミングを可能とし、ODT回路の特性を向上させることが可能な半導体装置とそのトリミング方法を提供する。
本実施形態の半導体装置は、外部接続端子に接続された第1、第2の終端回路を有し、少なくとも前記第1の終端回路は、前記外部接続端子に並列接続された第1、第2の抵抗と、前記第1の抵抗と第1の電源端との間に接続された第1導電型の複数の第1のトランジスタと、前記第2の抵抗と第2の電源端との間に接続された第2導電型の複数の第2のトランジスタと、を具備し、前記第1、第2の抵抗のばらつき範囲が第1の範囲である場合、前記第1の終端回路のみを駆動し、前記第1、第2の抵抗のばらつき範囲が第2の範囲である場合、前記第1、第2の終端回路を駆動することを特徴とする。
終端回路は、例えば入出力ピンと電源端との間、及び入出力ピンと接地との間にそれぞれ抵抗が接続される。ODT回路は、入出力ピンと電源端との間、及び入出力ピンと接地との間にそれぞれMOSトランジスタと金属配線が接続され、MOSトランジスタの抵抗と金属配線の配線抵抗により終端抵抗が構成される。MOSトランジスタは、ODT回路のオン/オフ制御に用いられる。ODT回路は、仕様で規定された抵抗値を満たす必要がある。
しかし、MOSトランジスタと配線抵抗で作られるODT回路の合成抵抗は、プロセスや、温度条件により、仕様で規定された抵抗範囲を超えてしまう場合がある。終端抵抗の仕様を満たすには、少なくともプロセス起因の揺らぎ成分をトリミングする必要がある。このトリミングは、単純に抵抗の合成値を合わせるだけでは困難であり、MOSトランジスタの抵抗値と、金属配線の抵抗値とを3:2以上に保持する必要がある。また、ODT回路の金属配線の抵抗値の比率を上げることにより、容易にI−V特性の直線性を向上させることができるが、回路サイズとピンの容量が大きくなるという課題がある。
以下、本実施形態について、図面を参照して説明する。
図1は、本実施形態に係るODT回路10を示している。本実施形態に係る金属配線の抵抗値のトリミングは、基本的に金属配線の抵抗値を引き下げることにより、抵抗値を調整する。このため、本実施形態の場合、図1に示すように、外部接続端子としての例えば1つの入出力ピン(以下、IOピンと称す)11に、3つのテブナン(Thevenin)終端回路(以下、単に終端回路と称す)12、13、14が接続される。
これら3つの終端回路12、13、14は、それぞれ例えば4個のPチャネルMOSトランジスタ(以下、PMOSトランジスタと称す)P1、P2、P3、P4と、4個のNチャネルMOSトランジスタ(以下、NMOSトランジスタと称す)N1、N2、N3、N4と、2個の抵抗R1、R2を備える。抵抗R1、R2は、例えば最下層の金属配線(M0)を用いて構成されている。
3つの終端回路12、13、14は、同一構成であるため、終端回路12についてその構成を説明する。
PMOSトランジスタP1、P2、P3、P4の電流通路の各一端は、電源VDDが供給される電源ノードに接続され、各他端は、抵抗R1の一端に接続されている。この抵抗R1の他端は、IOピン11に接続されている。
PMOSトランジスタP1、P2、P3、P4は、チャネル幅が本半導体装置に適用されるPMOSトランジスタのチャネル幅より、2倍(×2)、4倍(×4)、8倍(×8)、16倍(×16)に設定されている。
NMOSトランジスタN1、N2、N3、N4は、チャネル幅が本半導体装置に適用されるNMOSトランジスタのチャネル幅より、2倍(×2)、4倍(×4)、8倍(×8)、16倍(×16)に設定されている。
抵抗R2の一端は、IOピン11に接続され、他端は、NMOSトランジスタN1、N2、N3、N4を介して接地されている。
PMOSトランジスタP1、P2、P3、P4と、NMOSトランジスタN1、N2、N3、N4は、後述するように、例えばROM内に記憶されたトリミングデータにより制御される。これらPMOSトランジスタP1〜P4、NMOSトランジスタN1〜N4は、それぞれチャネル幅が相違しているため、抵抗値もそれぞれ相違している。このため、トリミングデータによってこれらPMOSトランジスタP1〜P4、NMOSトランジスタN1〜N4が選択されることにより、選択されたトランジスタと抵抗R1、R2の合成抵抗値が変化する。これにより、所要の終端抵抗値が設定される。
また、前述したように、ODT回路は、MOSトランジスタの抵抗値と、金属配線の抵抗値とを3:2以上で維持する必要がある。
一方、上記3つの終端回路12、13、14は、それぞれメイン、第1サブ、第2サブとして機能する。以下、終端回路12、13、14を、それぞれメイン12、第1サブ13、第2サブ14とも言う。
上記のように、メイン12、第1サブ13、第2サブ14は、回路構成は同じであるが、トリミングデータにより、回路寸法が変化される。金属配線M0の抵抗値がプロセスのばらつきにより、仕様で規定された値から例えば−35%〜+35%の範囲で変化した場合において、−35%〜−10%の範囲は、メイン12が駆動され、−10%〜10%の範囲は、メイン12と第1サブ13が駆動され、10%〜35%の範囲は、メイン12、第1サブ13、及び第2サブ14が同時に駆動されて配線抵抗がトリミングされる。
図2は、製造プロセスのばらつきと、それに伴う抵抗R1、R2としての金属配線M0の抵抗値と、PMOSトランジスタP1〜P4、NMOSトランジスタN1〜N4の抵抗値、及びこれらの合成抵抗値との関係を示している。
(1)金属配線M0の抵抗値のばらつきが−35%〜−10%までの範囲は、メイン12が駆動される。
例えば抵抗値のばらつきが−35%である場合、メイン12の金属配線R1、R2の並列抵抗値(M0)は、例えば180Ωである。この場合、メイン12のPMOSトランジスタP1〜P4、NMOSトランジスタN1〜N4がトリミングデータに基づき選択的に駆動され、これらトランジスタの抵抗値が120Ωとなるように制御される。このため、金属配線の抵抗値と、PMOSトランジスタP1〜P4及びNMOSトランジスタN1〜N4の抵抗値の合成値は、180Ω+120Ω=300Ωとなる。
この状態において、PMOSトランジスタP1〜P4及びNMOSトランジスタN1〜N4の抵抗値と金属配線M0の抵抗値の比率は、3:2以上に保持されている。
(2)金属配線M0の抵抗値のばらつきが−10%〜10%の範囲は、メイン12及び第1サブ13が駆動される。
例えば抵抗値のばらつきが−10%である場合、メイン12の金属配線R1、R2の並列抵抗値(M0)は、例えば249Ωである。この場合、メイン12のPMOSトランジスタP1〜P4、NMOSトランジスタN1〜N4がトリミングデータに基づき選択的に駆動され、これらトランジスタの抵抗値が166Ωとなるように制御される。
さらに、第1サブ13の金属配線R1、R2の並列抵抗値(M0)が648Ωである場合、第1サブ13のPMOSトランジスタP1〜P4、NMOSトランジスタN1〜N4がトリミングデータに基づき選択的に駆動され、これらトランジスタの抵抗値が432Ωとなるように制御される。
このため、メイン12及び第1サブ13の金属配線の抵抗値と、PMOSトランジスタP1〜P4及びNMOSトランジスタN1〜N4の抵抗値の合成値は、それぞれ416Ω、1080Ωであり、これらの並列合成抵抗は、1/(1/416+1/1080)=300Ωとなる。
この状態において、メイン12、第1サブ13のPMOSトランジスタP1〜P4及びNMOSトランジスタN1〜N4の抵抗値と金属配線M0の抵抗値の比率は、3:2以上に保持されている。
(3)金属配線M0の抵抗値のばらつきが10%〜35%の範囲は、メイン12、第1サブ13、及び第2サブ14が同時に駆動されて配線抵抗がトリミングされる。
例えば抵抗値のばらつきが15%である場合、メイン12の金属配線R1、R2の並列抵抗値(M0)は、例えば319Ωである。この場合、メイン12のPMOSトランジスタP1〜P4、NMOSトランジスタN1〜N4がトリミングデータに基づき選択的に駆動され、これらトランジスタの抵抗値が212Ωとなるように制御される。
また、第1サブ13の金属配線R1、R2の並列抵抗値(M0)が828Ωである場合、第1サブ13のPMOSトランジスタP1〜P4、NMOSトランジスタN1〜N4がトリミングデータに基づき選択的に駆動され、これらトランジスタの抵抗値が552Ωとなるように制御される。
さらに、第2サブ14の金属配線R1、R2の並列抵抗値(M0)が828Ωである場合、第2サブ14のPMOSトランジスタP1〜P4、NMOSトランジスタN1〜N4がトリミングデータに基づき選択的に駆動され、これらトランジスタの抵抗値が552Ωとなるように制御される。
このため、メイン12、第1サブ13、及び第2サブ14の金属配線の抵抗値と、PMOSトランジスタP1〜P4及びNMOSトランジスタN1〜N4の抵抗値の合成値は、それぞれ531Ω、1380Ω、1380Ωであり、これらの並列合成抵抗は、1/(1/531+1/1380+1/1380)=300Ωとなる。
この状態において、メイン12、第1サブ13、第2サブ14のPMOSトランジスタP1〜P4及びNMOSトランジスタN1〜N4の抵抗値と金属配線M0の抵抗値の比率は、3:2以上に保持されている。
上記説明は、代表的に、抵抗値のばらつきが、−35%、−10%、15%の場合について説明したが、他のばらつきにおいても、金属配線の抵抗値と、PMOSトランジスタP1〜P4及びNMOSトランジスタN1〜N4の抵抗値の合成値が300Ωとなるように、トリミングされる。
上記実施形態によれば、外部接続端子としての入出力ピン11に、3つの終端回路12、13、14を接続し、各終端回路12、13、14は、複数のPMOSトランジスタP1〜P4と、NMOSトランジスタN1〜N4と、抵抗R1、R2とにより構成され、抵抗R1、R2のプロセスのばらつきに応じたトリミングデータに基づき、PMOSトランジスタP1〜P4と、NMOSトランジスタN1〜N4を制御し、PMOSトランジスタP1〜P4と、NMOSトランジスタN1〜N4と抵抗R1、R2との合成抵抗値を、仕様で定められた抵抗値に設定している。このため、終端抵抗としての抵抗R1、R2の抵抗値が製造プロセスの変動により変化した場合においても、適性にトリミングすることができ、ODT回路の特性を向上させることができる。
しかも、上記実施形態は、PMOSトランジスタP1〜P4と、NMOSトランジスタN1〜N4の抵抗ちと、抵抗R1、R2の抵抗値の比を、3:2以上に保持することができる。このため、回路サイズとピンの容量の増大を抑えて、ODT回路10におけるI−V特性の直線性を向上させることができる。
尚、本実施形態において、第1サブ13又は第2サブ14のみを駆動したり、第1サブ13及び第2サブ14のみを駆動したり、メイン12及び第2サブ14のみの組み合わせで駆動することはない。
また、本実施形態に係る金属配線M0の抵抗値のトリミングは、メイン12、第1サブ13、第2サブ14の動作を上記のように制御することにより、3つの抵抗R1及びR2の並列接続を制御し、抵抗値を下げる動作である。このため、金属配線M0の抵抗値を上げるトリミングは、本実施形態には含まれない。この理由は、抵抗値を加算する時、スイッチングトランジスタのオン抵抗をゼロにできないからである。金属配線M0の抵抗値を上げるトリミングは、確実に回路サイズが増大し、IOピンの容量が増加する。しかし、本実施形態の回路の場合、トランジスタの抵抗値と金属配線M0の抵抗値の比率を3:2以上に保持して、トランジスタのサイズの増大を抑制することが可能である。
また、図1に示すメイン12、第1サブ13、第2サブ14の構成は一例であり、これに限定されるものではない。金属配線M0の抵抗値のプロセスばらつきが少なく、仕様で定められた規定値の範囲内である場合、第2サブ14は、省略することが可能である。
さらに、メイン12、第1サブ13、第2サブ14は、4つのPMOSトランジスタ、4つのNMOSトランジスタにより構成しているが、トランジスタの数は、これに限定されるものではない。
また、図1において、メイン12、第1サブ13、第2サブ14は、それぞれ2つの抵抗R1、R2と、4個のPMOSトランジスタ及び4個のNMOSトランジスタにより構成した。しかし、これに限定されるものではなく、例えば、メイン12は、図1に示す構成とし、第1サブ13、第2サブ14は、それぞれ例えば2つの抵抗R1、R2と、1個のPMOSトランジスタ、及び1個のNMOSトランジスタにより構成することも可能である。
図3は、本実施形態が適用されるNANDフラッシュメモリの一例を示している。
NANDフラッシュメモリ20は、論理制御部21、制御部22、メモリセルアレイ23、ロウアドレスバッファ24、ロウデコーダ25、センスアンプ26、データレジスタ27、カラムデコーダ28、カラムアドレスバッファ29、電圧発生回路30、入出力(I/O)制御部31、コマンドレジスタ32、アドレスレジスタ33、ステータスレジスタ34、ODT回路35、レディ・ビジー(R/B)回路36を有している。
図示せぬコントローラから出力されるチップイネーブル信号/CE0_0、コマンド・ラッチ・イネーブル信号CLE、アドレス・ラッチ・イネーブル信号ALE、ライト・イネーブル信号/WE、リード・イネーブル信号RE、/RE、ライト・プロテクト信号/WP、クロック信号DQS0、/DQS0は、論理制御部21に供給される。コントローラから出力されるコマンド、アドレス、及びデータは、データバスDB00を構成する信号線DQ0〜DQ7を介してI/O制御部31に供給される。さらに、I/O制御部31にも、クロック信号DQS0、/DQS0が供給される。
論理制御部21は、入力された信号に従って、制御部22、I/O制御部31を制御する。コマンドレジスタ32は、I/O制御部31から出力されたコマンドを保持する。アドレスレジスタ33は、I/O制御部31から出力されたアドレスを保持する。
制御部22は、コマンドレジスタ32に保持されたコマンドに従って、ロウデコーダ25、センスアンプ26、データレジスタ27、カラムデコーダ28、電圧発生回路30、R/B回路36を制御し、データの書き込み、読み出し、消去等を制御する。
R/B回路36は、制御部22の出力信号に応じて、レディ・ビジー信号RBを出力する。
電圧発生回路30は、制御部22の指示に従って書き込み電圧、読み出し電圧、消去電圧等を生成し、これらの電圧をメモリセルアレイ23、ロウデコーダ25、センスアンプ26に供給する。
電圧発生回路30は、制御部22の指示に従って書き込み電圧、読み出し電圧、消去電圧等を生成し、これらの電圧をメモリセルアレイ23、ロウデコーダ25、センスアンプ26に供給する。
メモリセルアレイ23は、図示せぬ複数のNANDストリングを有している。各NANDストリングは、第1、第2の選択トランジスタと複数のメモリセルが直列接続されて構成されている。第1の選択トランジスタは、ビット線に接続され、第2の選択トランジスタはソース線に接続されている。第1、第2の選択トランジスタのゲート電極は第1、第2の選択線に接続され、各メモリセルの制御ゲート電極は、それぞれワード線に接続されている。また、ビット線のそれぞれは、センスアンプ26に接続される。
ロウアドレスバッファ24、カラムアドレスバッファ29は、アドレスレジスタ33に保持されたロウアドレス、カラムアドレスをそれぞれ保持する。ロウデコーダ25は、ロウアドレスバッファに保持されたロウアドレスをデコードし、メモリセルアレイ23の第1、第2の選択線、及びワード線を選択する。
カラムデコーダ28は、カラムアドレスバッファに保持されたカラムアドレスをデコードし、メモリセルアレイ23のビット線を選択する。
データレジスタ27は、データの書き込み時、I/O制御部31から供給されたデータをセンスアンプ26に供給する。また、データの読み出し時、選択されたビット線からセンスアンプ26により検出されたデータを保持し、I/O制御部31に供給する。
センスアンプ26は、データの書き込み時、データレジスタ27に保持されたデータを選択されたメモリセルに書き込む。また、データの読み出し時、ビット線を介して選択されたメモリセルからデータを読み出す。
ステータスレジスタ34は、制御部22から出力されるデータの書き込み、読み出し、消去が、例えば正常終了したかどうかなどのステータスデータを保持する。ステータスレジスタ34に保持されたステータスデータは、I/O制御部31、データバスDB00、コントローラ13を介してホストデバイス14に供給される。
本実施形態に係るODT回路10は、データバスDB00を構成するデータ線DQ0〜DQ7のそれぞれや、/RE、RE、DQS、/DQSなど、高速に動作する信号線に接続される。図3は、説明の便宜上、データ線DQ0に接続されたODT回路10のみを示している。
ODT回路10を構成するPMOSトランジスタP1〜P4、及びNMOSトランジスタN1〜N4は、制御部22により制御される。
さらに、NANDフラッシュメモリ20が形成されたチップ内には、図2に示すODT回路10と同一構成の図示せぬレプリカODT回路が設けられている。このレプリカ回路がテスタによりテストされ、チップ毎にトリミングされる。すなわち、チップ毎に、プロセスのばらつきの範囲が測定され、金属配線M0の抵抗値が、−35%〜−10%の範囲であるか、−10%〜10%の範囲であるか、10%〜35%の範囲であるかが判別される。この判別結果に基づき、抵抗R1、R2のトリミングデータ、すなわち、PMOSトランジスタP1〜P4、及びNMOSトランジスタN1〜N4の制御信号が、メイン12、第1サブ13、及び第2サブ14毎に決定される。この決定されたトリミングデータは、各チップ内のROMに記憶される。このROMは、例えばメモリセルアレイ23内の特定の領域に設けられる。このROMに記憶されたトリミングデータは、NANDフラッシュメモリの起動時に読み出され、このトリミングデータに従って各ODT回路10のPMOSトランジスタP1〜P4、及びNMOSトランジスタN1〜N4が制御され、抵抗値が設定される。
尚、上記実施形態は、ODT回路10をNANDフラッシュメモリ20に適用した場合について説明した。しかし、本実施形態は、NANDフラッシュメモリに限定されるものではなく、例えばダイナミックRAM等、その他の半導体装置に適用することも可能である。
その他、本発明は上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記各実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
10…ODT回路、11…入出力ピン、12…終端回路(メイン)、13…終端回路(第1サブ)、14…終端回路(第2サブ)、R1、R2…抵抗(金属配線M0)、P1〜P4…PMOSトランジスタ、N1〜N4…NMOSトランジスタ。
Claims (6)
- 外部接続端子に接続された第1、第2の終端回路を有し、
少なくとも前記第1の終端回路は、前記外部接続端子に並列接続された第1、第2の抵抗と、前記第1の抵抗と第1の電源端との間に接続された第1導電型の複数の第1のトランジスタと、前記第2の抵抗と第2の電源端との間に接続された第2導電型の複数の第2のトランジスタと、を具備し、
前記第1、第2の抵抗のばらつき範囲が第1の範囲である場合、前記第1の終端回路を駆動し、前記第1、第2の抵抗のばらつき範囲が第2の範囲である場合、前記第1、第2の終端回路を駆動し、
前記外部接続端子に接続された第3の終端回路をさらに具備し、
前記第1、第2の抵抗のばらつき範囲が第3の範囲である場合、前記第1、第2、第3の終端回路を駆動し、
第2、第3の終端回路は、前記第1の終端回路と同一の構成であり、
複数の前記第1のトランジスタと複数の前記第2のトランジスタの抵抗値と、前記第1、第2の抵抗値の比は、3:2以上に設定されていることを特徴とする半導体装置。 - 外部接続端子に接続された第1、第2の終端回路を有し、
少なくとも前記第1の終端回路は、前記外部接続端子に並列接続された第1、第2の抵抗と、前記第1の抵抗と第1の電源端との間に接続された第1導電型の複数の第1のトランジスタと、前記第2の抵抗と第2の電源端との間に接続された第2導電型の複数の第2のトランジスタと、を具備し、
前記第1、第2の抵抗のばらつき範囲が第1の範囲である場合、前記第1の終端回路を駆動し、前記第1、第2の抵抗のばらつき範囲が第2の範囲である場合、前記第1、第2の終端回路を駆動することを特徴とする半導体装置。 - 前記外部接続端子に接続された第3の終端回路をさらに具備し、
前記第1、第2の抵抗のばらつき範囲が第3の範囲である場合、前記第1、第2、第3の終端回路を駆動することを特徴とする請求項2記載の半導体装置。 - 前記第2、第3の終端回路は、前記第1、第2の抵抗と、前記第1の抵抗と前記第1の電源端との間に接続された第1導電型の第3のトランジスタと、前記第2の抵抗と前記第2の電源端との間に接続された第2導電型の第4のトランジスタとを具備することを特徴とする請求項3記載の半導体装置。
- 複数の前記第1のトランジスタと複数の前記第2のトランジスタの抵抗値と、前記第1、第2の抵抗値の比は、3:2以上に設定されていることを特徴とする請求項2乃至4のいずれかに記載の半導体装置。
- 外部接続端子に接続された第1、第2の終端回路を有し、
少なくとも前記第1の終端回路は、前記外部接続端子に並列接続された第1、第2の抵抗と、前記第1の抵抗と第1の電源端との間に接続された第1導電型の複数の第1のトランジスタと、前記第2の抵抗と第2の電源端との間に接続された第2導電型の複数の第2のトランジスタと、を具備し、
前記第1、第2の抵抗のばらつき範囲が第1の範囲である場合、前記第1の終端回路のみを駆動し、前記第1、第2の抵抗のばらつき範囲が第2の範囲である場合、前記第1、第2の終端回路を駆動することを特徴とする半導体装置のトリミング方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013060655A JP2014187162A (ja) | 2013-03-22 | 2013-03-22 | 半導体装置とそのトリミング方法 |
US14/017,289 US20140285231A1 (en) | 2013-03-22 | 2013-09-03 | Semiconductor device and trimming method for the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013060655A JP2014187162A (ja) | 2013-03-22 | 2013-03-22 | 半導体装置とそのトリミング方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014187162A true JP2014187162A (ja) | 2014-10-02 |
Family
ID=51568711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013060655A Pending JP2014187162A (ja) | 2013-03-22 | 2013-03-22 | 半導体装置とそのトリミング方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20140285231A1 (ja) |
JP (1) | JP2014187162A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016537862A (ja) * | 2013-10-17 | 2016-12-01 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 強化された信頼性及び密度を有する較正出力ドライバ |
WO2020196173A1 (ja) * | 2019-03-22 | 2020-10-01 | ローム株式会社 | 半導体集積回路 |
US11295794B2 (en) | 2018-09-13 | 2022-04-05 | Kioxia Corporation | Memory system, control method, and non-transitory computer readable medium |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9083330B2 (en) * | 2013-10-17 | 2015-07-14 | Qualcomm Incorporated | Output driver with slew rate calibration |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006129421A (ja) * | 2004-11-01 | 2006-05-18 | Hynix Semiconductor Inc | オンダイターミネーション回路を備えた半導体メモリ素子 |
JP2006203405A (ja) * | 2005-01-19 | 2006-08-03 | Elpida Memory Inc | 半導体装置の出力回路及びこれを備える半導体装置、並びに、出力回路の特性調整方法 |
JP2006332276A (ja) * | 2005-05-25 | 2006-12-07 | Elpida Memory Inc | 終端回路、および終端回路を備える半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100506976B1 (ko) * | 2003-01-03 | 2005-08-09 | 삼성전자주식회사 | 온다이 터미네이션 회로를 가지는 동기 반도체 메모리 장치 |
JP4201128B2 (ja) * | 2003-07-15 | 2008-12-24 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
US7389194B2 (en) * | 2005-07-06 | 2008-06-17 | Rambus Inc. | Driver calibration methods and circuits |
KR20100043971A (ko) * | 2008-10-21 | 2010-04-29 | 삼성전자주식회사 | 출력신호의 전압 스윙을 조절할 수 있는 출력 회로, 이를 포함하는 반도체 장치, 및 반도체 장치들을 포함하는 통신 시스템 |
US7940079B2 (en) * | 2009-03-27 | 2011-05-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits and methods for providing impedance of driver to drive data |
US8760188B2 (en) * | 2011-06-30 | 2014-06-24 | Silicon Image, Inc. | Configurable multi-dimensional driver and receiver |
US9048824B2 (en) * | 2012-12-12 | 2015-06-02 | Intel Corporation | Programmable equalization with compensated impedance |
-
2013
- 2013-03-22 JP JP2013060655A patent/JP2014187162A/ja active Pending
- 2013-09-03 US US14/017,289 patent/US20140285231A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006129421A (ja) * | 2004-11-01 | 2006-05-18 | Hynix Semiconductor Inc | オンダイターミネーション回路を備えた半導体メモリ素子 |
JP2006203405A (ja) * | 2005-01-19 | 2006-08-03 | Elpida Memory Inc | 半導体装置の出力回路及びこれを備える半導体装置、並びに、出力回路の特性調整方法 |
JP2006332276A (ja) * | 2005-05-25 | 2006-12-07 | Elpida Memory Inc | 終端回路、および終端回路を備える半導体装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016537862A (ja) * | 2013-10-17 | 2016-12-01 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 強化された信頼性及び密度を有する較正出力ドライバ |
US11295794B2 (en) | 2018-09-13 | 2022-04-05 | Kioxia Corporation | Memory system, control method, and non-transitory computer readable medium |
WO2020196173A1 (ja) * | 2019-03-22 | 2020-10-01 | ローム株式会社 | 半導体集積回路 |
US11463085B2 (en) | 2019-03-22 | 2022-10-04 | Rohm Co., Ltd. | Semiconductor integrated circuit |
JP7407796B2 (ja) | 2019-03-22 | 2024-01-04 | ローム株式会社 | 半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
US20140285231A1 (en) | 2014-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI581570B (zh) | Quasi-shift circuit and semiconductor device | |
US9368189B2 (en) | Semiconductor device including output circuit constituted of plural unit buffer circuits in which impedance thereof are adjustable | |
TWI550608B (zh) | 存取基於電阻式儲存元件之記憶體胞元陣列之技術 | |
JP6434344B2 (ja) | 半導体装置 | |
JPWO2012176452A1 (ja) | 半導体記憶装置 | |
TWI633547B (zh) | 可變電阻元件之方法及裝置 | |
US10515697B1 (en) | Apparatuses and methods to control operations performed on resistive memory cells | |
JP2014102867A (ja) | 半導体記憶装置及びその制御方法 | |
JPWO2010147029A1 (ja) | 半導体デバイス | |
JP2020102286A (ja) | 半導体記憶装置 | |
JPWO2007142137A1 (ja) | Mramにおける電流終端回路 | |
US9218859B2 (en) | Semiconductor memory device | |
JP2014187162A (ja) | 半導体装置とそのトリミング方法 | |
US9208830B2 (en) | Semiconductor memory device | |
KR100854908B1 (ko) | 반도체 메모리 소자의 셀 어레이 및 이의 동작 방법 | |
TW201530542A (zh) | 基於電阻比之記憶體胞元 | |
WO2013031126A1 (ja) | 読み出し回路およびこれを用いた不揮発性メモリ | |
JP5150932B2 (ja) | 半導体記憶装置 | |
JP2013013059A (ja) | 再構成可能な論理装置 | |
US20140269107A1 (en) | Semiconductor device, semiconductor memory device and method of controlling the same | |
TWI718180B (zh) | 工作於多重低電壓且不降低效能的靜態隨機存取記憶體 | |
JPWO2013128854A1 (ja) | 不揮発性半導体記憶装置 | |
JP2012185870A (ja) | 半導体記憶装置 | |
US20150016205A1 (en) | Semiconductor circuit | |
JP2014182861A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150616 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151020 |