JP2006129421A - オンダイターミネーション回路を備えた半導体メモリ素子 - Google Patents
オンダイターミネーション回路を備えた半導体メモリ素子 Download PDFInfo
- Publication number
- JP2006129421A JP2006129421A JP2005069855A JP2005069855A JP2006129421A JP 2006129421 A JP2006129421 A JP 2006129421A JP 2005069855 A JP2005069855 A JP 2005069855A JP 2005069855 A JP2005069855 A JP 2005069855A JP 2006129421 A JP2006129421 A JP 2006129421A
- Authority
- JP
- Japan
- Prior art keywords
- pull
- control signal
- output
- inverter
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017545—Coupling arrangements; Impedance matching circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0278—Arrangements for impedance matching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dram (AREA)
- Logic Circuits (AREA)
- Static Random-Access Memory (AREA)
- Electronic Switches (AREA)
Abstract
半導体メモリにおいて、製造条件、電圧、温度の変動に関係なく、安定した有効ターミネーション抵抗値及びプルアップ/プルダウン経路抵抗値との間の不整合を安定化できるオンダイターミネーション回路を提供する。
【解決手段】
EMRSの設定値を復号化し復号出力信号を出力する復号化手段と、ODT出力信号を出力する出力ノードに並列接続され異なるターミネーション抵抗値を有する複数の出力駆動部を含むODT出力駆動手段と、復号化手段の復号出力信号に応答して前記複数の出力駆動部をターンオン/ターンオフさせるための複数の制御信号を生成する制御信号生成手段とを備えてなる。
【選択図】図4
Description
次いで、制御信号生成部200は、復号化部100の復号出力信号S0、S1、S2に応答して、プルアップ制御信号ODT_PU<1>、ODT_PU<2>、プルダウン制御信号ODT_PD<1>、ODT_PD<2>をアクティブすることによって、ターンオンされる出力駆動部の数を選定して、ターミネーション抵抗値を決定する。
200 制御信号生成部
300 出力駆動部
Claims (15)
- EMRSの設定値を復号化し復号出力信号を出力する復号化手段と、
ODT出力信号を出力する出力ノードに並列接続され異なるターミネーション抵抗値を有する複数の出力駆動部を含む出力駆動手段と、
前記復号化手段の復号出力信号に応答して前記複数の出力駆動部をターンオン/ターンオフさせるための複数の制御信号を生成する制御信号生成手段と
を備えてなるオンダイターミネーション回路。 - 前記出力駆動部が、
前記制御信号に応答して前記出力ノードをプルアップ駆動するためのプルアップ駆動部と、
前記制御信号に応答して前記出力ノードをプルダウン駆動するためのプルダウン駆動部とを含む
ことを特徴とする請求項1に記載のオンダイターミネーション回路。 - 前記プルアップ駆動部及びプルダウン駆動部は、いずれもがPMOSトランジスタ及びNMOSトランジスタを使用して構成される
ことを特徴とする請求項2に記載のオンダイターミネーション回路。 - 前記複数の制御信号は、プルアップ制御信号及びプルダウン制御信号を含んでおり、
前記プルアップ駆動部が、
前記プルアップ制御信号をゲート入力とし、第1電源電圧に自分のソース端が接続された第1ないし第3PMOSトランジスタと、
前記第1ないし第3PMOSトランジスタの共通接続されたドレイン端と前記出力ノードとの間に配置されたプルアップ抵抗と、
前記プルダウン制御信号をゲート入力とし、前記第1電源電圧に自分のドレイン端が接続され、前記共通接続されたドレイン端に自分のソース端が接続された第1NMOSトランジスタとを含む
ことを特徴とする請求項3に記載のオンダイターミネーション回路。 - 前記プルダウン駆動部が、
前記プルダウン制御信号をゲート入力とし、第2電源電圧に自分のソース端が接続された第2ないし第4NMOSトランジスタと、
前記第2ないし第4NMOSトランジスタの共通接続されたドレイン端と前記出力ノードとの間に配置されたプルダウン抵抗と、
前記プルアップ制御信号をゲート入力とし、前記第2電源電圧に自分のドレイン端が接続され、前記第2ないし第4NMOSトランジスタの共通接続されたドレイン端に自分のソース端が接続された第4PMOSトランジスタとを含む
ことを特徴とする請求項4に記載のオンダイターミネーション回路。 - 前記復号化手段は、第1ないし第3の復号出力信号を出力するものであり、
前記制御信号生成手段が、
前記復号化手段の前記第1または第3の復号出力信号がアクティブレベルを呈するときに、第1プルアップ制御信号及び第1プルダウン制御信号をアクティブレベルにする第1制御信号生成部と、
前記復号化手段の前記第2または第3の復号出力信号がアクティブレベルを呈するときに、第2プルアップ制御信号及び第2プルダウン制御信号をアクティブレベルにする第2制御信号生成部とを含む
ことを特徴とする請求項5に記載のオンダイターミネーション回路。 - 前記第1制御信号生成部が、
前記第1復号出力信号を反転させるための第1インバータと、
前記第1インバータの出力信号と前記第1復号出力信号とを入力とする第1NANDゲートと、
前記第3復号出力信号を反転させるための第2インバータと、
前記第1NANDゲートと前記第2インバータとの出力信号を入力される第2NANDゲートと、
前記第2NANDゲートの出力信号を反転させ、前記第1プルアップ制御信号を出力するための第3インバータと、
前記第2NANDゲートの出力信号を遅延させ、前記第1プルダウン制御信号を出力するための第1インバータチェーンとを含む
ことを特徴とする請求項6に記載のオンダイターミネーション回路。 - 前記第2制御信号生成部が、
前記第2及び第3復号出力信号を入力される第1NORゲートと、
前記第1NORゲートの出力信号を反転させるための第4インバータと、
前記第4インバータの出力信号を反転させ、前記第2プルアップ制御信号を出力するための第5インバータと、
前記第4インバータの出力信号を遅延させ、前記第2プルダウン制御信号を出力するための第2インバータチェーンとを含む
ことを特徴とする請求項7に記載のオンダイターミネーション回路。 - EMRS値を復号化し復号出力信号を出力する復号化手段と、
相互に異なるタイプのMOSトランジスタを有し、プルアップ制御信号及びプルダウン制御信号に応答してODT出力信号を出力する出力ノードをプルアップ駆動するプルアップ駆動部と、相互に異なるタイプのMOSトランジスタを有し、プルダウン制御信号及びプルアップ制御信号に応答して前記出力ノードをプルダウン駆動するプルダウン駆動部とを有する複数の出力駆動部を含む出力駆動手段と、
前記復号化手段の復号出力信号に応答し、前記出力駆動部をターンオン/ターンオフさせるための複数のプルアップ及びプルダウン制御信号を生成する制御信号生成手段と
を備えてなるオンダイターミネーション回路を備えた半導体メモリ素子。 - 前記プルアップ駆動部及び前記プルダウン駆動部を、PMOSトランジスタ及びNMOSトランジスタ、すなわち、互いに異なるタイプのMOSトランジスタの両者を使用して構成した
ことを特徴とする請求項9に記載のオンダイターミネーション回路を備えた半導体メモリ素子。 - 前記複数の制御信号は、プルアップ制御信号及びプルダウン制御信号を含んでおり、
前記プルアップ駆動部が、
前記プルアップ制御信号をゲート入力とし、第1電源電圧に自分のソース端が接続された第1ないし第3のPMOSトランジスタと、
前記第1ないし第3のPMOSトランジスタの共通接続されたドレイン端と前記出力ノードとの間に配置されたプルアップ抵抗と、
前記プルダウン制御信号をゲート入力とし、前記第1電源電圧に自分のドレイン端が接続され、前記共通接続されたドレイン端に自分のソース端が接続された第1NMOSトランジスタとを含む
ことを特徴とする請求項10に記載のオンダイターミネーション回路を備えた半導体メモリ素子。 - 前記プルダウン駆動部が、
前記プルダウン制御信号をゲート入力とし、第2電源電圧に自分のソース端が接続された第2ないし第4のNMOSトランジスタと、
前記第2ないし第4のNMOSトランジスタの共通接続されたドレイン端と前記出力ノードとの間に配置されたプルダウン抵抗と、
前記プルアップ制御信号をゲート入力とし、前記第2電源電圧に自分のドレイン端が接続され、前記第2ないし第4のNMOSトランジスタの共通接続されたドレイン端に自分のソース端が接続された第4PMOSトランジスタとを含む
ことを特徴とする請求項11に記載のオンダイターミネーション回路を備えた半導体メモリ素子。 - 前記復号化手段は、第1ないし第3の復号出力信号を出力するものであり、
前記制御信号生成手段が、
前記復号化手段の前記第1または第3の復号出力信号がアクティブレベルを呈するときに、第1プルアップ制御信号及び第1プルダウン制御信号をアクティブレベルにする第1制御信号生成部と、
前記復号化手段の前記第2または第3の復号出力信号がアクティブレベルを呈するときに、第2プルアップ制御信号及び第2プルダウン制御信号をアクティブれべるにする第2制御信号生成部とを含む
ことを特徴とする請求項12に記載のオンダイターミネーション回路を備えた半導体メモリ素子。 - 前記第1制御信号生成部が、
前記第1復号出力信号を反転させるための第1インバータと、
前記第1インバータの出力信号と前記第1復号出力信号とを入力とする第1NANDゲートと、
前記第3復号出力信号を反転させるための第2インバータと、
前記第1NANDゲートと前記第2インバータとの出力信号を入力とする第2NANDゲートと、
前記第2NANDゲートの出力信号を反転させ、前記第1プルアップ制御信号を出力するための第3インバータと、
前記第2NANDゲートの出力信号を遅延させ、前記第1プルダウン制御信号に出力するための第1インバータチェーンとを含む
ことを特徴とする請求項13に記載のオンダイターミネーション回路を備えた半導体メモリ素子。 - 前記第2制御信号生成部が、
前記第2及び第3復号出力信号を入力とする第1NORゲートと、
前記第1NORゲートの出力信号を反転させるための第4インバータと、
前記第4インバータの出力信号を反転させ、前記第2プルアップ制御信号を出力するための第5インバータと、
前記第4インバータの出力信号を遅延させ、前記第2プルダウン制御信号を出力するための第2インバータチェーンとを含む
ことを特徴とする請求項14に記載のオンダイターミネーション回路を備えた半導体メモリ素子。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2004-087875 | 2004-11-01 | ||
KR1020040087875A KR100670699B1 (ko) | 2004-11-01 | 2004-11-01 | 온 다이 터미네이션 회로를 갖는 반도체메모리소자 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006129421A true JP2006129421A (ja) | 2006-05-18 |
JP4819378B2 JP4819378B2 (ja) | 2011-11-24 |
Family
ID=36201971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005069855A Expired - Fee Related JP4819378B2 (ja) | 2004-11-01 | 2005-03-11 | オンダイターミネーション回路を備えた半導体メモリ素子 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7282955B2 (ja) |
JP (1) | JP4819378B2 (ja) |
KR (1) | KR100670699B1 (ja) |
CN (1) | CN100481255C (ja) |
DE (1) | DE102005029874B4 (ja) |
TW (1) | TWI254944B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010182393A (ja) * | 2009-02-03 | 2010-08-19 | Hynix Semiconductor Inc | プリドライバ及びこれを用いた出力ドライバ回路 |
JP2014182861A (ja) * | 2013-03-20 | 2014-09-29 | Toshiba Corp | 半導体記憶装置 |
JP2014187162A (ja) * | 2013-03-22 | 2014-10-02 | Toshiba Corp | 半導体装置とそのトリミング方法 |
JP7438157B2 (ja) | 2021-03-02 | 2024-02-26 | 東芝三菱電機産業システム株式会社 | 故障検出装置、故障検出方法及び半導体スイッチ装置 |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4086757B2 (ja) * | 2003-10-23 | 2008-05-14 | Necエレクトロニクス株式会社 | 半導体集積回路の入出力インターフェース回路 |
US7020818B2 (en) * | 2004-03-08 | 2006-03-28 | Intel Corporation | Method and apparatus for PVT controller for programmable on die termination |
US7389194B2 (en) * | 2005-07-06 | 2008-06-17 | Rambus Inc. | Driver calibration methods and circuits |
KR100738961B1 (ko) * | 2006-02-22 | 2007-07-12 | 주식회사 하이닉스반도체 | 반도체 메모리의 출력 드라이빙 장치 |
KR100744004B1 (ko) | 2006-06-30 | 2007-07-30 | 주식회사 하이닉스반도체 | 온 다이 터미네이션 회로를 구비하는 반도체메모리소자 및그의 구동방법 |
KR100844932B1 (ko) * | 2006-09-27 | 2008-07-10 | 주식회사 하이닉스반도체 | 온 다이 터미네이션 회로를 갖는 반도체메모리소자 |
KR100900083B1 (ko) * | 2007-07-25 | 2009-06-01 | 고려대학교 산학협력단 | 복수의 트랜지스터 저항을 이용한 전류원 |
US7764082B2 (en) * | 2007-11-20 | 2010-07-27 | Montage Technology Group Limited | On-die termination circuit |
KR100940854B1 (ko) * | 2008-09-10 | 2010-02-09 | 주식회사 하이닉스반도체 | 데이터 출력 장치 및 이를 포함하는 반도체 메모리 장치 |
EP2396885B1 (en) | 2009-02-12 | 2013-11-06 | MOSAID Technologies Incorporated | Termination circuit for on-die termination |
US7843213B1 (en) * | 2009-05-21 | 2010-11-30 | Nanya Technology Corp. | Signal termination scheme for high speed memory modules |
KR101009348B1 (ko) * | 2009-07-01 | 2011-01-19 | 주식회사 하이닉스반도체 | 반도체 장치 |
KR101168337B1 (ko) * | 2010-07-08 | 2012-07-24 | 에스케이하이닉스 주식회사 | 데이터 출력 임피던스를 조절할 수 있는 집적회로 및 데이터 출력 임피던스 조절방법 |
CN102136838A (zh) * | 2010-12-16 | 2011-07-27 | 苏州华芯微电子股份有限公司 | 一种上拉电阻电路结构 |
TWI503821B (zh) * | 2012-07-09 | 2015-10-11 | Faraday Tech Corp | 靜態隨機存取記憶裝置及其位元線電壓控制電路 |
US9218859B2 (en) * | 2013-03-20 | 2015-12-22 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
KR102185284B1 (ko) | 2013-12-12 | 2020-12-01 | 삼성전자 주식회사 | 온 다이 터미네이션 저항들의 부정합을 보상하는 버퍼 회로, 반도체 장치 반도체 장치의 동작방법 |
KR20160085007A (ko) | 2015-01-07 | 2016-07-15 | 삼성전자주식회사 | 반도체 장치 |
US20170255412A1 (en) * | 2016-03-04 | 2017-09-07 | Intel Corporation | Techniques for Command Based On Die Termination |
US9998123B2 (en) * | 2016-05-31 | 2018-06-12 | SK Hynix Inc. | Impedance calibration device for semiconductor device |
KR102646905B1 (ko) * | 2016-07-21 | 2024-03-12 | 삼성전자주식회사 | 온 다이 터미네이션 회로, 이를 구비하는 메모리 장치 및 메모리 시스템 |
CN106356089B (zh) * | 2016-08-31 | 2019-05-17 | 西安紫光国芯半导体有限公司 | 一种减小电源网络电阻影响的ddr2 dram odt结构 |
US10425260B2 (en) | 2017-08-07 | 2019-09-24 | Micron Technology, Inc. | Multi-level signaling in memory with wide system interface |
US10447512B2 (en) | 2017-08-07 | 2019-10-15 | Micron Technology, Inc. | Channel equalization for multi-level signaling |
US10277435B2 (en) | 2017-08-07 | 2019-04-30 | Micron Technology, Inc. | Method to vertically align multi-level cells |
US10530617B2 (en) | 2017-08-07 | 2020-01-07 | Micron Technology, Inc. | Programmable channel equalization for multi-level signaling |
US10403337B2 (en) | 2017-08-07 | 2019-09-03 | Micron Technology, Inc. | Output driver for multi-level signaling |
US11114171B2 (en) | 2017-11-08 | 2021-09-07 | Samsung Electronics Co., Ltd. | Non-volatile memory device |
KR102491576B1 (ko) * | 2017-11-08 | 2023-01-25 | 삼성전자주식회사 | 비휘발성 메모리 장치 |
KR102526256B1 (ko) * | 2018-03-06 | 2023-04-28 | 에스케이하이닉스 주식회사 | 데이터 출력 버퍼 |
US10128842B1 (en) | 2018-03-23 | 2018-11-13 | Micron Technology, Inc. | Output impedance calibration for signaling |
KR20210077976A (ko) * | 2019-12-18 | 2021-06-28 | 에스케이하이닉스 주식회사 | 임피던스 조정회로 및 이를 포함하는 반도체 장치 |
CN112088406B (zh) * | 2020-08-06 | 2023-10-03 | 长江存储科技有限责任公司 | 用于三维存储器的多管芯峰值功率管理 |
WO2022165791A1 (en) | 2021-02-07 | 2022-08-11 | Yangtze Memory Technologies Co., Ltd. | Peak power management for multi-die operations |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10224201A (ja) * | 1997-02-03 | 1998-08-21 | Fujitsu Ltd | 半導体集積回路装置 |
JP2003133943A (ja) * | 2001-10-29 | 2003-05-09 | Elpida Memory Inc | 入出力回路と基準電圧生成回路及び半導体集積回路 |
JP2003143002A (ja) * | 2001-11-01 | 2003-05-16 | Mitsubishi Electric Corp | 抵抗可変器 |
JP2004096759A (ja) * | 2002-09-02 | 2004-03-25 | Hynix Semiconductor Inc | 抵抗補正回路 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2724104B2 (ja) * | 1994-02-04 | 1998-03-09 | 川崎製鉄株式会社 | プログラマブル入力回路 |
JPH08335871A (ja) * | 1995-06-07 | 1996-12-17 | Matsushita Electron Corp | 半導体装置 |
ATE259804T1 (de) | 1998-11-27 | 2004-03-15 | Neurosearch As | 8-azabicyclo(3.2.1)okt-2-en- und -oktanderivate |
US6249142B1 (en) | 1999-12-20 | 2001-06-19 | Intel Corporation | Dynamically terminated bus |
KR100429870B1 (ko) * | 2001-02-14 | 2004-05-03 | 삼성전자주식회사 | Pvt 변화와 출력단자의 부하 커패시턴스의 변화에 의한슬루율 변화를 최소화할 수 있는 출력버퍼 회로 |
US6424170B1 (en) | 2001-05-18 | 2002-07-23 | Intel Corporation | Apparatus and method for linear on-die termination in an open drain bus architecture system |
KR100422451B1 (ko) * | 2002-05-24 | 2004-03-11 | 삼성전자주식회사 | 온-다이 터미네이션 제어방법 및 그에 따른 제어회로 |
US6807650B2 (en) | 2002-06-03 | 2004-10-19 | International Business Machines Corporation | DDR-II driver impedance adjustment control algorithm and interface circuits |
KR100448901B1 (ko) | 2002-08-23 | 2004-09-16 | 삼성전자주식회사 | 종결 회로를 갖는 반도체 집적 회로의 레이아웃 |
KR100464437B1 (ko) | 2002-11-20 | 2004-12-31 | 삼성전자주식회사 | 온칩 dc 전류 소모를 최소화할 수 있는 odt 회로와odt 방법 및 이를 구비하는 메모리장치를 채용하는메모리 시스템 |
KR100882117B1 (ko) * | 2002-12-23 | 2009-02-05 | 주식회사 하이닉스반도체 | 온 다이 터미네이션 회로 |
KR100506976B1 (ko) | 2003-01-03 | 2005-08-09 | 삼성전자주식회사 | 온다이 터미네이션 회로를 가지는 동기 반도체 메모리 장치 |
KR100532426B1 (ko) | 2003-03-25 | 2005-11-30 | 삼성전자주식회사 | 온-칩 터미네이션 저항의 미스매치를 보상할 수 있는반도체 장치 |
KR100543211B1 (ko) * | 2003-04-29 | 2006-01-20 | 주식회사 하이닉스반도체 | 온 디램 터미네이션 저항 조정 회로 및 그 방법 |
KR100558489B1 (ko) | 2003-09-02 | 2006-03-07 | 삼성전자주식회사 | 반도체 장치의 온 다이 터미네이션 회로 및 방법 |
KR100729916B1 (ko) * | 2004-04-08 | 2007-06-18 | 주식회사 하이닉스반도체 | 온 다이 터미네이션 회로 |
JP4887607B2 (ja) * | 2004-08-30 | 2012-02-29 | 富士通株式会社 | 抵抗値補償方法、抵抗値補償機能を有する回路、回路の抵抗値試験方法,抵抗値補償プログラム及び回路の抵抗値試験プログラム |
-
2004
- 2004-11-01 KR KR1020040087875A patent/KR100670699B1/ko not_active IP Right Cessation
- 2004-12-28 TW TW093140854A patent/TWI254944B/zh not_active IP Right Cessation
-
2005
- 2005-03-01 US US11/070,367 patent/US7282955B2/en active Active
- 2005-03-11 JP JP2005069855A patent/JP4819378B2/ja not_active Expired - Fee Related
- 2005-05-23 CN CNB200510071910XA patent/CN100481255C/zh not_active Expired - Fee Related
- 2005-06-27 DE DE102005029874A patent/DE102005029874B4/de not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10224201A (ja) * | 1997-02-03 | 1998-08-21 | Fujitsu Ltd | 半導体集積回路装置 |
JP2003133943A (ja) * | 2001-10-29 | 2003-05-09 | Elpida Memory Inc | 入出力回路と基準電圧生成回路及び半導体集積回路 |
JP2003143002A (ja) * | 2001-11-01 | 2003-05-16 | Mitsubishi Electric Corp | 抵抗可変器 |
JP2004096759A (ja) * | 2002-09-02 | 2004-03-25 | Hynix Semiconductor Inc | 抵抗補正回路 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010182393A (ja) * | 2009-02-03 | 2010-08-19 | Hynix Semiconductor Inc | プリドライバ及びこれを用いた出力ドライバ回路 |
JP2014182861A (ja) * | 2013-03-20 | 2014-09-29 | Toshiba Corp | 半導体記憶装置 |
JP2014187162A (ja) * | 2013-03-22 | 2014-10-02 | Toshiba Corp | 半導体装置とそのトリミング方法 |
JP7438157B2 (ja) | 2021-03-02 | 2024-02-26 | 東芝三菱電機産業システム株式会社 | 故障検出装置、故障検出方法及び半導体スイッチ装置 |
Also Published As
Publication number | Publication date |
---|---|
TW200615964A (en) | 2006-05-16 |
CN1770322A (zh) | 2006-05-10 |
DE102005029874A1 (de) | 2006-05-04 |
CN100481255C (zh) | 2009-04-22 |
US20060091901A1 (en) | 2006-05-04 |
KR20060038745A (ko) | 2006-05-04 |
TWI254944B (en) | 2006-05-11 |
JP4819378B2 (ja) | 2011-11-24 |
US7282955B2 (en) | 2007-10-16 |
DE102005029874B4 (de) | 2013-10-17 |
KR100670699B1 (ko) | 2007-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4819378B2 (ja) | オンダイターミネーション回路を備えた半導体メモリ素子 | |
US8553471B2 (en) | Data output buffer and memory device | |
US6809546B2 (en) | On-chip termination apparatus in semiconductor integrated circuit, and method for controlling the same | |
US7495468B2 (en) | Semiconductor memory device with on die termination circuit | |
TWI395225B (zh) | 晶片內建終端裝置之校準電路 | |
TWI391942B (zh) | 晶片內建終端裝置及包含該晶片內建終端裝置的半導體記憶裝置 | |
US20110128038A1 (en) | Impedance adjusting device | |
JP2011103638A (ja) | 電流消耗を減らす構造を有する半導体装置及びそのターミネーション方法 | |
US7576560B2 (en) | Apparatus for measuring on-die termination (ODT) resistance and semiconductor memory device having the same | |
JP2006129423A (ja) | オンダイターミネーション回路を備えた半導体メモリ装置 | |
US7208973B2 (en) | On die termination circuit | |
JP2007012245A (ja) | 半導体メモリ装置 | |
US8476937B2 (en) | Input buffer circuit capable of adjusting variation in skew | |
US9325534B2 (en) | Configurable differential to single ended IO | |
US7573289B2 (en) | Impedance matching circuit and semiconductor memory device with the same | |
KR100605601B1 (ko) | 스위칭 노이즈를 감소시킨 온다이 터미네이션 회로를구비한 반도체 메모리 장치 | |
KR20110111218A (ko) | 온-다이 터미네이션 회로, 데이터 출력 버퍼 및 반도체 메모리 장치 | |
US8922240B2 (en) | Termination circuit | |
US9859869B1 (en) | Output circuit using calibration circuit, and semiconductor device and system including the same | |
US8004314B2 (en) | Semiconductor device | |
US20050046442A1 (en) | Input termination circuits and methods for terminating inputs | |
KR20110131368A (ko) | 반도체 장치 | |
TWI590247B (zh) | 驅動電路 | |
KR20060038234A (ko) | 온-다이 터미네이션 회로를 구비하는 반도체메모리소자 | |
KR101008992B1 (ko) | 코드출력회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110714 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110901 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |