TWI590247B - 驅動電路 - Google Patents

驅動電路 Download PDF

Info

Publication number
TWI590247B
TWI590247B TW104128071A TW104128071A TWI590247B TW I590247 B TWI590247 B TW I590247B TW 104128071 A TW104128071 A TW 104128071A TW 104128071 A TW104128071 A TW 104128071A TW I590247 B TWI590247 B TW I590247B
Authority
TW
Taiwan
Prior art keywords
resistive memory
output
resistor
resistance value
driver
Prior art date
Application number
TW104128071A
Other languages
English (en)
Other versions
TW201709205A (zh
Inventor
盧嘉謦
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW104128071A priority Critical patent/TWI590247B/zh
Priority to CN201510670216.3A priority patent/CN106486157B/zh
Priority to US15/156,921 priority patent/US9697893B2/en
Publication of TW201709205A publication Critical patent/TW201709205A/zh
Application granted granted Critical
Publication of TWI590247B publication Critical patent/TWI590247B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Description

驅動電路
本發明為一種驅動電路，特別是具有可調電阻值的終端電阻的驅動電路。
近年來，移動式個人電子設備逐漸流行化，智慧型手機、數位相機、筆記型電腦與消費型電子產品等的大量使用，亦使得具備有低耗能及長時間記憶能力的記憶體之需求量提高；因此，非揮發性記憶體的使用量將大幅成長。非揮發性記憶體是記憶體中的一類，其最主要的特色是當外加電源關閉後，其記憶體中的資訊儲存內容並不會因此而消失，可以如同硬碟一般，當成資訊儲存元件來使用。
一般的電阻式記憶體是由一個可經由施加不同電壓或電流而改變電阻之記憶元件及一個電晶體(1T1R)所組成。記憶元件的結構主要為金屬-絕緣體-金屬元件(metal-insulator-metal，MIM)，目前具有此可變電阻特性之絕緣層所使用的材料可見有，呈鈣鈦礦結構的氧化物(perovskite oxides)及過渡金屬氧化物(transition metal oxides)等。透過對具有可變電阻特性之絕緣層施加不同的電壓來改變絕緣體的電阻值，來達到寫入(write；set)或拭除(erase；reset)的功能，並利用不同的電阻來對應不同的資料。讀取資料時，則是給予一小偏壓來讀取其電流值，而相對的高低阻值則可當作不同的 邏輯資料。
隨著電子裝置的運作速度增加，在記憶體裝置與控制器之間作為介面之信號的頻率增加，以最小化傳輸信號所需之延遲時間。也因為如此，外部雜訊之影響增大，而且可能造成反射信號回傳給記憶體裝置，造成存取記憶體發生錯誤。因此，為了降低反射信號造成的影響，終端電阻便被應用來吸收反射信號以減少可能的干擾或雜訊。
此外，應用於電腦或各種電子裝置的各式匯流排傳輸系統，例如通用序列匯流排(USB)、快速周邊元件連接介面匯流排(PCI Express)以及序列式進階技術附加匯流排(Seria Advanced Technology Attachment，SATA)等的傳輸速度也隨之增加，因此設置於該傳輸系統上的高速收發器(high speed transceiver)中，便需要終端電阻(termination resistor)來實現傳輸線(transmission line)的阻抗匹配，用以避免因阻抗不匹配所導致的回輸損耗(Return Loss)，進而降低傳輸信號的失真。
本發明的一實施例提供一種驅動電路，該驅動電路耦接至一輸入/輸出墊。該驅動電路包括一輸出驅動器、一第一終端電阻、一第二終端電阻以及一監控電路。輸出驅動器，透過該輸入/輸出墊輸出一輸出資料。第一終端電阻與一第二終端電阻，耦接該輸出驅動器與該輸入/輸出墊間的一節點。監控電路，監控流經該第一終端電阻的一第一電流，並根據該第一電流調整第一終端電阻以及第二終端電阻的電阻值。
在本發明的一實施方式中，該第一終端電阻以及第二終端電阻皆包括具有一固定電阻值的一電阻以及一電阻式記憶體。
10‧‧‧記憶胞
11‧‧‧MIM元件
30、40‧‧‧晶片外驅動器電路
31‧‧‧接觸墊
32‧‧‧拉升驅動器
33‧‧‧拉降驅動器
34‧‧‧緩衝器
41‧‧‧輸入/輸出墊
42、43‧‧‧反相器
51、61、81‧‧‧輸出驅動器
52、62、82‧‧‧接收器
53、63、83‧‧‧輸入/輸出墊
RODT1、85‧‧‧第一終端電阻
RODT2、86‧‧‧第二終端電阻
64‧‧‧監控電路
65‧‧‧第一電阻式記憶體
66‧‧‧第二電阻式記憶體
第1圖為一電阻式記憶體(resistive random access memory，RRAM)的一記憶胞(cell)的示意圖。
第2圖為一雙極性電阻式記憶體的電壓電阻變化示意圖。
第3圖為依據一晶片外驅動器電路(Off Chip Driver，OCD)的示意圖。
第4圖為另一種晶片外驅動器電路的示意圖。
第5圖為一具有終端電阻的一驅動電路的示意圖。
第6圖為一具有可調式終端電阻的一驅動電路的一實施例的示意圖。
第7圖是電阻式記憶體的控制信號的示意圖。
第8圖為一具有可調式終端電阻的一驅動電路的另一實施例的示意圖。
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之一較佳實施例的詳細說明中，將可清楚的呈現。以下實施例中所提到的方向用語，例如：上、下、左、右、前或後等，僅是參考附加圖式的方向。因此，使用的方向用語是用來說明並非用來限制本發明。
一般而言，終端電阻為具有固定阻值的一外部電 阻，而為避免終端電阻的電阻值可造成阻抗匹配的錯誤情況，因此需要一種可以適應性調整終端電阻的電阻值的設計，以避免阻抗匹配的錯誤。
因為電阻式記憶體可藉由施加的電壓脈衝或電流脈衝來調整其等效電阻值，因此本發明利用了電阻式記憶體實現終端電阻。
第1圖為一電阻式記憶體(resistive random access memory，RRAM)的一記憶胞(cell)的示意圖。記憶胞10包括電晶體T1以及一可變電阻元件，例如金屬-絕緣體-金屬元件(metal-insulator-metal，MIM)11。MIM元件11可透過端點N被施加一偏壓，改變該MIM元件11的電阻值。當該記憶胞10被讀取時，透過位元線送出一讀取電壓至該MIM元件11，並根據電流值的變化來判定記憶胞所儲存的資料的邏輯狀態為何。
第2圖為一雙極性電阻式記憶體的電壓電阻變化示意圖。在本實施例中，設定電壓Vset與重設電壓Vreset皆為正電壓，只是電壓方向不同。當電壓方向與設定電壓Vset相同，且由0逐漸增加，電阻式記憶體的電阻值變化如箭頭1所示。當電壓大於設定電壓Vset時，電阻式記憶體的的電阻值變化如箭頭2所示，由高阻值RH轉變為低阻值RL。此時，設定電壓Vset即便降低為0，電阻式記憶體的的電阻值仍會維持在低阻值RL，如箭頭3所示。此時，若施加一個反向的電壓，電阻式記憶體的電阻值變化如箭頭4所示。此時電阻式記憶體的電阻值維持在低阻值RL，直到電壓大於重設電壓Vreset。當電壓大於重設電壓Vreset時，電阻式記憶體的電阻值變化如箭頭5所示，迅 速由低阻值RL轉變為高阻值RH。之後若電壓逐漸變小，電阻式記憶體的電阻值仍會維持在高阻值RH，如箭頭6所示。
由第2圖的說明可以看出雙極性電阻式記憶體的電阻值的變化是與電壓變化有關。雖然第2圖是以雙極性電阻式記憶體為例說明，但同樣的單極性電阻式記憶體也有類似的特徵，在此不贅述。透過第2圖的說明可以發現施加的電壓不同可以改變雙極性電阻式記憶體的電阻值，且利用這個特性，將終端電阻以電阻式記憶體實現，則可設計出可調整電阻值的終端電阻。
一般終端電阻多會設計在電腦或電子裝置的主機板上，當處理器傳送信號給執行中的記憶體(或記憶體區塊)時，同時也會傳送給待命中的記憶體，造成待命中的記憶體產生一反射信號給執行中的記憶體，因此造成信號干擾。因此為了解決這個問題，將終端電阻設計在記憶體內成了一個有效地處理方式。
此外，一般記憶體的驅動電路設計在記憶體的外部，且因為信號傳遞的關係，容易造成信號的波形不完整。因此為解決這個問題，本發明利用了晶片外驅動器(off-chip driver，OCD)來解決這個問題。晶片外驅動器的作用在於調整I/O驅動電路電壓，補償上升與下降訊號阻抗，減少DQ與DQS訊號偏移，以改進訊號完整性。
第3圖為依據一晶片外驅動器電路(Off Chip Driver，OCD)的示意圖。如圖所示，晶片外驅動器電路30包含一拉升驅動器(pull-up driver，PU)32，其是由耦接至VCC之P 型場效電晶體(PFET)所組成，以及一拉降驅動器(pull-down driver，PD)33，其是由串接於拉升驅動器32以及接地端之間的N型場效電晶體(NFET)所組成。拉升驅動器32與拉降驅動器33間之節點會輸出一輸出電壓V，並且該輸出電壓耦接至緩衝器34與接觸墊31。
第4圖為另一種晶片外驅動器電路的示意圖。晶片外驅動器電路40耦接至輸入/輸出墊41。晶片外驅動器電路40包括P型金氧半場效電晶體(p-channel metal oxide semiconductor field effect transistor，簡稱PMOS電晶體)PM1，N型金氧半場效電晶體(n-channel metal oxide semiconductor field effect transistor，簡稱NMOS電晶體)NM1，反相器42以及反相器43。驅動信號PU和PD分別通過反相器42和43傳送給PMOS電晶體PM1以及NMOS電晶體NM1。透過驅動信號PU將輸入/輸出墊41的電壓DQS拉高至電源電壓VDDQ，或透過驅動信號PD與驅動信號PU將輸入/輸出墊41的電壓DQS拉低至接地電壓。
第5圖為一具有終端電阻的一驅動電路的示意圖。在本實施例中，驅動電路為一記憶體模組的一輸入/輸出端的驅動電路。驅動電路包括了輸出驅動器51、接收器52、輸入/輸出墊53、第一終端電阻RODT1以及第二終端電阻RODT2。在一實施例中，輸出驅動器51可能如第3圖或第4圖所示的晶片外驅動器電路。
輸出驅動器51耦接輸入/輸出墊53，用以輸出資料。輸入/輸出墊53同時耦接接收器52，以接收外部輸入的資 料。第一終端電阻RODT1以及第二終端電阻RODT2以串接的方式耦接在電位VDDQ與VSSQ之間，並根據驅動電路的電路特性設定第一終端電阻RODT1以及第二終端電阻RODT2的電阻值。在本實施例中，第一終端電阻RODT1以及第二終端電阻RODT2的電阻值是在電子裝置開機或出廠時就會設定好，且不能根據實際操作狀況做適應性的調整。
第6圖為一具有可調式終端電阻的一驅動電路的一實施例的示意圖。在本實施例中，驅動電路為一記憶體模組的一輸入/輸出端的驅動電路，但本發明不以此為限。本驅動電路可適用在任何資料傳輸電路或界面驅動電路。驅動電路包括了輸出驅動器61、接收器62、輸入/輸出墊63、第一終端電阻RODT1、第二終端電阻RODT2、監控電路64、第一電阻式記憶體65以及第二電阻式記憶體66。在一實施例中，輸出驅動器61可能如第3圖或第4圖所示的晶片外驅動器電路。
輸出驅動器61耦接輸入/輸出墊63，用以輸出資料。輸入/輸出墊63同時耦接接收器62，以接收外部輸入的資料。第一終端電阻RODT1以及第二終端電阻RODT2以串接的方式耦接在電位VDDQ與VSSQ之間，並根據驅動電路的電路特性設定第一終端電阻RODT1以及第二終端電阻RODT2的電阻值。在本實施例中，第一終端電阻RODT1以及第二終端電阻RODT2的電阻值是在電子裝置開機或出廠時就會設定好，且不能根據實際操作狀況做適應性的調整。因此本實施例中將第一電阻式記憶體65與第一終端電阻RODT1並聯，第二電阻式記憶體66與第二終端電阻RODT2並聯，並透過監控電路64來調整第 一電阻式記憶體65以及第二電阻式記憶體66的電阻值。
在本實施例中，第一電阻式記憶體65與第一終端電阻RODT1形成一等效的第一終端電阻，第二電阻式記憶體66與第二終端電阻RODT2形成一等效的第二終端電阻。監控電路64監控流經第一終端電阻RODT1的電流，並根據該電流調整第一電阻式記憶體65以及第二電阻式記憶體66的電阻值。在本實施例中，監控電路64可控制第一電晶體T1與第二電晶體T2的導通程度與導通時間，以調整記憶元件MIM1與MIM2的電阻值。
如前述電阻式記憶體的原理，電阻式記憶體會因為施加的電壓脈衝改變其電阻值，此外施加的電壓脈衝的時間必需大於一預定時間。請參考第7圖。第7圖是電阻式記憶體的控制信號的示意圖。要注意的是本實施例只是舉例說明，並非用以將本發明限制於此。假設控制信號S1是用以將電阻式記憶體由高阻態轉變為低阻態所需的電壓脈衝。電阻式記憶體的電阻值變化如第2圖的箭頭1所示。因為施加的電壓脈衝的長度至少要20ns，因此可將控制信號S1的電壓脈衝改以控制信號S2的4個電壓脈衝實現。每一個控制信號S2的電壓脈衝都會細微地改變電阻式記憶體的電阻值。因此監控電路64可透過如控制信號S2的方式控制電晶體T1與T2，以達到調整電阻式記憶體的電阻值的目的。換言之，監控電路64輸出的控制信號包括複數個電壓脈衝信號，且電阻式記憶元件的電阻值會因為該電晶體接收到的電壓脈衝信號的數量而被改變。
第8圖為一具有可調式終端電阻的一驅動電路的另一實施例的示意圖。在本實施例中，驅動電路為一記憶體模 組的一輸入/輸出端的驅動電路，但本發明不以此為限。本驅動電路可適用在任何資料傳輸電路或界面驅動電路。驅動電路包括了輸出驅動器81、接收器82、輸入/輸出墊83、監控電路84、第一終端電阻85以及第二終端電阻86。在一實施例中，輸出驅動器81為第3圖或第4圖所示的晶片外驅動器電路。
輸出驅動器81耦接輸入/輸出墊83，用以輸出資料。輸入/輸出墊83同時耦接接收器82，以接收外部輸入的資料。監控電路64監控流經第一終端電阻85的一第一電流，並根據該第一電流調整第一終端電阻85以及第二終端電阻86的電阻值。在本實施例中，第一終端電阻85包括一固定阻值的電阻元件以及一電阻式記憶體單元，如第6圖的第一電阻式記憶體65或第二電阻式記憶體66。監控電路84可透過控制信號調整電阻式記憶體的電阻值，使得第一終端電阻85的電阻值被改變。同樣地，第二終端電阻86具有相同於第一終端電阻85的結構，且可被監控電路64控制並調整第二終端電阻86的電阻值。
在本發明中利用電阻式記憶體的可調變電阻值的特性，以達到類似可變電阻的作用，但習知之可變電阻並非本發明所要涵蓋的部分。此外傳統的可變電阻的控制必須要靠手動調整或是利用額外的控制器調整可變電阻的電阻值。傳統的方式中，控制器必需先得到對應的電阻值的控制信號才能改變可變電阻的電阻值。或是，控制器需要先感測流經可變電阻之電流大小，再對應地調整可變電阻的阻值。而本案利用電阻式記憶體的特性，只需透過改變流經電阻式記憶體的電流，即可改變電阻式記憶體的電阻值。傳統的可變電阻並無法透過流經 可變電阻的電流改變其電阻值。
惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。另外本發明的任一實施例或申請專利範圍不須達成本發明所揭露之全部目的或優點或特點。此外，摘要部分和標題僅是用來輔助專利文件搜尋之用，並非用來限制本發明之權利範圍。
51‧‧‧輸出驅動器
52‧‧‧接收器
53‧‧‧輸入/輸出墊
RODT1‧‧‧第一終端電阻
RODT2‧‧‧第二終端電阻

Claims (7)

  1. 一種驅動電路，耦接至一輸入/輸出墊，包括：一輸出驅動器，透過該輸入/輸出墊輸出一輸出資料；一第一終端電阻與一第二終端電阻，耦接該輸出驅動器與該輸入/輸出墊間的一節點；以及一監控電路，監控流經該第一終端電阻的一第一電流，並根據該第一電流調整該第一終端電阻以及該第二終端電阻的電阻值；其中，該第一終端電阻與該第二終端電阻中至少一者包括具有一固定電阻值的一電阻以及一電阻式記憶體，且該電阻與該電阻式記憶體並聯。
  2. 如申請專利範圍第1項所述之驅動電路，其中該電阻式記憶體包括一電阻式記憶元件與一電晶體，該監控電路透過輸出一控制信號至該電晶體以調整該電阻式記憶元件的一電阻值。
  3. 如申請專利範圍第2項所述之驅動電路，其中該控制信號包括複數個電壓脈衝信號，且該電阻式記憶元件的電阻值會因為該電晶體接收到的電壓脈衝信號的數量而被改變。
  4. 如申請專利範圍第2項所述之驅動電路，其中該電阻式記憶元件為一金屬-絕緣體-金屬元件(metal-insulator-metal，MIM)。
  5. 如申請專利範圍第1項所述之驅動電路，更包括一接收器，耦接該節點，以接收由該輸入/輸出墊輸入之一輸入資料。
  6. 如申請專利範圍第1項所述之驅動電路，其中該輸出驅動器 為一晶片外驅動器電路。
  7. 如申請專利範圍第1項所述之驅動電路，其中該輸出驅動器包括一拉升驅動器與一拉降驅動器，分別受控於一拉升驅動信號與一拉降驅動信號，以控制該輸入/輸出墊的電壓。
TW104128071A 2015-08-27 2015-08-27 驅動電路 TWI590247B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW104128071A TWI590247B (zh) 2015-08-27 2015-08-27 驅動電路
CN201510670216.3A CN106486157B (zh) 2015-08-27 2015-10-13 驱动电路
US15/156,921 US9697893B2 (en) 2015-08-27 2016-05-17 Driving circuit with adjustable termination resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104128071A TWI590247B (zh) 2015-08-27 2015-08-27 驅動電路

Publications (2)

Publication Number Publication Date
TW201709205A TW201709205A (zh) 2017-03-01
TWI590247B true TWI590247B (zh) 2017-07-01

Family

ID=58096087

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104128071A TWI590247B (zh) 2015-08-27 2015-08-27 驅動電路

Country Status (3)

Country Link
US (1) US9697893B2 (zh)
CN (1) CN106486157B (zh)
TW (1) TWI590247B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11012074B1 (en) * 2020-01-08 2021-05-18 Nanya Technology Corporation Off chip driving circuit and signal compensation method

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3755338B2 (ja) * 1999-05-13 2006-03-15 株式会社日立製作所 無反射分岐バスシステム
US6329843B1 (en) * 1999-10-14 2001-12-11 Matsushita Electric Industrial Co., Ltd. Output driver with current compensation circuit for variation of common mode voltage
US7036055B2 (en) * 2002-12-31 2006-04-25 Intel Corporation Arrangements for self-measurement of I/O specifications
US7162375B2 (en) * 2005-02-04 2007-01-09 Tektronix, Inc. Differential termination and attenuator network for a measurement probe having an automated common mode termination voltage generator
TW200910373A (en) 2007-06-08 2009-03-01 Mosaid Technologies Inc Dynamic impedance control for input/output buffers
KR101806817B1 (ko) * 2010-10-20 2017-12-11 삼성전자주식회사 데이터 출력 버퍼 및 이를 포함하는 반도체 메모리 장치
KR20130003551A (ko) * 2011-06-30 2013-01-09 삼성전자주식회사 온 다이 터미네이션을 포함하는 반도체 메모리 장치, 메모리 콘트롤러, 메모리 시스템 및 온 다이 터미네이션 제어방법
US9105317B2 (en) 2012-01-13 2015-08-11 Samsung Electronics Co., Ltd. Memory system capable of calibrating output voltage level of semiconductor memory device and method of calibrating output voltage level of semiconductor memory device
KR101964261B1 (ko) 2012-05-17 2019-04-01 삼성전자주식회사 자기 메모리 장치
KR20140008745A (ko) 2012-07-11 2014-01-22 삼성전자주식회사 자기 메모리 장치
US9218859B2 (en) * 2013-03-20 2015-12-22 Kabushiki Kaisha Toshiba Semiconductor memory device
JP2014241057A (ja) * 2013-06-12 2014-12-25 ソニー株式会社 インターフェース制御回路、メモリシステム、および、インターフェース制御回路の制御方法

Also Published As

Publication number Publication date
CN106486157A (zh) 2017-03-08
CN106486157B (zh) 2019-03-08
US9697893B2 (en) 2017-07-04
US20170062047A1 (en) 2017-03-02
TW201709205A (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
US9998121B2 (en) Output buffer circuit and memory device including the same
US10523204B2 (en) Transmitter circuit and receiver circuit for operating under low voltage
US10134485B2 (en) Semiconductor devices for impedance calibration including systems and methods thereof
US8581649B2 (en) Semiconductor device and information processing system
US8766664B2 (en) Semiconductor device including output circuit constituted of plural unit buffer circuits in which impedance thereof are adjustable
US9294072B2 (en) Semiconductor device and method for adjusting impedance of output circuit
US8917131B2 (en) Slew rate modulation
TWI687049B (zh) 用於設置參考電壓的電路和包括該電路的半導體裝置
US10068633B2 (en) Semiconductor devices and integrated circuits including the same
US9647664B2 (en) Output driver, semiconductor apparatus, system, and computing system using the same
KR20180051705A (ko) 메모리 장치, 그것을 포함하는 메모리 시스템, 및 그것의 슬루 레이트 조정 방법
US20090003086A1 (en) Semiconductor memory device including output driver
US9859869B1 (en) Output circuit using calibration circuit, and semiconductor device and system including the same
KR20140071757A (ko) 반도체 메모리 장치 및 반도체 메모리의 동작을 위한 기준 전압 생성 방법
US10090288B2 (en) Semiconductor device and semiconductor system
US9413565B1 (en) Termination circuit, and interface circuit and system including the same
US8004314B2 (en) Semiconductor device
KR102609441B1 (ko) 데이터 전송 장치, 이를 포함하는 반도체 장치 및 시스템
TWI590247B (zh) 驅動電路
KR20190075329A (ko) 스트로브 신호 생성 회로 및 이를 포함하는 반도체 장치
TWI495265B (zh) 用於產生延遲行選擇信號的記憶裝置和信號延遲電路
US20110102024A1 (en) Data output circuit
US11514978B2 (en) Electronic devices mitigating degradation of MOS transistors
US11575365B2 (en) Input and output circuits and integrated circuits using the same
US10083726B2 (en) Input circuit and semiconductor device including the same