CN106486157A - 驱动电路 - Google Patents
驱动电路 Download PDFInfo
- Publication number
- CN106486157A CN106486157A CN201510670216.3A CN201510670216A CN106486157A CN 106486157 A CN106486157 A CN 106486157A CN 201510670216 A CN201510670216 A CN 201510670216A CN 106486157 A CN106486157 A CN 106486157A
- Authority
- CN
- China
- Prior art keywords
- resistance
- drive circuit
- terminal
- pad
- type memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012544 monitoring process Methods 0.000 claims abstract description 6
- 230000005611 electricity Effects 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 230000008859 change Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 16
- 230000005540 biological transmission Effects 0.000 description 9
- 230000005669 field effect Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910000314 transition metal oxide Inorganic materials 0.000 description 2
- 241001269238 Data Species 0.000 description 1
- 101150054675 MIM1 gene Proteins 0.000 description 1
- 101150096414 MIM2 gene Proteins 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 210000001367 artery Anatomy 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 210000003462 vein Anatomy 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0045—Read using current through the cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0078—Write using current through the cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2254—Calibration
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Logic Circuits (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
本发明的一实施例提供一种驱动电路，该驱动电路耦接至一输入/输出垫。该驱动电路包括一输出驱动器、一第一终端电阻、一第二终端电阻以及一监控电路。输出驱动器，通过该输入/输出垫输出一输出数据。第一终端电阻与一第二终端电阻，耦接该输出驱动器与该输入/输出垫间的一节点。监控电路，监控流经该第一终端电阻的一第一电流，并根据该第一电流调整第一终端电阻以及第二终端电阻的电阻值。
Description
技术领域
本发明为一种驱动电路，特别是具有可调电阻值的终端电阻的驱动电路。
背景技术
近年来，移动式个人电子设备逐渐流行化，智能手机、数码相机、笔记本电脑与消费型电子产品等的大量使用，亦使得具备有低耗能及长时间存储能力的存储器的需求量提高；因此，非挥发性存储器的使用量将大幅成长。非挥发性存储器是存储器中的一类，其最主要的特色是当外加电源关闭后，其存储器中的信息储存内容并不会因此而消失，可以如同硬盘一般，当成信息储存元件来使用。
一般的电阻式存储器是由一个可经由施加不同电压或电流而改变电阻的存储元件及一个晶体管(1T1R)所组成。存储元件的结构主要为金属-绝缘体-金属元件(metal-insulator-metal，MIM)，目前具有此可变电阻特性的绝缘层所使用的材料可见有，呈钙钛矿结构的氧化物(perovskite oxides)及过渡金属氧化物(transition metaloxides)等。通过对具有可变电阻特性的绝缘层施加不同的电压来改变绝缘体的电阻值，来达到写入(write；set)或擦除(erase；reset)的功能，并利用不同的电阻来对应不同的数据。读取数据时，则是给予一小偏压来读取其电流值，而相对的高低阻值则可当作不同的逻辑数据。
随着电子装置的运作速度增加，在存储器装置与控制器之间作为介面的信号的频率增加，以最小化传输信号所需的延迟时间。也因为如此，外部杂讯的影响增大，而且可能造成反射信号回传给存储器装置，造成存取存储器发生错误。因此，为了降低反射信号造成的影响，终端电阻便被应用来吸收反射信号以减少可能的干扰或杂讯。
此外，应用于电脑或各种电子装置的各式汇流排传输系统，例如通用序列汇流排(USB)、快速周边元件连接介面汇流排(PCI Express)以及序列式进阶技术附加汇流排(Seria Advanced Technology Attachment，SATA)等的传输速度也随之增加，因此设置于该传输系统上的高速收发器(high speed transceiver)中，便需要终端电阻(terminationresistor)来实现传输线(transmission line)的阻抗匹配，用以避免因阻抗不匹配所导致的回输损耗(Return Loss)，进而降低传输信号的失真。
发明内容
本发明的一实施例提供一种驱动电路，该驱动电路耦接至一输入/输出垫。该驱动电路包括一输出驱动器、一第一终端电阻、一第二终端电阻以及一监控电路。输出驱动器，通过该输入/输出垫输出一输出数据。第一终端电阻与一第二终端电阻，耦接该输出驱动器与该输入/输出垫间的一节点。监控电路，监控流经该第一终端电阻的一第一电流，并根据该第一电流调整第一终端电阻以及第二终端电阻的电阻值。
在本发明的一实施方式中，该第一终端电阻以及第二终端电阻皆包括具有一固定电阻值的一电阻以及一电阻式存储器。
附图说明
图1为一电阻式存储器(resistive random access memory，RRAM)的一存储胞(cell)的示意图。
图2为一双极性电阻式存储器的电压电阻变化示意图。
图3为依据一芯片外驱动器电路(Off Chip Driver，OCD)的示意图。
图4为另一种芯片外驱动器电路的示意图。
图5为一具有终端电阻的一驱动电路的示意图。
图6为一具有可调式终端电阻的一驱动电路的一实施例的示意图。
图7是电阻式存储器的控制信号的示意图。
图8为一具有可调式终端电阻的一驱动电路的另一实施例的示意图。
【符号说明】
10～存储胞；
11～MIM元件；
30、40～芯片外驱动器电路；
31～接触垫；
32～拉升驱动器；
33～拉降驱动器；
34～缓冲器；
41～输入/输出垫；
42、43～反相器；
51、61、81～输出驱动器；
52、62、82～接收器；
53、63、83～输入/输出垫；
RODT1、85～第一终端电阻；
RODT2、86～第二终端电阻；
64、84～监控电路；
65～第一电阻式存储器；
66～第二电阻式存储器。
具体实施方式
有关本发明的前述及其他技术内容、特点与功效，在以下配合参考图式的一较佳实施例的详细说明中，将可清楚的呈现。以下实施例中所提到的方向用语，例如：上、下、左、右、前或后等，仅是参考附加图式的方向。因此，使用的方向用语是用来说明并非用来限制本发明。
一般而言，终端电阻为具有固定阻值的一外部电阻，而为避免终端电阻的电阻值可造成阻抗匹配的错误情况，因此需要一种可以适应性调整终端电阻的电阻值的设计，以避免阻抗匹配的错误。
因为电阻式存储器可藉由施加的电压脉冲或电流脉冲来调整其等效电阻值，因此本发明利用了电阻式存储器实现终端电阻。
图1为一电阻式存储器(resistive random access memory，RRAM)的一存储胞(cell)的示意图。存储胞10包括晶体管T1以及一可变电阻元件，例如金属-绝缘体-金属元件(metal-insulator-metal，MIM)11。MIM元件11可通过端点N被施加一偏压，改变该MIM元件11的电阻值。当该存储胞10被读取时，通过位线送出一读取电压至该MIM元件11，并根据电流值的变化来判定存储胞所储存的数据的逻辑状态为何。
图2为一双极性电阻式存储器的电压电阻变化示意图。在本实施例中，设定电压Vset与重设电压Vreset皆为正电压，只是电压方向不同。当电压方向与设定电压Vset相同，且由0逐渐增加，电阻式存储器的电阻值变化如箭头1所示。当电压大于设定电压Vset时，电阻式存储器的的电阻值变化如箭头2所示，由高阻值RH转变为低阻值RL。此时，设定电压Vset即便降低为0，电阻式存储器的的电阻值仍会维持在低阻值RL，如箭头3所示。此时，若施加一个反向的电压，电阻式存储器的电阻值变化如箭头4所示。此时电阻式存储器的电阻值维持在低阻值RL，直到电压大于重设电压Vreset。当电压大于重设电压Vreset时，电阻式存储器的电阻值变化如箭头5所示，迅速由低阻值RL转变为高阻值RH。之后若电压逐渐变小，电阻式存储器的电阻值仍会维持在高阻值RH，如箭头6所示。
由对图2的说明可以看出双极性电阻式存储器的电阻值的变化是与电压变化有关。虽然图2是以双极性电阻式存储器为例说明，但同样的单极性电阻式存储器也有类似的特征，在此不赘述。通过对图2的说明可以发现，施加的电压不同可以改变双极性电阻式存储器的电阻值，且利用这个特性，将终端电阻以电阻式存储器实现，则可设计出可调整电阻值的终端电阻。
一般终端电阻多会设计在电脑或电子装置的主机板上，当处理器传送信号给执行中的存储器(或存储器区块)时，同时也会传送给待命中的存储器，造成待命中的存储器产生一反射信号给执行中的存储器，因此造成信号干扰。因此为了解决这个问题，将终端电阻设计在存储器内成了一个有效地处理方式。
此外，一般存储器的驱动电路设计在存储器的外部，且因为信号传递的关系，容易造成信号的波形不完整。因此为解决这个问题，本发明利用了芯片外驱动器(off-chipdriver，OCD)来解决这个问题。芯片外驱动器的作用在于调整I/O驱动电路电压，补偿上升与下降信号阻抗，减少DQ与DQS信号偏移，以改进信号完整性。
图3为依据一芯片外驱动器电路(Off Chip Driver，OCD)的示意图。如图所示，芯片外驱动器电路30包含一拉升驱动器(pull-up driver，PU)32，其是由耦接至VCC的P型场效晶体管(PFET)所组成，以及一拉降驱动器(pull-down driver，PD)33，其是由串接于拉升驱动器32以及接地端之间的N型场效晶体管(NFET)所组成。拉升驱动器32与拉降驱动器33间的节点会输出一输出电压V，并且该输出电压耦接至缓冲器34与接触垫31。
图4为另一种芯片外驱动器电路的示意图。芯片外驱动器电路40耦接至输入/输出垫41。芯片外驱动器电路40包括P型金氧半场效应晶体管(p-channel metal oxidesemiconductor field effect transistor，简称PMOS晶体管)PM1，N型金氧半场效应晶体管(n-channel metal oxide semiconductor field effect transistor，简称NMOS晶体管)NM1，反相器42以及反相器43。驱动信号PU和PD分别通过反相器42和43传送给PMOS晶体管PM1以及NMOS晶体管NM1。通过驱动信号PU将输入/输出垫41的电压DQS拉高至电源电压VDDQ，或通过驱动信号PD与驱动信号PU将输入/输出垫41的电压DQS拉低至接地电压。
图5为一具有终端电阻的一驱动电路的示意图。在本实施例中，驱动电路为一存储器模组的一输入/输出端的驱动电路。驱动电路包括了输出驱动器51、接收器52、输入/输出垫53、第一终端电阻RODT1以及第二终端电阻RODT2。在一实施例中，输出驱动器51可能如图3或图4所示的芯片外驱动器电路。
输出驱动器51耦接输入/输出垫53，用以输出数据。输入/输出垫53同时耦接接收器52，以接收外部输入的数据。第一终端电阻RODT1以及第二终端电阻RODT2以串接的方式耦接在电位VDDQ与VSSQ之间，并根据驱动电路的电路特性设定第一终端电阻RODT1以及第二终端电阻RODT2的电阻值。在本实施例中，第一终端电阻RODT1以及第二终端电阻RODT2的电阻值是在电子装置开机或出厂时就会设定好，且不能根据实际操作状况做适应性的调整。
图6为一具有可调式终端电阻的一驱动电路的一实施例的示意图。在本实施例中，驱动电路为一存储器模组的一输入/输出端的驱动电路，但本发明不以此为限。本驱动电路可适用在任何数据传输电路或界面驱动电路。驱动电路包括了输出驱动器61、接收器62、输入/输出垫63、第一终端电阻RODT1、第二终端电阻RODT2、监控电路64、第一电阻式存储器65以及第二电阻式存储器66。在一实施例中，输出驱动器61可能如图3或图4所示的芯片外驱动器电路。
输出驱动器61耦接输入/输出垫63，用以输出数据。输入/输出垫63同时耦接接收器62，以接收外部输入的数据。第一终端电阻RODT1以及第二终端电阻RODT2以串接的方式耦接在电位VDDQ与VSSQ之间，并根据驱动电路的电路特性设定第一终端电阻RODT1以及第二终端电阻RODT2的电阻值。在本实施例中，第一终端电阻RODT1以及第二终端电阻RODT2的电阻值是在电子装置开机或出厂时就会设定好，且不能根据实际操作状况做适应性调整的。因此本实施例中将第一电阻式存储器65与第一终端电阻RODT1并联，第二电阻式存储器66与第二终端电阻RODT2并联，并通过监控电路64来调整第一电阻式存储器65以及第二电阻式存储器66的电阻值。
在本实施例中，第一电阻式存储器65与第一终端电阻RODT1形成一等效的第一终端电阻，第二电阻式存储器66与第二终端电阻RODT2形成一等效的第二终端电阻。监控电路64监控流经第一终端电阻RODT1的电流，并根据该电流调整第一电阻式存储器65以及第二电阻式存储器66的电阻值。在本实施例中，监控电路64可控制第一晶体管T1与第二晶体管T2的导通程度与导通时间，以调整存储元件MIM1与MIM2的电阻值。
如前述电阻式存储器的原理，电阻式存储器会因为施加的电压脉冲改变其电阻值，此外施加的电压脉冲的时间必需大于一预定时间。请参考图7。图7是电阻式存储器的控制信号的示意图。要注意的是本实施例只是举例说明，并非用以将本发明限制于此。假设控制信号S1是用以将电阻式存储器由高阻态转变为低阻态所需的电压脉冲。电阻式存储器的电阻值变化如图2的箭头1所示。因为施加的电压脉冲的长度至少要20ns，因此可将控制信号S1的电压脉冲改以控制信号S2的4个电压脉冲实现。每一个控制信号S2的电压脉冲都会细微地改变电阻式存储器的电阻值。因此监控电路64可通过如控制信号S2的方式控制晶体管T1与T2，以达到调整电阻式存储器的电阻值的目的。换言之，监控电路64输出的控制信号包括多个电压脉冲信号，且电阻式存储元件的电阻值会因为该晶体管接收到的电压脉冲信号的数量而被改变。
图8为一具有可调式终端电阻的一驱动电路的另一实施例的示意图。在本实施例中，驱动电路为一存储器模组的一输入/输出端的驱动电路，但本发明不以此为限。本驱动电路可适用在任何数据传输电路或界面驱动电路。驱动电路包括了输出驱动器81、接收器82、输入/输出垫83、监控电路84、第一终端电阻85以及第二终端电阻86。在一实施例中，输出驱动器81为图3或图4所示的芯片外驱动器电路。
输出驱动器81耦接输入/输出垫83，用以输出数据。输入/输出垫83同时耦接接收器82，以接收外部输入的数据。监控电路84监控流经第一终端电阻85的一第一电流，并根据该第一电流调整第一终端电阻85以及第二终端电阻86的电阻值。在本实施例中，第一终端电阻85包括一固定阻值的电阻元件以及一电阻式存储器单元，如图6的第一电阻式存储器65或第二电阻式存储器66。监控电路84可通过控制信号调整电阻式存储器的电阻值，使得第一终端电阻85的电阻值被改变。同样地，第二终端电阻86具有相同于第一终端电阻85的结构，且可被监控电路84控制并调整第二终端电阻86的电阻值。
在本发明中，利用电阻式存储器的可调变电阻值的特性，以达到类似可变电阻的作用，但现有技术中的可变电阻并非本发明所要涵盖的部分。此外传统的可变电阻的控制必须要靠手动调整或是利用额外的控制器调整可变电阻的电阻值。传统的方式中，控制器必需先得到对应的电阻值的控制信号才能改变可变电阻的电阻值。或是，控制器需要先感测流经可变电阻的电流大小，再对应地调整可变电阻的阻值。而本发明利用电阻式存储器的特性，只需通过改变流经电阻式存储器的电流，即可改变电阻式存储器的电阻值。传统的可变电阻并无法通过流经可变电阻的电流改变其电阻值。
以上所述仅为本发明的较佳实施例而已，当不能以此限定本发明实施的范围，即但凡依本发明权利要求及说明书内容所作的简单的等效变化与修饰，皆仍属本发明专利涵盖的范围内。另外本发明的任一实施例或权利要求不须达成本发明所揭露的全部目的或优点或特点。此外，摘要部分和标题仅是用来辅助专利文件搜寻之用，并非用来限制本发明的权利范围。
Claims (9)
1.一种驱动电路，其特征在于，所述驱动电路耦接至一输入/输出垫，所述驱动电路包括：
一输出驱动器，通过所述输入/输出垫输出一输出数据；
一第一终端电阻与一第二终端电阻，耦接所述输出驱动器与所述输入/输出垫间的一节点；以及
一监控电路，监控流经所述第一终端电阻的一第一电流，并根据所述第一电流调整所述该第一终端电阻以及所述第二终端电阻的电阻值。
2.如权利要求1所述的驱动电路，其特征在于，所述第一终端电阻包括具有一固定电阻值的一电阻以及一电阻式存储器。
3.如权利要求2所述的驱动电路，其特征在于，所述电阻式存储器包括一电阻式存储元件与一晶体管，所述监控电路通过输出一控制信号至所述晶体管以调整所述电阻式存储元件的一电阻值。
4.如权利要求3所述的驱动电路，其特征在于，所述控制信号包括多个电压脉冲信号，且所述电阻式存储元件的电阻值会因为所述晶体管接收到的电压脉冲信号的数量而被改变。
5.如权利要求3所述的驱动电路，其特征在于，所述电阻式记忆元件为一金属-绝缘体-金属元件。
6.如权利要求1所述的驱动电路，其特征在于，所述第二终端电阻包括具有一固定电阻值的一电阻以及一电阻式存储器。
7.如权利要求1所述的驱动电路，其特征在于，所述驱动电路还包括一接收器，耦接所述节点，以接收由所述输入/输出垫输入的一输入数据。
8.如权利要求1所述的驱动电路，其特征在于，所述输出驱动器为一芯片外驱动器电路。
9.如权利要求1所述的驱动电路，其特征在于，所述输出驱动器包括一拉升驱动器与一拉降驱动器，分别受控于一拉升驱动信号与一拉降驱动信号，以控制所述输入/输出垫的电压。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104128071 | 2015-08-27 | ||
| TW104128071A TWI590247B (zh) | 2015-08-27 | 2015-08-27 | 驅動電路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106486157A true CN106486157A (zh) | 2017-03-08 |
| CN106486157B CN106486157B (zh) | 2019-03-08 |
Family
ID=58096087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510670216.3A Active CN106486157B (zh) | 2015-08-27 | 2015-10-13 | 驱动电路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9697893B2 (zh) |
| CN (1) | CN106486157B (zh) |
| TW (1) | TWI590247B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11012074B1 (en) * | 2020-01-08 | 2021-05-18 | Nanya Technology Corporation | Off chip driving circuit and signal compensation method |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1293495A (zh) * | 1999-10-14 | 2001-05-02 | 松下电器产业株式会社 | 带能在中间电位变动时进行电流修正的电路的输出驱动器 |
| US20040128601A1 (en) * | 2002-12-31 | 2004-07-01 | Harry Muljono | Arrangements for self-measurement of I/O specifications |
| US6766404B1 (en) * | 1999-05-13 | 2004-07-20 | Hitachi, Ltd. | Branch bus system for inter-LSI data transmission |
| US20060176074A1 (en) * | 2005-02-04 | 2006-08-10 | Van Epps Richard A | Differential termination and attenuator network for a measurement probe having an automated common mode termination voltage generator |
| CN101779373A (zh) * | 2007-06-08 | 2010-07-14 | 莫塞德技术公司 | 用于输入/输出缓冲器的动态阻抗控制 |
| US20120099383A1 (en) * | 2010-10-20 | 2012-04-26 | Samsung Electronics Co., Ltd. | Data output buffer and memory device |
| US20140062528A1 (en) * | 2011-06-30 | 2014-03-06 | Joon-Young Park | Semiconductor memory device, memory controller and memory system having on die termination and on die termination controlling method |
| US20140286110A1 (en) * | 2013-03-20 | 2014-09-25 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9105317B2 (en) | 2012-01-13 | 2015-08-11 | Samsung Electronics Co., Ltd. | Memory system capable of calibrating output voltage level of semiconductor memory device and method of calibrating output voltage level of semiconductor memory device |
| KR101964261B1 (ko) | 2012-05-17 | 2019-04-01 | 삼성전자주식회사 | 자기 메모리 장치 |
| KR20140008745A (ko) | 2012-07-11 | 2014-01-22 | 삼성전자주식회사 | 자기 메모리 장치 |
| JP2014241057A (ja) * | 2013-06-12 | 2014-12-25 | ソニー株式会社 | インターフェース制御回路、メモリシステム、および、インターフェース制御回路の制御方法 |
-
2015
- 2015-08-27 TW TW104128071A patent/TWI590247B/zh active
- 2015-10-13 CN CN201510670216.3A patent/CN106486157B/zh active Active
-
2016
- 2016-05-17 US US15/156,921 patent/US9697893B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6766404B1 (en) * | 1999-05-13 | 2004-07-20 | Hitachi, Ltd. | Branch bus system for inter-LSI data transmission |
| CN1293495A (zh) * | 1999-10-14 | 2001-05-02 | 松下电器产业株式会社 | 带能在中间电位变动时进行电流修正的电路的输出驱动器 |
| US20040128601A1 (en) * | 2002-12-31 | 2004-07-01 | Harry Muljono | Arrangements for self-measurement of I/O specifications |
| US20060176074A1 (en) * | 2005-02-04 | 2006-08-10 | Van Epps Richard A | Differential termination and attenuator network for a measurement probe having an automated common mode termination voltage generator |
| CN101779373A (zh) * | 2007-06-08 | 2010-07-14 | 莫塞德技术公司 | 用于输入/输出缓冲器的动态阻抗控制 |
| US20120099383A1 (en) * | 2010-10-20 | 2012-04-26 | Samsung Electronics Co., Ltd. | Data output buffer and memory device |
| US20140062528A1 (en) * | 2011-06-30 | 2014-03-06 | Joon-Young Park | Semiconductor memory device, memory controller and memory system having on die termination and on die termination controlling method |
| US20140286110A1 (en) * | 2013-03-20 | 2014-09-25 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI590247B (zh) | 2017-07-01 |
| CN106486157B (zh) | 2019-03-08 |
| TW201709205A (zh) | 2017-03-01 |
| US9697893B2 (en) | 2017-07-04 |
| US20170062047A1 (en) | 2017-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10366045B2 (en) | Flash controller to provide a value that represents a parameter to a flash memory | |
| US9024665B2 (en) | Transmitter with voltage and current mode drivers | |
| US8581649B2 (en) | Semiconductor device and information processing system | |
| US8390317B2 (en) | Bidirectional equalizer with CMOS inductive bias circuit | |
| US20180004281A1 (en) | Reception interface circuit and memory system including the same | |
| CN102142273A (zh) | 半导体集成电路 | |
| CN107025919A (zh) | 存储器接口电路及其控制方法 | |
| CN105932994B (zh) | 终端电路以及包括其的接口电路和系统 | |
| KR102609441B1 (ko) | 데이터 전송 장치, 이를 포함하는 반도체 장치 및 시스템 | |
| CN106486157B (zh) | 驱动电路 | |
| US10020059B1 (en) | Switchable impedance drivers and related systems and methods | |
| US9306563B2 (en) | Configurable single-ended driver | |
| US20140269107A1 (en) | Semiconductor device, semiconductor memory device and method of controlling the same | |
| Kalyan et al. | An efficient ODT calibration scheme for improved signal integrity in memory interface | |
| US20230075962A1 (en) | Termination for Pulse Amplitude Modulation | |
| Pham et al. | Driver design for DDR4 memory subsystems | |
| US11481148B1 (en) | Slew rate boosting for communication interfaces | |
| Stephens et al. | High speed transient active pull-up I 2 C | |
| Haq et al. | JAZiO High Speed Digital Signal Switching Technology |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |