CN101779373A - 用于输入/输出缓冲器的动态阻抗控制 - Google Patents

用于输入/输出缓冲器的动态阻抗控制 Download PDF

Info

Publication number
CN101779373A
CN101779373A CN200880102264A CN200880102264A CN101779373A CN 101779373 A CN101779373 A CN 101779373A CN 200880102264 A CN200880102264 A CN 200880102264A CN 200880102264 A CN200880102264 A CN 200880102264A CN 101779373 A CN101779373 A CN 101779373A
Authority
CN
China
Prior art keywords
network
termination
pull
calibration
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880102264A
Other languages
English (en)
Other versions
CN101779373B (zh
Inventor
B·米勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Examine Vincent Zhi Cai management company
Original Assignee
Mosaid Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mosaid Technologies Inc filed Critical Mosaid Technologies Inc
Publication of CN101779373A publication Critical patent/CN101779373A/zh
Application granted granted Critical
Publication of CN101779373B publication Critical patent/CN101779373B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/0045—Impedance matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供一种执行芯片外驱动(OCD)和片内端接(ODT)的系统和方法，其使用包括晶体管的公共上拉网络和包括晶体管的公共下拉网络来执行这些功能。在驱动模式中，上拉网络被配置为在“接通”输出生成时产生经校准的驱动阻抗，并且下拉网络被配置为当“关断”输出生成时产生经校准的驱动阻抗。在端接模式中，上拉网络和下拉网络分别被配置为产生经校准的上拉电阻和下拉电阻，使得它们一起形成分裂端接。

Description

用于输入/输出缓冲器的动态阻抗控制
相关申请
本申请要求2007年6月8日提交的美国临时申请60/942798的权益，并在此通过引用全部包含进来。
技术领域
本发明涉及用于输入/输出缓冲器的阻抗控制。
背景技术
同步动态随机存取存储器(SDRAM)存储器控制器用在个人计算机中并且广泛用在多种电子产品中，通常微处理器和SDRAM被嵌入产品中来限定产品的控制特性和用户接口。SDRAM存储器控制器允许微处理器在运行程序时有效存取高速SDRAM。
随着芯片制造商持续减小硅工艺部件的尺寸，驱动硅工艺趋向越来越好的电气和电子性能，每一次更新换代后时钟和数据速率通常翻倍，这使得严重的信号完整性问题出现在系统应用中的芯片之间的物理接口中。在更高的时钟速率下，主要由于存储器控制器芯片和SDRAM芯片之间的互连中的传输线效应，信号完整性被破坏。
传输线效应，包括反射、衰减、串扰和接地反弹，所有这些都会在芯片之间的互连中削弱信号质量。芯片至芯片之间的互连中的反射如果没有被正确地管理，就能够彻底破坏任一高速系统中的信号完整性。
所有的传输线具有通过导体的几何构形和围绕导体的绝缘介质的介电常数所限定的特征阻抗和特征信号速度。传输线上来回传播的信号反射如果没有被控制就能够将信号质量削弱到不存在的地步。然而，如果驱动传输线一端的电路的源阻抗和该传输线的另一端处的电路的端接阻抗匹配该传输线的特征阻抗，则传输线中不产生信号反射。当使用半导体电路，典型地CMOS(互补金属氧化物半导体)晶体管，将芯片外信号驱动到印刷电路板(PCB)迹线上以便被该印刷电路板上的其他芯片上的半导体电路所接收时，如果迹线的接收端没有端接紧密匹配该传输线阻抗的一些阻抗，则经常会产生显著的信号反射。
之前，使用具有低于PCB迹线的特征阻抗的输出阻抗的I/O(输入/输出)缓冲器驱动高速信号。使用具有与该迹线的特征阻抗相匹配的电阻值的固定的电阻器端接该PCB迹线。在一些应用中，固定的电阻器还和驱动缓冲器串行布置来改进信号完整性。DDR(双数据率)SDRAM的出现驱动半导体工业来找到将源和端接阻抗内部化以便布置匹配这些新存储器系统中PCB迹线的阻抗所需的固定的外部电阻器。该动机总是来降低成本并且减小功耗。已经很清楚的证明了当存在匹配的端接阻抗时在DDR存储器系统中可以获得良好的信号完整性。只要端接吸收了传播到线路的端部的信号，就不会发生反射。在这些系统中，驱动该线路的电路的源阻抗被有意地做得低于PCB迹线的特征阻抗，以产生更大的信号摆幅用于更好的抗扰度。
CMOSI/O电路可以被设计来在特定条件下很好地匹配传输线阻抗，而在对于该电路所期望的整个工艺、电压和温度(PVT)范围上展示出大的阻抗变化，通常超过2∶1。为了阻遏PVT变化，电路设计者已经建立起一些针对芯片外驱动(OCD)和片内端接(ODT)的适应能力。
用于可编程输出阻抗的多个解决方案在今天特别用在高速收发器逻辑(HSTL)和DDR应用中。在许多情况中，存在少到两个用于输出阻抗控制的驱动设置。在许多情况中，输出阻抗并不根据阻抗基准值来动态设置。
发明内容
根据一个宽的方面，本发明提供一种组合的驱动和端接电路，包括：可变阻抗上拉网络；可变阻抗下拉网络；用于设置该上拉网络的配置的至少一个控制输入；用于设置该下拉网络的配置的至少一个控制输入；该设备具有操作的端接模式，在该端接模式中该可变阻抗上拉网络被配置成具有上拉网络端接阻抗并且可变阻抗下拉网络被配置成具有下拉网络端接阻抗，该上拉网络和下拉网络组合用作分裂端接；该设备具有操作的驱动模式，其中：为了驱动高输出，该上拉网络被配置为在接通时产生特定阻抗；为了驱动低输出，下拉网络被配置为在接通时产生特定阻抗。
在一些实施例中，设备包括：核心逻辑；多个I/O(输入/输出)，每一个具有相应的I/O焊盘；对于每一个I/O的如上概述的相应组合的驱动和端接电路；该组合的驱动和端接电路用来从核心逻辑产生输出并且用来端接用于该核心逻辑的外部输入。
在一些实施例中，当在驱动和端接模式之间转换时，上拉和下拉网络在两个阻抗设置之间动态切换。
在一些实施例中，该设备还包括：对于每个I/O的，包括AND-OR-AND(与或与)逻辑的预驱动器逻辑，其接收用来指示驱动高的第一输入、用来指示驱动低的第二输入、和用来指示端接的第三输入，并且相应地在两个阻抗设置之间切换。
在一些实施例中，该电路与用来根据阻抗基准值来校准阻抗的校准逻辑相组合。
在一些实施例中，设备包括：核心逻辑；多个输入和多个输出，其中每一个输入具有相应的输入焊盘且每一个输出具有相应的输出焊盘；对于每一个输入焊盘，如上概述的相应组合的驱动和端接电路永久配置成处在端接模式中；对于每一个输出焊盘，如上概述的相应组合的驱动和端接电路永久地配置成处在驱动模式中。
在一些实施例中，设备包括：如上概述的组合的驱动和端接电路；控制器，用于根据该组合的驱动和端接电路是处于驱动模式还是端接模式而产生控制输入。
在一些实施例中，上拉网络包括并行连接在一起的多个晶体管。通过选择性地导通该多个晶体管中的一些来控制上拉网络的可变阻抗；该下拉网络包括并行连接在一起的多个晶体管，通过选择性地导通该多个晶体管中的一些来控制该下拉网络的可变阻抗。
在一些实施例中，设备包括：如上概述的组合的驱动和端接电路；用于执行校准的该组合的驱动和端接电路的至少一部分的复制品。
在一些实施例中，设备还包括：控制以以下四个步骤执行的校准的控制器：1)当数据输出为逻辑高时用于驱动模式的上拉网络校准；2)当数据输出为逻辑低时用于驱动模式的下拉网络校准；3)用于端接模式的上拉网络校准；和4)用于端接模式的下拉网络校准。
在一些实施例中，上拉网络包括多个P型MOSFET晶体管，并且下拉网络包括多个N型MOSFET晶体管，设备还包括控制以以下四个步骤执行的校准的控制器：1)N装置输出阻抗校准来确定在数据输出为逻辑低时对于驱动模式启用多少个N型晶体管；2)P装置输出阻抗校准来确定在数据输出为逻辑高时对于驱动模式启用多少个P型晶体管；3)N装置端接校准来确定对于端接模式启用多少个N型晶体管；4)P装置端接校准来确定对于端接模式启用多少个P型晶体管。
在一些实施例中，上拉网络和下拉网络中的每一个整体由P型晶体管或者N型晶体管形成，设备还包括：控制以以下两个步骤执行的校准的控制器：1)当数据输出是逻辑高时用于驱动模式的上拉网络校准；和2)用于端接模式的上拉网络校准。
在一些实施例中，上拉网络包括多个N型MOSFET晶体管，并且下拉网络包括多个N型MOSFET晶体管，设备还包括控制以以下两个步骤执行的校准的控制器：1)N装置输出阻抗校准来确定在数据输出为逻辑低时对于驱动模式启用多少个N型晶体管；2)N装置端接校准来确定对于端接启用多少个N型晶体管。
在一些实施例中，设备还包括将公共校准值传递到每一个组合的驱动和端接电路的互连。
在一些实施例中，互连使用一个或者多个温度计码来递送校准值。
在一些实施例中，上拉网络包括P型晶体管，并且下拉网络包括N型晶体管，并且其中互连递送：第一校准值，其当数据输出为逻辑低时对于驱动模式设置启用多少个N型晶体管；第二校准值，其当数据输出为逻辑高时对于驱动模式设置启用多少个P型晶体管；第三校准值，其对于端接模式设置启用多少个N型晶体管；和第四校准值，其对于端接模式设置启用多少个P型晶体管。
在一些实施例中，设备包括：如上概述的多个组合的驱动和端接电路；将公共校准值传递给每一个组合的驱动和端接电路的互连；用于每一个组合的驱动和端接电路的预驱动器电路，其根据该特定的组合的驱动和端接电路是在输出逻辑低或者输出逻辑高的驱动模式还是在端接模式中选择性地应用该校准值之一。
根据另一个宽的方面，本发明提供包括兼任端接晶体管的驱动晶体管的组合的ODT(片内端接)和OCD(芯片外驱动)电路。
根据另一个宽的方面，本发明提供一种芯片上端接电路，包括：连接到至少一个下拉晶体管的至少一个上拉晶体管；连接在上拉晶体管和下拉晶体管之间的输入，该至少一个上拉晶体管和该至少一个下拉晶体管用来端接该输入。
在一些实施例中，该至少一个上拉晶体管包括可以选择性启用的第一多个晶体管，和该至少一个下拉晶体管包括可以选择性启用的第二多个晶体管，所启用的第一和第二多个晶体管的数量设置电路的端接阻抗。
根据另一个宽的方面，本发明提供一种提供组合的驱动和端接的方法，该方法包括：在操作的端接模式中，配置可变阻抗上拉网络以具有上拉网络端接阻抗并且配置可变阻抗下拉网络以具有下拉网络端接阻抗，该上拉网络和下拉网络组合用作分裂端接；在操作的驱动模式中，为了驱动高输出，配置该上拉网络以产生第一驱动阻抗；在操作的驱动模式中，为了驱动低输出，配置下拉网络以产生第二驱动阻抗。
在一些实施例中，该方法还包括：在端接模式和驱动模式之间选择操作模式。
在一些实施例中，配置上拉网络以具有上拉端接阻抗包括选择性地接通形成上拉网络的多个晶体管中的一些；配置下拉网络以具有下拉端接阻抗包括选择性地接通形成下拉网络的多个晶体管中的一些。
在一些实施例中，该方法还包括：执行校准来校准上拉端接阻抗、下拉端接阻抗、第一驱动阻抗和第二驱动阻抗。
在一些实施例中，执行校准包括：当数据输出为逻辑高时校准用于驱动模式的上拉网络；当数据输出为逻辑低时校准用于驱动模式的下拉网络；校准用于端接模式的上拉网络；和校准用于端接模式的下拉网络校准。
在一些实施例中，执行校准包括：当数据输出为逻辑高时校准用于驱动模式的上拉网络以产生第一校准结果；当数据输出为逻辑低时使用该第一校准结果来校准用于驱动模式的下拉网络；校准用于端接模式的上拉网络以产生第二校准结果；使用该第二校准结果校准用于端接模式的下拉网络。
附图说明
现在将参照附图仅通过示例描述本发明的实施例，其中：
图1是比较传统单元架构和本发明的实施例所提供的单元架构的平面图；
图2A是本发明的实施例所提供的合并的芯片上驱动/片内端接的框图；
图2B是本发明的实施例所提供的合并的芯片上驱动/片内端接的框图，适合用于四数据率应用；
图2C是示出如何执行校准的电路图；
图2D是本发明的实施例所提供的合并的芯片上驱动/片内端接的框图，适合用于DDR3应用；
图3是本发明的实施例所提供的I/O单元架构的详细框图；
图4A是图3的核心逻辑功能性的逻辑图；
图4B是用于图4A的逻辑图的真值表；
图5是提供组合的驱动和端接的方法的流程图；
图6是校准图5的方法的第一方法的流程图；和
图7是校准图5的方法的第二方法的流程图。
具体实施方式
现在参见图1，所示为两种不同DDR输入/输出(I/O)单元架构的平面图。总的在30处示出的是传统单元架构，包括核心接口逻辑10、电平变换器和输入缓冲器12、预驱动器14、片内端接(ODT)16、芯片外驱动(OCD)18、静电放电(ESD)钳位二极管20和结合/探针焊盘22。示例参见JedecStandard(Jedec标准)；DDR2 SDRAM规范，JESD79-2E(JESD79-2D的修订版)，2008年4月。
总的在32处示出的是本发明的实施例所提供的单元架构，其中也包括核心10、电平变换器和输入缓冲器12、预驱动器14、ESD 20和焊盘22。然而在此实施例中，片内端接16和芯片外驱动18不是分立部件，而是提供组合的芯片外驱动/片内端接(OCD/ODT)34。
虽然图1的单元I/O架构32期望用作连接到诸如SDRAM存储器装置的存储器装置的存储器控制器的I/O，但是该I/O架构可以找到其他的应用，诸如实际存储器装置本身上和任一高速CMOS芯片到芯片互连，例如包括CPU、FPGA、控制器、存储器等等。
注意到在传统架构30中，存在分立的ODT和OCD；在可能的特定实现尺寸的示例设置中，总的高度是260μm并且宽度是40μm。典型地使用电阻器来实现ODT 16并且典型地使用晶体管来实现OCD 18。
对于新的单元架构32，存在合并的ODT/OCD，并且其结果是在可能的特定实现尺寸的示例设置中，单元架构的总的高度是200μm。使用共享的晶体管来实现ODT和OCD。
图1是OCD/ODT功能可以在单元架构中实现的特定例子。更一般地，此处提供的合并的OCD/ODT电路可以被用在需要端接和驱动二者的任一单元架构中。在又一个实施例中，在具有专用的端接和驱动功能的单元中实现合并的OCD/ODT电路，同时对于这两个功能中的每一个采用该同一电路的各自不同的实例，从而简化了设计和测试。
现在参见图2A，所示为合并的ODT/OCD的简化框图。所示可变电阻上拉网络40分别通过开关50和52连接到可变电阻下拉网络42。开关50在闭合时将上拉网络40连接到I/O焊盘46和ESD结构(未示)。开关50具有提供用于整个ODT/OCD上拉网络的动态接通/关断控制的输入41。开关52在闭合时将下拉网络42连接到I/O焊盘46和ESD结构。类似地，开关52具有提供用于整个ODT/OCD下拉网络的动态接通/关断控制的输入43。控制41允许以高速接通和关断用于ODT和OCD功能性中的每一个的上拉网络。类似地，控制43允许以高速接通和关断用于ODT和OCD功能性中的每一个的下拉网络。第一和第二接通/关断控制41、43动态地切换上拉和下拉电阻网络至接通或者关断，以用于产生输出或者接收输入。典型地，焊盘46经由PCB迹线连接到诸如SDRAM(未示)的存储器装置。上拉网络40具有提供用于ODT和OCD的每一个的阻抗控制输入的控制输入48。下拉网络42具有提供用于ODT和OCD的每一个的阻抗控制的控制输入53。还示出输入缓冲器51。输入缓冲器被连接以接收来自焊盘46的信号，并且将其经由接收器电路(也未示)传递到核心(未示)。可变电阻网络40、42二者主要是具有可变电阻的晶体管网络。在一些实施例中，这些可变电阻网络包括可以接入该电路或者从该电路移出以相应地改变电路的导通电阻的一组晶体管。网络的断开电阻基本是仅显示漏电流的断路的电阻。在一些实施例中，第一和第二电阻控制(48，53)是准静态控制，其状态一旦设置用于特定校准电阻，则只要电阻网络的操作条件没有导致电阻显著变化，该状态就不需要再次改变。重新校准时，可以改变电阻控制的状态，来获取用于不同的操作条件的期望电阻。
为了在ODT模式中操作，第一和第二接通/关断控制41、43分别接通上拉网络40和下拉网络42。此外，阻抗控制输入48、53用来将上拉网络40和下拉网络42的电阻设置到用于端接的校准值。接收的信号经由焊盘46被输入、传递通过输入缓冲器51并且传递到电路的剩余部分(未示)。通过并发地接通上拉网络和下拉网络二者中的晶体管，输出驱动器可以被用于建立分裂端接电阻器网络的阻抗行为。换句话说，控制器的输出晶体管可以被用来端接输入信号。
为了在OCD模式中操作，当逻辑高成为输出时，控制输入41、43接通上拉网络40并且关断下拉网络42。此外，阻抗控制48用来将上拉网络40的电阻设置到上拉网络用于驱动的校准值。当逻辑低成为输出时，控制输入41、43接通下拉网络42并且关断上拉网络40。此外，阻抗控制输入53用来将下拉网络的电阻设置到下拉网络用于驱动的校准值。注意到OCD和ODT功能是互相排斥的。
四数据率(QDR)SRAM(静态随机存取存储器)是具有独立输入和输出焊盘的一类SRAM。因为公共I/O单元设计的各自不同的实例可以用于输入和输出，所以合并的ODT/OCD可以找到用于连接到这样的装置的应用，从而简化了设计。在此情况中，给定的合并的ODT/OCD实例将永久配置成为ODT或者OCD。图2B示出功能类似于图1的合并的ODT/OCD被用于通过电路径和四数据率(QDR)SRAM通信的QDR SRAM控制器的特定例子。在所示例子中，从控制器到SRAM的电路径包括控制器的芯片结合焊盘80、控制器的封装引线82、球状件84、电路板迹线86、另一个球状件88、SRAM的封装引线90、和SRAM的芯片结合焊盘92。该图并非按比例绘制，典型地，电路板迹线86显著长于该电路径的其他元件的全部。该电路径没有表现为理想的互连节点，以及由此一些寄生电阻、自感和电容与该电路径相关联，这样的电路径可以使高速信号经受严重的传输线效应。注意到并未示出附加的接收电路(例如，接收缓冲器等)，但是至少对于用于ODT的电路的实例而言是存在的。
输出阻抗关于接通的QDR输出驱动器中的晶体管的数量相反地变化。参见图2B，在上拉网络40中典型地存在至少多个(例如，16个)NMOS晶体管43，并且在下拉网络42中也存在相同数量的NMOS晶体管45。在一些实现过程中，为了校准目的，因为两个网络A和B中的晶体管是相同类型(此例中的NMOS)并且其尺寸设计成能提供在校准电压(V0＝VDDQ/2)处的相同的上拉和下拉阻抗，所以仅上拉网络40需要接通。
参考图2C，示出在具有由相同类型的晶体管形成的上拉网络和下拉网络的电路中如何执行校准的示例模型。I/O单元的复制品被用于校准目的。上拉网络描述为RPU200并且下拉网络描述为RPD202。开关被配置为使得RPU总是连接，并且RPD总是断开。所示为单个开关203，但也可以使用相当于图2A的开关50、52的一对开关和/或使用实现可变电阻上拉和下拉网络的晶体管来实现，RPU的连接相当于图2A的开关50总是打开，并且开关52闭合。复制电路通过焊盘204连接到在所示例子中是50欧姆的基准电阻器RZQ。复制电路的输出201还连接到模拟比较器206的一个输入。模拟比较器206具有连接到在所示例子中设为VDDQ/2的基准电压的第二输入203。当电路的输出201低于基准电压203时，模拟比较器206的输出ZCOMP208为低，并且当电路的输出201大于基准电压203时，模拟比较器206的输出ZCOMP208为高。当输出V0201等于基准电压202时，输出ZCOMP208是不确定的。为了校准输出阻抗，(通过改变电路配置，例如通过改变对电阻有贡献的晶体管的数量)改变RPU200，直到ZCOMP208从“零”变为“一”。当这发生时，输出电压正好超过基准电压，并且电路配置被识别用于设置实际I/O单元的输出阻抗。注意到当输出V0201很接近于VDDQ/2时，由于在具有相同电流的每一电阻器的两端的相等电压，所以上拉电阻在数值上很接近于校准电阻器RZQ的数值。
在一些实施例中，使用DDR输入缓冲器来实现模拟比较器206。这样的缓冲器是专用的模拟比较器，其是为速度而不是为精确度或者增益而设计的。这样的模拟比较器的输出是数字的并且被设计为根据其模拟输入的相对值从一个逻辑电平突然转变到另一个逻辑电平。
例如，为了校准输出阻抗使得其匹配图2C中所示的50欧姆电阻，通过改变应用到基准驱动器上拉网络的上拉晶体管的栅极的选择/启用信号，逐渐改变接通的晶体管的数量，直到输出V0201大于但尽可能接近于VDDQ/2为止。对于QDR输出驱动器的正确的校准将在此设置，并且一旦设置了基准QDR输出驱动器，在共享该校准基准驱动器设置的所有QDR驱动器中的正确数量的输出驱动器晶体管(X)将在正常操作期间被导通。例如，当线路被驱动至高时，上拉网络中的16个晶体管中的X个将被导通，当线路被驱动至低时，下拉网络中的16个晶体管中的X个将被导通。
图2B的上拉网络和下拉网络都由N型晶体管形成。这特别适合用于QDR应用。如上详细描述，这使得能够执行简化的校准。更一般地，在上拉网络和下拉网络是由相同类型的晶体管形成的任一实现中，由于校准值对于上拉网络和下拉网络都相同，对于ODT和OCD的每一个仅需要校准上拉和下拉网络中的一个或者另一个。
在图2A和2B的例子中，示出上拉网络和启用上拉网络的开关元件相分离的情况，并且示出下拉网络和启用下拉网络的开关元件相分离的情况。然而，在一些实施例中，通过形成上拉网络和下拉网络的一部分的晶体管来实现该开关功能。
图2D中示出用于DDR3控制器的输出驱动器的例子。DDR3输出驱动器部分类似于图2B中所示的QDR控制器输出驱动器；然而，上拉网络40由PMOS晶体管47而不是NOMS晶体管组成。由于这个原因，因为PMOS和NMOS晶体管具有不同的电阻特征，则有必要分别执行上拉网络和下拉网络的校准。还存在用于ODT模式操作的接收缓冲器(未示)。使用DDR3，在互相排斥期间，每一个I/O在输入和输出模式二者中均起作用。
通过并发接通上拉网络和下拉网络中的晶体管，DDR3输出驱动器可以用来建立分裂端接电阻器网络的阻抗行为。换句话说，DDR3控制器的输出晶体管可以用来端接输入信号。
参考图3来描述和图1的单元架构32一致的I/O单元架构的详细实现。如下所描述的，图3所示的电路包括用于测试目的的测试输入，和正常输入。可以理解测试输入和对应的电路可以略去，而不会影响电路的正常操作。和图1的元件相同的元件被做同样的标记。更具体地，所示电路包括核心逻辑10、电平变换器12、预驱动器14、包括上拉P型晶体管P<15:0>110和下拉N型晶体管N<15:0>112的组合的OCD/ODT晶体管34、包括ESD钳位二极管116和ESD钳位二极管118的ESD 20，以及焊盘120。对于该例，假设预驱动器14包括驱动16个上拉晶体管110的16个预驱动器88，和驱动16个下拉晶体管112的16个预驱动器90，但该数量是特定的实现方案。上拉晶体管110在标以PAD内部网格(PADI)的点处连接到下拉晶体管112。还示出将PADI连接到焊盘22的电阻RP117。电阻器RP是大的布局区域的扩散类型电阻器，该大的布局区域被用来保护输出晶体管免受破坏性ESD效应。该电阻器限制ESD电流进入输出晶体管，如果过量，该ESD电流可以触发该晶体管中的快速返回(snapback)，使它们损毁。将此电阻器用来阻止快速返回的产生。电阻器RP是PAD ESD结构20的一部分。PADI还在114处连接到输入缓冲器(未示)。该电路具有用于VDD60、VSS62、VDDQ61和VSSQ63的连接。这些都是I/O单元的功率轨端子。功率轨是用来将功率分配到沿着硅芯片的外围布置的I/O单元的金属总线。VDDQ连接到I/O电源，例如其标称值设为对于DDR1为2.5V、对于DDR2为1.8V并且对于DDR3为1.5V。VSSQ是用于VDDQ电源的I/O接地回路。VDD端子连接到核心电源，其对于现代深亚微米技术典型地将电压设置为1.0到1.2伏特的范围中。VSS是用于VDD电源的核心接地回路。尽管都标称为0.0伏特，但是VSSQ和VSS是分立的管芯上接地网格。两个接地被分开以将核心与I/O开关噪声隔离。
核心逻辑10包括接收包括SJ、DO、DJ、OE、OJ、TE的输入66的电路64。这些输入的功能如下所述：
SJ为低时选择正常输入(DO和OE)并且为高时选择测试输入(DJ和OJ)；
DO是当OE＝1时到焊盘的正常数据输出。当DO＝1时焊盘为高，并且当DO＝0时焊盘为低。
DJ是当OJ＝1时到焊盘的测试数据输出。当DJ＝1时焊盘为高，并且当DJ＝0时焊盘为低。
OE是正常输出使能。当OE＝1时启用芯片外驱动器(OCD)并且禁用片内端接(ODT)。当OE＝0时，禁用OCD(三态)并且如果TE＝1启用ODT。
OJ是测试输出使能，并且具有和OE一样的功能性；和
TE是端接使能。这使得焊盘驱动器晶体管用作分裂端接。当TE＝1时，当OCD是三态(OE(或者OJ)＝1)时该端接将启用。这通常对于仅驱动的应用为低并且对于数据I/O应用为高。
核心逻辑64的输出包括DPU 68、TON 70和DPD 72，其按照如下方式产生作用：
DPU是驱动上拉控制。当其为高时，导致驱动上拉晶体管导通。当其为低时，驱动上拉晶体管关断。
DPD是驱动下拉控制。当其为高时，导致驱动下拉晶体管导通。当其为低时，驱动下拉晶体管关断。
而且TON是端接启用控制。当其为高时，在OE或者OJ变低时，上拉和下拉晶体管都被启用一起导通来形成分裂端接。当其为低时，端接功能完全禁用并且不受OE或者OJ的状态影响。
三个输出DPU 68、TON 70和DPD 72被输入到电平变换器12，该电平变换器12产生用于驱动I/O预驱动器88和90的DPU 68、TON 70和DPD 72的高电压版本DPUH 78、TONH 80、DPDH 82和TONH 84。
存在称为ZIOH<63:0>、用来控制上拉晶体管110和下拉晶体管112的64位阻抗控制总线。该阻抗控制总线ZIOH是如何实现图2A的阻抗控制输入的特定例子。每一个预驱动器接收阻抗控制总线的特定位，以及如下所述的电平变换的输出DPUH 78、TONH 80、DPDH 82和TONH 84的特定一个。ZIOH<63:0>包括如下：
用于在OCD模式中控制上拉晶体管110的16位ZIOH<31:16>，每个晶体管一位；
用于在ODT模式中控制上拉晶体管110的16位ZIOH<63:48>，每个晶体管一位；
用于在OCD模式中控制下拉晶体管112的16位ZIOH<15:10>，每个晶体管一位；和
用于在ODT模式中控制下拉晶体管112的16位ZIOH<47:32>，每个晶体管一位。
每一个预驱动器88包括AND(与)门92和AND门94，其各自的输出连接到OR(或)门96，该OR门96具有通过相应的反相缓冲器98馈送的输出，该输出驱动上拉晶体管110的其中一个的栅极。AND门92接收DPUH 78(A1)和ZIOH<31:16>的其中一位(A2)。AND门94接收TONH 80(B1)和ZIOH<63:48>的其中一位(B2)。
类似地，每一个预驱动器90包括AND门100和AND门102，各自的输出连接到OR门104，该OR门104具有通过相应的非反相缓冲器106馈送的输出，该输出驱动上拉晶体管120的其中一个的栅极。AND门100接收DPDH 82(C1)和ZIOH<15:0>的其中一位(C2)。AND门102接收TONH 84(D1)和ZIOH<47:32>的其中一位(D2)。
内建到预驱动器88、90中的AND-OR-AND逻辑用作对于驱动器和端接阻抗的独立控制的高速多路复用器。AND-OR-AND逻辑允许任一数量的上拉和下拉晶体管在驱动时交替导通和关断，并且任一数量的上拉和下拉晶体管在端接时一起导通和关断。预驱动器逻辑将没有被ZIOH<63:0>总线76选择的所有OCD/ODT晶体管34关断，并且阻止它们切换。只有被选择的OCD/ODT晶体管以高速切换。
图4A中示出图3的电路64的详细的示例实现。如图3中，存在输入66(包括SJ、DO、DJ、OE、OJ、TE)和输出DPU 68、DPD 70和TON 72。DO和DJ被输入到用于产生输出DD 204的第一多路复用器200。OE和OJ被输入到用于产生输出EE 206的第二多路复用器202。DD 204连接AND门208的第一输入并且连接到AND门210的反相输入，该AND门208的输出是DPU68。EE 206连接AND门208的第二输入并且连接到AND门210的第二输入，该AND门210的输出是DPD 70。EE 206还连接到AND门212的第一反相输入。TE连接到AND门212的第二输入，该AND门212的输出是TON 72。
在图4B中总的在214处标示的是用于示出DPU、DPD和TON如何作为SJ、DO、DJ、OE、OJ和TE的函数而产生的电路64的真值表。
预驱动器88、90作为电平转换的DPUH、TONH、TPDH的函数而工作。以下相对于类似的测试操作来描述正常操作(SJ＝0)。
OCD模式
在OCD模式操作中，OE将是高电平来启用输出。只要OE为高，则TE的状态就是不相关的。DO在反应所产生的输出的任一给定瞬时将是0或者1。如果DO是1(行216，217)，则对于ZIOH<31:16>中每一个‘1’上拉晶体管110中的相应的一个由预驱动器88导通。类似地，如果DO是0(行218、219)，则对于ZIOH<15:0>中的每一个‘1’下拉晶体管112中的相应的一个被导通。
ODT模式
产生激活的ODT模式的唯一一组输入：OE为低来禁用输出并且TE＝1来启用ODT(TON＝1)。这是真值表214的行220。如果TON为1，则对于ZIOH<63:48>中每一个‘1’上拉晶体管110的相应的一个由预驱动器88导通，并且对于ZIOH<47:32>中的每一个‘1’下拉晶体管112中的相应的一个被导通。
校准
在一些实施例中，提供校准机制用来识别用在ODT和OCD模式中的晶体管的适合数量，并且特别对于这些模式的每一个来识别有多少个上拉和/或下拉晶体管导通。在一些实施例中，在装置操作期间周期性地动态执行校准，来允许在改变操作条件下调整。
在一些实施例中，如下执行四个阶段的校准：
1)N装置输出阻抗校准-这确定在DO＝0时对于OCD模式启用多少个N型晶体管112；
2)P装置输出阻抗校准-这确定在DO＝1时对于OCD模式启用多少个P型晶体管110；
3)N装置端接校准-这确定对于ODT启用多少个N型晶体管112；和
4)P装置端接校准-这确定对于ODT模式启用多少个P型晶体管110。
更一般地，上拉网络校准和下拉网络校准可以以相同的方式来执行。所描述的电路最大程度基于每个引脚被复制。然而，在一些实施例中，并不基于每个引脚执行校准。而是执行一次校准，期望同样的校准结果可以应用到所有的引脚。假设用于多个引脚的组合的OCD/ODT的晶体管将是同一集成电路的一部分并且因此具有相同的特性，则该期望是合理的。在一些实施例中，组合的OCD/ODT的复制品被用于所有I/O的校准。
包括在组合的OCD/ODT中的晶体管的数量可以根据可编程性的期望范围、和晶体管的电阻/驱动特征来进行选择。在一些实施例中，使用一组晶体管，其提供从30欧姆到90欧姆的可编程性的范围，而这当然是专用的实现过程。
在一些实施例中，控制器使用格雷码对电阻编码，并且其随后转变为温度计码输出。温度计码的每一个码字具有单组零或者多个1，之后是单组零或者多个零来填满码字。使用这样的温度计码确保一组连续晶体管(上拉或者下拉)被启用。在特定例子中，4位格雷码被用来指示16个可能的排列的其中一个，并且其被转变为包括每晶体管一位的16位温度计码。可以使用格雷码至温度计码的译码方案，而不是二进制至温度计的方案，以便阻止在改变阻抗码(ZIOH<63:0>)的同时在驱动器的输出上产生假信号。
所示例子所有涉及组合的OCD/ODT电路。更一般地，提供了用于提供组合的驱动和端接的电路。
图5是提供组合的驱动和端接的方法的流程图。在该方法在步骤5-1开始，在操作的端接模式中，配置可变电阻上拉网络以具有上拉网络端接电阻并且配置可变电阻下拉网络以具有下拉网络端接电阻，该上拉网络和下拉网络组合起分裂端接的作用。在步骤5-2，在操作的驱动模式中，为了驱动高输出，配置该上拉网络以产生第一驱动阻抗。在步骤5-3，在操作的驱动模式中，为了驱动低输出，配置下拉网络以产生第二驱动阻抗。图5中的步骤的执行顺序明显依赖于驱动和端接的序列，以及依赖于在驱动模式中驱动的数据。
图6是校准图5的方法的第一方法的流程图。该方法在步骤6-1开始，当数据输出为逻辑高时校准用于驱动模式的上拉网络。该方法进行到步骤6-2，当数据输出为逻辑低时校准用于驱动模式的下拉网络。该方法继续执行到步骤6-3，校准用于端接模式的上拉网络。该方法进行到步骤6-4，校准用于端接模式的下拉网络校准。
图7是校准图5的方法的第二方法的流程图。该方法在步骤7-1开始，当数据输出为逻辑高时校准用于驱动模式的上拉网络以产生第一校准结果。该方法进行到步骤7-2，当数据输出为逻辑低时使用该第一校准结果来校准用于驱动模式的下拉网络。假设用于下拉网络和上拉网络的晶体管使用同样工艺形成，并且由此使用同样的校准用于这二者。该方法进行到步骤7-3，校准用于端接模式的上拉网络以产生第二校准结果。该方法进行到步骤7-4，使用第二校准结果校准用于端接模式的下拉网络。
所描述的实施例涉及可变电阻上拉网络、可变电阻下拉网络、端接电阻和电阻基准。更一般地，实施例可以使用可变阻抗上拉网络、可变阻抗下拉网络、端接阻抗和阻抗基准。
本发明的多个修改和变化在上述教导的指引下是可以实现的。因此可以理解在所附权利要求的范围内，本发明可以以此处描述之外的方式来实现。

Claims (26)

1.一种组合的驱动和端接电路，包括：
可变阻抗上拉网络；
可变阻抗下拉网络；
用于设置该上拉网络的配置的至少一个控制输入；
用于设置该下拉网络的配置的至少一个控制输入；
该设备具有操作的端接模式，其中该可变阻抗上拉网络被配置为具有上拉网络端接阻抗并且该可变阻抗下拉网络被配置为具有下拉网络端接阻抗，该上拉网络和下拉网络组合用作分裂端接；
该设备具有操作的驱动模式，其中：
为了驱动高输出，该上拉网络被配置为在接通时产生特定阻抗；
为了驱动低输出，该下拉网络被配置为在接通时产生特定阻抗。
2.一种设备，包括：
核心逻辑；
多个I/O(输入/输出)，每一个具有相应的I/O焊盘；
对于每一个I/O的根据权利要求1所述的相应的组合的驱动和端接电路；
该组合的驱动和端接电路用于从所述核心逻辑产生输出并且端接用于该核心逻辑的外部输入。
3.权利要求2的设备，其中当在驱动和端接模式之间转换时，该上拉和下拉网络在两个阻抗设置之间动态切换。
4.权利要求2或3中的任一项的设备，还包括：
对于每个I/O的包括AND-OR-AND(与或与)逻辑的预驱动器逻辑，其接收用来指示驱动高的第一输入、用来指示驱动低的第二输入、和用来指示端接的第三输入，并且相应地在两个阻抗设置之间切换。
5.与用来根据阻抗基准校准阻抗的校准逻辑组合的如权利要求1所述的电路。
6.一种设备，包括：
核心逻辑；
多个输入和多个输出，每一个输入具有相应的输入焊盘，每一个输出具有相应的输出焊盘；
对于每一个输入焊盘的、根据权利要求1、5的任一个的相应的组合的驱动和端接电路，其永久配置为在端接模式中；
对于每一个输出焊盘的、根据权利要求1的相应的组合的驱动和端接电路，其永久配置为在驱动模式中。
7.一种设备，包括：
根据权利要求1、5的任一个的组合的驱动和端接电路；
控制器，用于根据该组合的驱动和端接电路是处于驱动模式还是处于端接模式来产生控制输入。
8.权利要求1、5的任一个的组合的驱动和端接电路，其中，
该上拉网络包括并行连接在一起的多个晶体管，通过选择性地接通该多个晶体管中的一些来控制该上拉网络的可变阻抗；
该下拉网络包括并行连接在一起的多个晶体管，通过选择性地接通该多个晶体管中的一些来控制该下拉网络的可变阻抗。
9.一种设备，包括：
权利要求1、5、8的任一个的组合的驱动和端接电路；
用在执行校准中的该组合的驱动和端接电路的至少一部分的复制品。
10.权利要求9的设备，还包括：
控制以以下四个步骤执行校准的控制器：
1)当数据输出为逻辑高时，用于驱动模式的上拉网络校准；
2)当数据输出为逻辑低时，用于驱动模式的下拉网络校准；
3)用于端接模式的上拉网络校准；和
4)用于端接模式的下拉网络校准。
11.权利要求9的设备，其中，所述上拉网络包括多个P型MOSFET晶体管，并且所述下拉网络包括多个N型MOSFET晶体管，该设备还包括控制以以下四个步骤执行校准的控制器：
1)N装置输出阻抗校准来确定在数据输出为逻辑低时对于驱动模式启用多少个N型晶体管；
2)P装置输出阻抗校准来确定在数据输出为逻辑高时对于驱动模式启用多少个P型晶体管；
3)N装置端接校准来确定对于端接模式启用多少个N型晶体管；和
4)P装置端接校准来确定对于端接模式启用多少个P型晶体管。
12.权利要求9的设备，其中，所述上拉网络和下拉网络的每一个整体上由P型晶体管或者N型晶体管形成，该设备还包括：
控制以以下两个步骤执行校准的控制器：
1)当数据输出是逻辑高时，用于驱动模式的上拉网络校准；和
2)用于端接模式的上拉网络校准。
13.权利要求9的设备，其中，所述上拉网络包括多个N型MOSFET晶体管，并且所述下拉网络包括多个N型MOSFET晶体管，该设备还包括控制以以下两个步骤执行校准的控制器：
1)N装置输出阻抗校准来确定在数据输出为逻辑低时对于驱动模式启用多少个N型晶体管；
2)N装置端接校准来确定对于端接启用多少个N型晶体管。
14.权利要求9的设备，还包括：
将公共校准值传递到每一个组合的驱动和端接电路的互连。
15.权利要求14的设备，其中，所述互连使用一个或者多个温度计码来递送该校准值。
16.权利要求15的设备，其中，所述上拉网络包括P型晶体管，并且所述下拉网络包括N型晶体管，并且其中所述互连递送：
第一校准值，用于当数据输出为逻辑低时对于驱动模式设置启用多少个N型晶体管；
第二校准值，用于当数据输出为逻辑高时对于驱动模式设置启用多少个P型晶体管；
第三校准值，对于端接模式设置启用多少个N型晶体管；和
第四校准值，对于端接模式设置启用多少个P型晶体管。
17.一种设备，包括：
多个如权利要求1、5、8的任一个所述的组合的驱动和端接电路；
将公共校准值传递给每一个组合的驱动和端接电路的互连；
用于每一个组合的驱动和端接电路的预驱动器电路，其根据该特定的组合的驱动和端接电路是在输出逻辑低或者输出逻辑高的驱动模式中还是在端接模式中选择性地应用校准值之一。
18.一种包括兼作端接晶体管的驱动晶体管的组合的ODT(片内端接)和OCD(芯片外驱动)电路。
19.一种芯片上端接电路，包括：
连接到至少一个下拉晶体管的至少一个上拉晶体管；
连接在上拉晶体管和下拉晶体管之间的输入，该至少一个上拉晶体管和该至少一个下拉晶体管用于端接该输入。
20.权利要求19的电路，其中，该至少一个上拉晶体管包括能被选择性启用的第一多个晶体管，并且该至少一个下拉晶体管包括能被选择性启用的第二多个晶体管，所启用的第一和第二多个晶体管的数量设置该电路的端接阻抗。
21.一种提供组合的驱动和端接的方法，该方法包括：
在操作的端接模式中，配置可变阻抗上拉网络以具有上拉网络端接阻抗，并且配置可变阻抗下拉网络以具有下拉网络端接阻抗，该上拉网络和下拉网络组合用作分裂端接；
在操作的驱动模式中，为了驱动高输出，配置该上拉网络以产生第一驱动阻抗；
在操作的驱动模式中，为了驱动低输出，配置该下拉网络以产生第二驱动阻抗。
22.权利要求21的方法，还包括：
在该端接模式和该驱动模式之间选择操作模式。
23.权利要求21或22的任一个的方法，其中，
配置上拉网络以具有上拉端接阻抗包括：选择性地接通形成该上拉网络的多个晶体管中的一些；
配置下拉网络以具有下拉端接阻抗包括：选择性地接通形成该下拉网络的多个晶体管中的一些。
24.权利要求21-23的任一个的方法，还包括：
执行校准来校准该上拉端接阻抗、下拉端接阻抗、第一驱动阻抗和第二驱动阻抗。
25.权利要求24的方法，其中，所述执行校准包括：
当数据输出为逻辑高时校准用于驱动模式的上拉网络；
当数据输出为逻辑低时校准用于驱动模式的下拉网络；
校准用于端接模式的上拉网络；和
校准用于端接模式的下拉网络校准。
26.权利要求24的方法，其中，所述执行校准包括：
当数据输出为逻辑高时校准用于驱动模式的上拉网络以产生第一校准结果；
当数据输出为逻辑低时使用该第一校准结果来校准用于驱动模式的下拉网络；
校准用于端接模式的上拉网络以产生第二校准结果；
使用该第二校准结果来校准用于端接模式的下拉网络。
CN2008801022640A 2007-06-08 2008-06-06 提供组合的驱动和端接的设备、装置及方法 Expired - Fee Related CN101779373B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US94279807P 2007-06-08 2007-06-08
US60/942798 2007-06-08
PCT/CA2008/001069 WO2008148197A1 (en) 2007-06-08 2008-06-06 Dynamic impedance control for input/output buffers

Publications (2)

Publication Number Publication Date
CN101779373A true CN101779373A (zh) 2010-07-14
CN101779373B CN101779373B (zh) 2013-06-12

Family

ID=40093105

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801022640A Expired - Fee Related CN101779373B (zh) 2007-06-08 2008-06-06 提供组合的驱动和端接的设备、装置及方法

Country Status (9)

Country Link
US (5) US7834654B2 (zh)
EP (1) EP2171844B1 (zh)
JP (1) JP5312453B2 (zh)
KR (1) KR20100029236A (zh)
CN (1) CN101779373B (zh)
CA (1) CA2688277A1 (zh)
ES (1) ES2507075T3 (zh)
TW (1) TW200910373A (zh)
WO (1) WO2008148197A1 (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103077736A (zh) * 2012-12-21 2013-05-01 西安华芯半导体有限公司 一种可兼容ddr2和ddr3的ocd模块
CN103152029A (zh) * 2011-11-04 2013-06-12 硅实验室股份有限公司 灵活的低功率转换速率控制输出缓冲器
CN104135268A (zh) * 2014-06-27 2014-11-05 晨星半导体股份有限公司 适用于ddr的信号传输电路
CN105659499A (zh) * 2013-10-17 2016-06-08 高通股份有限公司 具有增强的可靠性和密度的经校准输出驱动器
CN106158006A (zh) * 2015-04-14 2016-11-23 中芯国际集成电路制造(上海)有限公司 输出缓冲器
CN106250338A (zh) * 2015-06-15 2016-12-21 爱思开海力士有限公司 输出驱动器、使用其的半导体装置、系统和计算系统
CN106486157A (zh) * 2015-08-27 2017-03-08 新唐科技股份有限公司 驱动电路
CN106656157A (zh) * 2016-11-18 2017-05-10 深圳市紫光同创电子有限公司 一种用于可编程逻辑器件的缓冲电路
CN107452420A (zh) * 2016-05-31 2017-12-08 联芯科技有限公司 存储装置和存储器控制器
CN107786197A (zh) * 2016-08-25 2018-03-09 爱思开海力士有限公司 数据传输器件以及包括其的半导体器件和系统
CN108123709A (zh) * 2016-11-30 2018-06-05 上海复旦微电子集团股份有限公司 输出电路
CN108428461A (zh) * 2017-02-13 2018-08-21 爱思开海力士有限公司 数据输出缓冲器
CN109741778A (zh) * 2018-12-29 2019-05-10 西安紫光国芯半导体有限公司 一种dram输出驱动电路及其减小漏电的方法
CN111199762A (zh) * 2018-11-20 2020-05-26 美光科技公司 用于独立地调谐裸片上终结阻抗和输出驱动阻抗的方法和设备，以及相关的半导体装置和系统
CN112216322A (zh) * 2019-07-09 2021-01-12 南亚科技股份有限公司 芯片外驱动器及动态随机存取存储器
CN115397079A (zh) * 2022-10-28 2022-11-25 深圳市爱图仕影像器材有限公司 一种通信阻抗匹配电路、灯具和灯具控制系统

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772533B1 (ko) 2006-09-27 2007-11-01 주식회사 하이닉스반도체 온 다이 터미네이션 회로 및 그의 구동 방법
TW200910373A (en) 2007-06-08 2009-03-01 Mosaid Technologies Inc Dynamic impedance control for input/output buffers
US7771115B2 (en) * 2007-08-16 2010-08-10 Micron Technology, Inc. Temperature sensor circuit, device, system, and method
KR101639762B1 (ko) * 2009-02-02 2016-07-14 삼성전자주식회사 출력 버퍼 회로 및 이를 포함하는 집적 회로
US8063658B2 (en) 2009-02-12 2011-11-22 Mosaid Technologies Incorporated Termination circuit for on-die termination
US9608630B2 (en) * 2009-05-06 2017-03-28 Micron Technology, Inc. Reference voltage circuits and on-die termination circuits, methods for updating the same, and methods for tracking supply, temperature, and/or process variation
US8606211B2 (en) 2009-06-23 2013-12-10 Qualcomm Incorporated High dynamic range receiver front-end with Q-enhancement
KR101789077B1 (ko) * 2010-02-23 2017-11-20 삼성전자주식회사 온-다이 터미네이션 회로, 데이터 출력 버퍼, 반도체 메모리 장치, 메모리 모듈, 온-다이 터미네이션 회로의 구동 방법, 데이터 출력 버퍼의 구동 방법 및 온-다이 터미네이션 트레이닝 방법
KR101166643B1 (ko) * 2010-09-07 2012-07-23 에스케이하이닉스 주식회사 데이터 출력 회로
KR20120121707A (ko) * 2011-04-27 2012-11-06 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
KR101874584B1 (ko) * 2012-04-03 2018-07-04 삼성전자주식회사 전압 방식 구동기
US8797084B2 (en) 2012-08-31 2014-08-05 International Business Machines Corporation Calibration schemes for charge-recycling stacked voltage domains
US8957700B2 (en) * 2012-09-28 2015-02-17 Analog Devices, Inc. Apparatus and methods for digital configuration of integrated circuits
CN102915756B (zh) * 2012-10-09 2015-05-20 无锡江南计算技术研究所 Ddr3信号端接结构
US9130557B2 (en) 2012-12-03 2015-09-08 Samsung Electronics Co., Ltd. Operating method of input/output interface
USRE49506E1 (en) 2012-12-03 2023-04-25 Samsung Electronics Co., Ltd. High/low speed mode selection for output driver circuits of a memory interface
WO2014099291A1 (en) * 2012-12-18 2014-06-26 Borgwarner Inc. Tensioner with spring force control in a second bore
WO2014112453A1 (ja) * 2013-01-16 2014-07-24 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
KR102044478B1 (ko) 2013-04-22 2019-11-13 삼성전자주식회사 드라이버 및 이를 포함하는 메모리 컨트롤러
US9454500B2 (en) * 2013-06-17 2016-09-27 Nxp B.V. Network communication control apparatus, system and method
KR102098243B1 (ko) 2013-07-19 2020-05-26 삼성전자주식회사 집적 회로 및 그것의 데이터 입력 방법
KR20150049267A (ko) 2013-10-29 2015-05-08 삼성전자주식회사 반도체 메모리 장치 및 이의 동작 방법
KR102185284B1 (ko) * 2013-12-12 2020-12-01 삼성전자 주식회사 온 다이 터미네이션 저항들의 부정합을 보상하는 버퍼 회로, 반도체 장치 반도체 장치의 동작방법
US9429610B2 (en) * 2014-01-16 2016-08-30 Qualcomm Incorporated Voltage dependent die RC modeling for system level power distribution networks
US9754093B2 (en) * 2014-08-28 2017-09-05 Ncr Corporation Methods and a system for automated authentication confidence
US10224935B2 (en) 2014-10-30 2019-03-05 Hewlett-Packard Development Company, L.P. Ratioed logic with a high impedance load
US9910482B2 (en) * 2015-09-24 2018-03-06 Qualcomm Incorporated Memory interface with adjustable voltage and termination and methods of use
KR102409872B1 (ko) * 2015-12-02 2022-06-17 에스케이하이닉스 주식회사 송신 회로 및 반도체 장치
US10425386B2 (en) * 2016-05-11 2019-09-24 Oracle International Corporation Policy enforcement point for a multi-tenant identity and data security management cloud service
KR102584637B1 (ko) 2016-08-22 2023-10-05 삼성전자주식회사 반도체 메모리 장치 및 반도체 장치
US10003336B1 (en) * 2017-03-14 2018-06-19 Xilinx, Inc. Integrated driver and termination circuit
KR102310508B1 (ko) * 2017-09-12 2021-10-08 에스케이하이닉스 주식회사 임피던스 조절 회로 및 이를 포함하는 집적 회로
US11063591B2 (en) * 2017-10-20 2021-07-13 Marvell Asia Pte, Ltd. Multi-termination scheme interface
CN116107384A (zh) * 2021-11-11 2023-05-12 瑞昱半导体股份有限公司 具有自参考阻抗的集成电路
US11677399B1 (en) * 2022-01-04 2023-06-13 Nanya Technology Corporation Interface circuit

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134311A (en) * 1990-06-07 1992-07-28 International Business Machines Corporation Self-adjusting impedance matching driver
US5107230A (en) * 1991-04-26 1992-04-21 Hewlett-Packard Company Switched drivers providing backmatch impedance for circuit test systems
US5194765A (en) * 1991-06-28 1993-03-16 At&T Bell Laboratories Digitally controlled element sizing
US5457407A (en) * 1994-07-06 1995-10-10 Sony Electronics Inc. Binary weighted reference circuit for a variable impedance output buffer
US5666078A (en) * 1996-02-07 1997-09-09 International Business Machines Corporation Programmable impedance output driver
US5990701A (en) * 1997-06-25 1999-11-23 Sun Microsystems, Inc. Method of broadly distributing termination for buses using switched terminators
US5955894A (en) * 1997-06-25 1999-09-21 Sun Microsystems, Inc. Method for controlling the impedance of a driver circuit
US6060907A (en) * 1997-06-25 2000-05-09 Sun Microsystems, Inc. Impedance control circuit
JP3579856B2 (ja) * 1997-07-08 2004-10-20 株式会社日立製作所 半導体集積回路システム
US6087847A (en) * 1997-07-29 2000-07-11 Intel Corporation Impedance control circuit
JPH11185479A (ja) * 1997-12-22 1999-07-09 Toshiba Corp 半導体集積回路
US6064224A (en) * 1998-07-31 2000-05-16 Hewlett--Packard Company Calibration sharing for CMOS output driver
US6118310A (en) * 1998-11-04 2000-09-12 Agilent Technologies Digitally controlled output driver and method for impedance matching
US6166563A (en) * 1999-04-26 2000-12-26 Intel Corporation Method and apparatus for dual mode output buffer impedance compensation
US6255874B1 (en) * 1999-07-28 2001-07-03 National Semiconductor Corporation Transistor channel width and slew rate correction circuit and method
KR100308791B1 (ko) * 1999-09-07 2001-11-05 윤종용 반도체 장치의 프로그래머블 임피던스 콘트롤 출력회로 및 프로그래머블 임피던스 콘트롤 방법
US6326802B1 (en) * 1999-09-30 2001-12-04 Intel Corporation On-die adaptive arrangements for continuous process, voltage and temperature compensation
US6326829B1 (en) * 1999-10-14 2001-12-04 Hewlett-Packard Company Pulse latch with explicit, logic-enabled one-shot
US6501293B2 (en) * 1999-11-12 2002-12-31 International Business Machines Corporation Method and apparatus for programmable active termination of input/output devices
US6329836B1 (en) * 2000-05-26 2001-12-11 Sun Microsystems, Inc. Resistive arrayed high speed output driver with pre-distortion
US6445245B1 (en) * 2000-10-06 2002-09-03 Xilinx, Inc. Digitally controlled impedance for I/O of an integrated circuit device
US6509757B1 (en) * 2001-08-02 2003-01-21 Agilent Technologies, Inc. Binary weighted thermometer code for PVT controlled output drivers
JP3721117B2 (ja) * 2001-10-29 2005-11-30 エルピーダメモリ株式会社 入出力回路と基準電圧生成回路及び半導体集積回路
US6885959B2 (en) * 2002-10-29 2005-04-26 Intel Corporation Circuit and method for calibrating DRAM pullup Ron to pulldown Ron
US6937055B2 (en) * 2002-12-23 2005-08-30 Mosaic Systems, Inc. Programmable I/O buffer
US7119549B2 (en) * 2003-02-25 2006-10-10 Rambus Inc. Output calibrator with dynamic precision
US6847225B2 (en) 2003-03-21 2005-01-25 Infineon Technologies Ag CML (current mode logic) OCD (off chip driver)—ODT (on die termination) circuit for bidirectional data transmission
JP3733128B2 (ja) * 2003-04-28 2006-01-11 トレックスデバイス株式会社 Ｄｃ／ｄｃコンバータの制御回路
WO2004112139A1 (ja) * 2003-06-10 2004-12-23 Fujitsu Limited 半導体装置とその製造方法
US6894529B1 (en) * 2003-07-09 2005-05-17 Integrated Device Technology, Inc. Impedance-matched output driver circuits having linear characteristics and enhanced coarse and fine tuning control
JP4258309B2 (ja) * 2003-08-01 2009-04-30 住友電気工業株式会社 半導体製造装置用サセプタおよびそれを搭載した半導体製造装置
KR100583636B1 (ko) * 2003-08-19 2006-05-26 삼성전자주식회사 단일의 기준 저항기를 이용하여 종결 회로 및 오프-칩구동 회로의 임피던스를 제어하는 장치
US6864704B1 (en) * 2003-09-24 2005-03-08 Altera Corporation Adjustable differential input and output drivers
JP4086757B2 (ja) * 2003-10-23 2008-05-14 Ｎｅｃエレクトロニクス株式会社 半導体集積回路の入出力インターフェース回路
US7133884B1 (en) 2003-11-26 2006-11-07 Bmc Software, Inc. Unobtrusive point-in-time consistent copies
US6967501B1 (en) * 2003-12-18 2005-11-22 Integrated Device Technology, Inc. Impedance-matched output driver circuits having enhanced predriver control
KR100533383B1 (ko) * 2004-03-12 2005-12-06 주식회사 하이닉스반도체 출력 드라이버 회로
KR100541557B1 (ko) * 2004-04-13 2006-01-10 삼성전자주식회사 메모리 모듈 및 이 모듈의 반도체 메모리 장치의 임피던스교정 방법
ES2557159T3 (es) * 2004-12-23 2016-01-22 Nualight Limited Iluminación de vitrina de exposición
US7135884B1 (en) * 2005-01-13 2006-11-14 Advanced Micro Devices, Inc. Voltage mode transceiver having programmable voltage swing and external reference-based calibration
KR100575006B1 (ko) * 2005-04-12 2006-04-28 삼성전자주식회사 Ｏｃｄ 회로와 ｏｄｔ 회로를 제어할 수 있는 반도체 장치및 제어 방법
US7389194B2 (en) * 2005-07-06 2008-06-17 Rambus Inc. Driver calibration methods and circuits
JP2007036546A (ja) * 2005-07-26 2007-02-08 Nec Electronics Corp インピーダンス調整回路と方法
US20070024317A1 (en) 2005-07-29 2007-02-01 Hansen James E Apparatus for obtaining precision integrated resistors
KR100744039B1 (ko) * 2005-09-27 2007-07-30 주식회사 하이닉스반도체 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치
KR100733430B1 (ko) * 2005-09-29 2007-06-29 주식회사 하이닉스반도체 반도체 메모리 장치
KR100753035B1 (ko) * 2005-09-29 2007-08-30 주식회사 하이닉스반도체 온-다이 터미네이션 테스트 장치
KR100879747B1 (ko) * 2006-06-30 2009-01-21 주식회사 하이닉스반도체 데이터 입출력드라이버의 임피던스를 조정할 수 있는반도체 장치
US7417452B1 (en) * 2006-08-05 2008-08-26 Altera Corporation Techniques for providing adjustable on-chip termination impedance
US7692446B2 (en) * 2006-08-24 2010-04-06 Hynix Semiconductor, Inc. On-die termination device
US7459930B2 (en) * 2006-11-14 2008-12-02 Micron Technology, Inc. Digital calibration circuits, devices and systems including same, and methods of operation
TW200910373A (en) * 2007-06-08 2009-03-01 Mosaid Technologies Inc Dynamic impedance control for input/output buffers

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103152029A (zh) * 2011-11-04 2013-06-12 硅实验室股份有限公司 灵活的低功率转换速率控制输出缓冲器
CN103152029B (zh) * 2011-11-04 2015-12-02 硅实验室股份有限公司 灵活的低功率转换速率控制输出缓冲器
CN103077736A (zh) * 2012-12-21 2013-05-01 西安华芯半导体有限公司 一种可兼容ddr2和ddr3的ocd模块
CN103077736B (zh) * 2012-12-21 2015-12-09 西安华芯半导体有限公司 一种可兼容ddr2和ddr3的ocd模块
CN105659499A (zh) * 2013-10-17 2016-06-08 高通股份有限公司 具有增强的可靠性和密度的经校准输出驱动器
CN104135268B (zh) * 2014-06-27 2017-04-12 晨星半导体股份有限公司 适用于ddr的信号传输电路
CN104135268A (zh) * 2014-06-27 2014-11-05 晨星半导体股份有限公司 适用于ddr的信号传输电路
CN106158006A (zh) * 2015-04-14 2016-11-23 中芯国际集成电路制造(上海)有限公司 输出缓冲器
CN106158006B (zh) * 2015-04-14 2019-05-17 中芯国际集成电路制造(上海)有限公司 输出缓冲器
CN106250338A (zh) * 2015-06-15 2016-12-21 爱思开海力士有限公司 输出驱动器、使用其的半导体装置、系统和计算系统
CN106250338B (zh) * 2015-06-15 2020-10-13 爱思开海力士有限公司 半导体装置
CN106486157A (zh) * 2015-08-27 2017-03-08 新唐科技股份有限公司 驱动电路
CN106486157B (zh) * 2015-08-27 2019-03-08 新唐科技股份有限公司 驱动电路
CN107452420B (zh) * 2016-05-31 2020-01-10 辰芯科技有限公司 存储装置和存储器控制器
CN107452420A (zh) * 2016-05-31 2017-12-08 联芯科技有限公司 存储装置和存储器控制器
CN107786197A (zh) * 2016-08-25 2018-03-09 爱思开海力士有限公司 数据传输器件以及包括其的半导体器件和系统
CN107786197B (zh) * 2016-08-25 2021-03-16 爱思开海力士有限公司 数据传输器件以及包括其的半导体器件和系统
CN106656157A (zh) * 2016-11-18 2017-05-10 深圳市紫光同创电子有限公司 一种用于可编程逻辑器件的缓冲电路
CN108123709A (zh) * 2016-11-30 2018-06-05 上海复旦微电子集团股份有限公司 输出电路
CN108428461A (zh) * 2017-02-13 2018-08-21 爱思开海力士有限公司 数据输出缓冲器
CN108428461B (zh) * 2017-02-13 2022-04-05 爱思开海力士有限公司 数据输出缓冲器
CN111199762A (zh) * 2018-11-20 2020-05-26 美光科技公司 用于独立地调谐裸片上终结阻抗和输出驱动阻抗的方法和设备，以及相关的半导体装置和系统
CN111199762B (zh) * 2018-11-20 2023-11-14 美光科技公司 用于独立地调谐裸片上终结阻抗和输出驱动阻抗的方法和设备，以及相关的半导体装置和系统
CN109741778A (zh) * 2018-12-29 2019-05-10 西安紫光国芯半导体有限公司 一种dram输出驱动电路及其减小漏电的方法
CN112216322A (zh) * 2019-07-09 2021-01-12 南亚科技股份有限公司 芯片外驱动器及动态随机存取存储器
CN115397079A (zh) * 2022-10-28 2022-11-25 深圳市爱图仕影像器材有限公司 一种通信阻抗匹配电路、灯具和灯具控制系统

Also Published As

Publication number Publication date
EP2171844A4 (en) 2010-08-25
TW200910373A (en) 2009-03-01
US20150008956A1 (en) 2015-01-08
US20110043246A1 (en) 2011-02-24
JP5312453B2 (ja) 2013-10-09
US20160277027A1 (en) 2016-09-22
US20080303546A1 (en) 2008-12-11
US9300291B2 (en) 2016-03-29
EP2171844A1 (en) 2010-04-07
US8035413B2 (en) 2011-10-11
CN101779373B (zh) 2013-06-12
ES2507075T3 (es) 2014-10-14
JP2010529759A (ja) 2010-08-26
US7834654B2 (en) 2010-11-16
EP2171844B1 (en) 2014-06-25
US8847623B2 (en) 2014-09-30
CA2688277A1 (en) 2008-12-11
KR20100029236A (ko) 2010-03-16
US20120019282A1 (en) 2012-01-26
WO2008148197A1 (en) 2008-12-11

Similar Documents

Publication Publication Date Title
CN101779373B (zh) 提供组合的驱动和端接的设备、装置及方法
US8508251B2 (en) Semiconductor devices having on-die termination structures for reducing current consumption and termination methods performed in the semiconductor devices
KR100879783B1 (ko) 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치
KR100670699B1 (ko) 온 다이 터미네이션 회로를 갖는 반도체메모리소자
US7683657B2 (en) Calibration circuit of on-die termination device
US7642808B2 (en) Impedance adjusting circuit and semiconductor memory device having the same
KR100866928B1 (ko) 적은 전류를 소모하는 온 다이 터미네이션 장치.
JP2010021994A (ja) ターミネーション抵抗回路
US20080211533A1 (en) Impedance matching circuit and semiconductor memory device with the same
KR100870427B1 (ko) 온 다이 터미네이션 장치.
KR100568875B1 (ko) 반도체 장치에서의 출력 드라이버
US10985757B2 (en) Dynamic impedance control for input/output buffers
KR20110131368A (ko) 반도체 장치
KR100942948B1 (ko) 터미네이션 저항 회로, 온 다이 터미네이션 장치 및 반도체메모리 장치
KR20090023833A (ko) 온 다이 터미네이션 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: CONVERSANT INTELLECTUAL PROPERTY MANAGEMENT INC.

Free format text: FORMER NAME: MOSAID TECHNOLOGIES INC.

CP01 Change in the name or title of a patent holder

Address after: Ontario, Canada

Patentee after: Examine Vincent Zhi Cai management company

Address before: Ontario, Canada

Patentee before: Mosaid Technologies Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130612

Termination date: 20160606