KR102409872B1 - 송신 회로 및 반도체 장치 - Google Patents

송신 회로 및 반도체 장치 Download PDF

Info

Publication number
KR102409872B1
KR102409872B1 KR1020150170817A KR20150170817A KR102409872B1 KR 102409872 B1 KR102409872 B1 KR 102409872B1 KR 1020150170817 A KR1020150170817 A KR 1020150170817A KR 20150170817 A KR20150170817 A KR 20150170817A KR 102409872 B1 KR102409872 B1 KR 102409872B1
Authority
KR
South Korea
Prior art keywords
pull
signal
data
level
voltage
Prior art date
Application number
KR1020150170817A
Other languages
English (en)
Other versions
KR20170064842A (ko
Inventor
오상묵
이종천
전준현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150170817A priority Critical patent/KR102409872B1/ko
Priority to US15/060,859 priority patent/US9647666B1/en
Publication of KR20170064842A publication Critical patent/KR20170064842A/ko
Application granted granted Critical
Publication of KR102409872B1 publication Critical patent/KR102409872B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/026—Arrangements for coupling transmitters, receivers or transceivers to transmission lines; Line drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)

Abstract

인에이블 신호 및 제 1 데이터에 응답하여 풀업 신호 및 풀다운 신호를 생성하는 프리 드라이빙부; 및 외부 전압 및 접지 전압을 인가 받고, 상기 풀업 신호 및 상기 풀다운 신호에 응답하여 전달 데이터를 생성하는 메인 드라이빙부를 포함하며, 상기 풀업 신호 및 상기 풀다운 신호는 상기 메인 드라이빙부에 인가되는 외부 전압보다 높은 전압 레벨로 인에이블되는 것을 특징으로 한다.

Description

송신 회로 및 반도체 장치{Transmitter and Semiconductor Apparatus}
본 발명은 반도체 집적 회로에 관한 것으로, 보다 구체적으로는 송신 회로 및 반도체 장치에 관한 것이다.
반도체 장치는 외부 다른 반도체 장치와 신호(예를 들어, 데이터)를 송수신하게 구성된다.
또한 반도체 장치는 반도체 장치 내부의 회로들 사이에서도 신호를 송수신하게 구성된다.
그러므로, 반도체 장치는 신호를 송신하는 회로와 신호를 수신하는 회로를 포함한다.
본 발명은 신호를 송수신하는 데 소모되는 전력을 줄이면서도 신호를 정확히 송수신할 수 있는 반도체 장치를 제공하기 위한 것이다.
본 발명의 실시예에 따른 송신 회로는 인에이블 신호 및 제 1 데이터에 응답하여 풀업 신호 및 풀다운 신호를 생성하는 프리 드라이빙부; 및 외부 전압 및 접지 전압을 인가 받고, 상기 풀업 신호 및 상기 풀다운 신호에 응답하여 전달 데이터를 생성하는 메인 드라이빙부를 포함하며, 상기 풀업 신호 및 상기 풀다운 신호는 상기 메인 드라이빙부에 인가되는 외부 전압보다 높은 전압 레벨로 인에이블되는 것을 특징으로 한다.
본 발명의 실시예에 따른 반도체 장치는 제 1 데이터에 응답하여 풀업 신호 및 풀다운 신호를 생성하고, 상기 풀업 신호 및 상기 풀다운 신호에 응답하여 전달 데이터를 입출력 라인으로 출력하는 신호 송신부; 및 상기 입출력 라인을 통해 전달 받은 상기 전달 데이터에 응답하여 제 2 데이터로서 출력하는 신호 수신부를 포함하며, 상기 제 1 데이터와 상기 제 2 데이터는 스윙폭이 동일하고, 상기 풀업 신호와 상기 풀다운 신호는 상기 제 1 및 제 2 데이터의 스윙폭보다 큰 스윙폭으로 스윙하며, 상기 전달 데이터는 상기 제 1 및 제 2 데이터의 스윙폭보다 작은 스윙폭으로 스윙하는 것을 특징으로 한다.
본 발명에 따른 반도체 장치는 신호를 송수신하는 데 소모되는 전력을 줄이면서도 신호를 정확히 송수신할 수 있는 장점이 있다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 구성도,
도 2는 도 1의 신호 송신부의 실시예에 따른 구성도,
도 3은 도 1의 신호 송신부의 실시예에 따른 구성도이다.
본 발명의 실시예에 따른 반도체 장치는 송수신되는 신호들 중 데이터를 예로하여 설명하지만, 데이터만을 한정하여 설명하는 것이 아님을 밝혀둔다.
본 발명의 실시예에 따른 반도체 장치는 도 1에 도시된 바와 같이, 데이터 생성부(100), 신호 송신부(200), 및 신호 수신부(300)를 포함할 수 있다.
상기 데이터 생성부(100)는 외부 전압(VDD)과 접지 전압(VSS) 각각의 레벨로 천이하는 제 1 데이터(DATA_A)를 생성할 수 있다. 예를 들어, 상기 데이터 생성부(100)는 하이 레벨의 상기 제 1 데이터(DATA_A)를 생성할 경우 상기 제 1 데이터(DATA_A)의 전압 레벨을 상기 외부 전압(VDD)의 전압 레벨까지 높인다. 상기 데이터 생성부(100)는 로우 레벨의 상기 제 1 데이터(DATA_A)를 생성할 경우 상기 제 1 데이터(DATA_A)의 전압 레벨을 상기 접지 전압(VSS)의 전압 레벨까지 낮춘다.
상기 신호 송신부(200)는 인에이블 신호(EN)가 인에이블되면 상기 제 1 데이터(DATA_A)에 응답하여 전달 데이터(DATA_tr)를 생성하고, 상기 전달 데이터(DATA_tr)를 입출력 라인(I/O_Line)으로 출력한다. 이때, 상기 전달 데이터(DATA_tr)는 상기 외부 전압(VDD)보다 낮은 전압 레벨과 접지 전압(VSS) 각각의 레벨로 천이될 수 있다.
상기 신호 송신부(200)는 프리 드라이빙부(210) 및 메인 드라이빙부(220)를 포함할 수 있다.
상기 프리 드라이빙부(210)는 상기 인에이블 신호(EN) 및 상기 제 1 데이터(DATA_A)에 응답하여 풀업 신호(PU) 및 풀다운 신호(PD)를 생성한다. 예를 들어, 상기 프리 드라이빙부(210)는 상기 인에이블 신호(EN)가 인에이블되면 상기 제 1 데이터(DATA_A)에 응답하여 상기 풀업 신호(PU) 및 상기 풀다운 신호(PD) 중 하나의 신호를 인에이블시킨다. 또한 상기 프리 드라이빙부(210)는 상기 인에이블 신호(EN)가 디스에이블되면 상기 풀업 신호(PU) 및 상기 풀다운 신호(PD)를 모두 디스에이블시킨다. 이때, 상기 프리 드라이빙부(210)는 드라이빙 전압(VNN) 및 접지 전압(VSS)을 인가 받는다. 이때, 상기 드라이빙 전압(VNN)은 상기 외부 전압(VDD)보다 높은 전압 레벨의 전압으로서, 반도체 장치 외부에서 인가되는 전압일 수도 있고, 반도체 장치 내부에서 생성된 전압일 수도 있다. 상기 프리 드라이빙부(210)가 인에이블시키는 상기 풀업 신호(PU) 및 상기 풀다운 신호(PD)의 전압 레벨은 상기 드라이빙 전압(VNN) 레벨이므로, 인에이블된 상기 풀업 신호(PU) 상기 풀다운 신호(PD)의 전압 레벨은 외부 전압(VDD)의 전압 레벨보다 높다. 또한 디스에이블된 상기 풀업 신호(PU) 및 상기 풀다운 신호(PD)의 전압 레벨은 접지 전압(VSS)의 전압 레벨이다.
상기 메인 드라이빙부(220)는 상기 풀업 신호(PU) 및 상기 풀다운 신호(PD)에 응답하여 상기 전달 데이터(DATA_tr)를 생성한다. 예를 들어, 상기 메인 드라이빙부(220)는 상기 풀업 신호(PU)가 인에이블되면 상기 전달 데이터(DATA_tr)를 풀업시키고, 상기 풀다운 신호(PD)가 인에이블되면 상기 전달 데이터(DATA_tr)를 풀다운시킨다. 이때, 상기 메인 드라이빙부(220)는 하이 레벨의 상기 전달 데이터(DATAT_tr)를 출력하기 위하여 인에이블된 상기 풀업 신호(PU)에 응답하여 풀업 동작을 수행한다. 상기 메인 드라이빙부(220)는 로우 레벨의 상기 전달 데이터(DATA_tr)를 출력하기 위하여 인에이블된 상기 풀다운 신호(PD)에 응답하여 풀다운 동작을 수행한다. 하이 레벨의 상기 전달 데이터(DATA_tr)의 전압 레벨은 외부 전압(VDD)의 전압 레벨보다 낮은 전압 레벨이 되고, 로우 레벨의 상기 전달 데이터(DATA_tr)의 전압 레벨은 접지 전압(VSS)의 전압 레벨이 된다. 상기 메인 드라이빙부(220)는 상기 전달 데이터(DATA_tr)를 상기 입출력 라인(I/O_Line)을 통해 출력하므로, 상기 메인 드라이빙부(220)는 상기 입출력 라인(I/O_Line)을 풀업시키고, 상기 입출력 라인(I/O_Line)을 풀다운시킨다고 할 수 있다.
상기 신호 수신부(300)는 상기 전달 데이터(DATA_tr)에 응답하여 외부 전압(VDD)과 접지 전압(VSS) 각각의 전압 레벨로 천이하는 제 2 데이터(DATA_B)를 출력한다.
상기 신호 수신부(300)는 제 1 레벨 쉬프팅부(310), 및 데이터 입력부(320)를 포함할 수 있다.
상기 제 1 레벨 쉬프팅부(310)는 외부 전압(VDD)보다 낮은 전압 레벨과 접지 전압(VSS) 레벨로 천이하는 상기 전달 데이터(DATA_tr)를 입력 받아 외부 전압(VDD)과 접지 전압(VSS) 레벨로 천이하는 레벨 쉬프팅 데이터(DATA_s)를 생성한다. 예를 들어, 상기 제 1 레벨 쉬프팅부(310)는 외부 전압(VDD) 레벨보다 낮은 전압 레벨로 천이된 상기 전달 데이터(DATA_tr)가 입력되면 상기 전달 데이터(DATA_tr)를 레벨 쉬프팅시켜 외부 전압(VDD) 레벨의 레벨 쉬프팅 데이터(DATA_s)를 생성한다. 상기 제 1 레벨 쉬프팅부(310)는 접지 전압(VSS) 레벨로 천이된 상기 전달 데이터(DATA_tr)가 입력되면 접지 전압(VSS) 레벨로 천이된 상기 레벨 쉬프팅 데이터(DATA_s)를 생성한다.
상기 데이터 입력부(320)는 외부 전압(VDD)과 접지 전압(VSS) 레벨로 천이하는 상기 레벨 쉬프팅 데이터(DATA_s)를 드라이빙하여 제 2 데이터(DATA_B)로서 출력한다.
상기 프리 드라이빙부(210) 및 상기 메인 드라이빙부(220)를 포함하는 상기 신호 송신부(200)는 도 2에 도시된 바와 같이 구성될 수 있다.
상기 프리 드라이빙부(210)는 제 1 및 제 2 인버터(IV1, IV2), 및 제 1 및 제 2 로직부(211, 212)를 포함할 수 있다.
상기 제 1 로직부(211)는 상기 인에이블 신호(EN)가 인에이블되면 상기 제 1 데이터(DATA_A)에 응답하여 상기 풀업 신호(PU)를 생성한다. 상기 제 1 로직부(211)는 상기 인에이블 신호(EN)가 디스에이블되면 상기 제 1 데이터(DATA_A)와는 무관하게 상기 풀업 신호(PU)를 디스에이블시킨다. 예를 들어, 상기 제 1 로직부(211)는 상기 인에이블 신호(EN)가 하이 레벨로 인에이블되고 상기 제 1 데이터(DATA_A)가 하이 레벨이면 상기 드라이빙 전압(VNN) 레벨로 상기 풀업 신호(PU)를 인에이블시킨다. 상기 제 1 로직부(211)는 상기 인에이블 신호(EN)가 하이 레벨로 인에이블되고 상기 제 1 데이터(DATA_A)가 로우 레벨이면 상기 접지 전압(VSS) 레벨로 상기 풀업 신호(PU)를 디스에이블시킨다. 상기 제 1 로직부(211)는 상기 인에이블 신호(EN)가 로우 레벨로 디스에이블되면 상기 풀업 신호(PU)를 접지 전압(VSS) 레벨로 디스에이블시킨다.
상기 제 1 인버터(IV1)는 상기 인에이블 신호(EN)를 입력 받으며, 상기 제 2 인버터(IV2)는 상기 제 1 데이터(DATA_A)를 입력 받는다.
상기 제 1 로직부(211)는 제 1 내지 제 4 트랜지스터(P1, P2, N1, N2)를 포함할 수 있다. 상기 제 1 트랜지스터(P1)는 게이트에 상기 제 1 인버터(IV1)의 출력 신호를 입력 받고, 소오스에 상기 드라이빙 전압(VNN)을 인가 받는다. 상기 제 2 트랜지스터(P2)는 게이트에 상기 제 2 인버터(IV2)의 출력 신호를 입력 받고, 소오스에 상기 제 1 트랜지스터(P1)의 드레인이 연결된다. 상기 제 3 트랜지스터(N1)는 게이트에 상기 제 1 인버터(IV1)의 출력 신호를 입력 받고, 드레인에 상기 제 2 트랜지스터(P2)의 드레인이 연결되며, 소오스에 접지 전압(VSS)을 인가 받는다. 상기 제 4 트랜지스터(N2)는 게이트에 상기 제2 인버터(IV2)의 출력 신호를 입력 받고, 드레인에 상기 제 2 트랜지스터(P2)의 드레인이 연결되며, 소오스에 접지 전압(VSS)을 인가 받는다. 이때, 상기 제 1 로직부(211)는 상기 제 2 트랜지스터(P2)의 드레인, 및 상기 제 3 및 제 4 트랜지스터(N1, N2)의 드레인들이 공통 연결된 노드에서 상기 풀업 신호(PU)를 출력한다.
상기 제 1 로직부(211)의 동작을 더욱 상세히 설명하면 다음과 같다.
상기 인에이블 신호(EN)가 하이 레벨로 인에이블되면 상기 제 1 인버터(IV1)는 로우 레벨로 디스에이블된 신호를 상기 제 1 및 제 3 트랜지스터(P1, N1)로 출력한다. 로우 레벨의 신호를 입력 받은 상기 제 1 트랜지스터(P1)는 턴온되어 상기 드라이빙 전압(VNN)을 상기 제 2 트랜지스터(P2)에 인가시킨다. 상기 인에이블 신호(EN)가 하이 레벨로 인에이블된 상태 즉, 상기 제 1 트랜지스터(P1)가 턴온되고 상기 제 3 트랜지스터(N1)가 턴오프된 상태에서 상기 제 1 데이터(DATA_A)는 상기 제 2 인버터(IV2)를 통해 상기 제 2 트랜지스터(P2) 및 상기 제 4 트랜지스터(N2)에 전달된다. 이때, 상기 제 1 데이터(DATA_A)가 하이 레벨이면 상기 제 2 트랜지스터(P2)가 턴온되어 상기 풀업 신호(PU)가 상기 드라이빙 전압(VNN)의 전압 레벨로 인에이블된다. 또한 상기 제 1 데이터(DATA_A)가 로우 레벨이면 상기 제 4 트랜지스터(N2)가 턴온되어 상기 풀업 신호(PU)가 접지 전압(VSS) 레벨로 디스에이블된다. 한편, 상기 인에이블 신호(EN)가 로우 레벨로 디스에이블되면 상기 제 1 인버터(IV1)를 통해 하이 레벨의 신호가 상기 제 1 및 제 3 트랜지스터(P1, N1)이 입력되면, 상기 제 1 트랜지스터(P1)는 턴오프되고 상기 제 3 트랜지스터(N1)는 턴온된다. 상기 인에이블 신호(EN)가 로우 레벨로 디스에이블된 상태 즉 상기 제 3 트랜지스터(N1)가 턴온된 상태에서는 상기 풀업 신호(PU)는 상기 제 1 데이터(DATA_A)와는 무관하게 접지 전압(VSS) 레벨로 디스에이블된다. 이러한 동작을 수행하는 상기 제 1 로직부(211)는 상기 드라이빙 전압(VNN)과 접지 전압(VSS)을 인가 받아 동작하는 노어 게이트(NOR gate)로 구현될 수 있다.
상기 제 2 로직부(212)는 제 5 내지 제 8 트랜지스터(P3, P4, N3, N4)를 포함할 수 있다. 상기 제 5 트랜지스터(P3)는 게이트에 상기 제 1 인버터(IV1)의 출력 신호를 입력 받고, 소오스에 상기 드라이빙 전압(VNN)을 인가 받는다. 상기 제 6 트랜지스터(P4)는 게이트에 상기 제1 데이터(DATA_A)를 입력 받고, 소오스에 상기 제 5 트랜지스터(P3)의 드레인이 연결된다. 상기 제 7 트랜지스터(N3)는 게이트에 상기 제 1 인버터(IV1)의 출력 신호를 입력 받고, 드레인에 상기 제 6 트랜지스터(P4)의 드레인이 연결되며, 소오스에 접지 전압(VSS)을 인가 받는다. 상기 제 8 트랜지스터(N4)는 게이트에 상기 제 1 데이터(DATA_A)를 입력 받고, 드레인에 상기 제 6 트랜지스터(P4)의 드레인이 연결되며, 소오스에 접지 전압(VSS)을 인가 받는다. 이때, 상기 제 2 로직부(212)는 상기 제 6 트랜지스터(P4)의 드레인, 및 상기 제 7 및 제 8 트랜지스터(N3, N4)의 드레인들이 공통 연결된 노드에서 상기 풀다운 신호(PD)를 출력한다.
상기 제 2 로직부(212)의 동작을 더욱 상세히 설명하면 다음과 같다.
상기 인에이블 신호(EN)가 하이 레벨로 인에이블되면 상기 제 1 인버터(IV1)는 로우 레벨로 디스에이블된 신호를 상기 제 5 및 제 7 트랜지스터(P3, N3)로 출력한다. 로우 레벨의 신호를 입력 받은 상기 제 5 트랜지스터(P3)는 턴온되어 상기 드라이빙 전압(VNN)을 상기 제 6 트랜지스터(P4)에 인가시킨다. 상기 인에이블 신호(EN)가 하이 레벨로 인에이블된 상태 즉, 상기 제 5 트랜지스터(P3)가 턴온되고 상기 제 7 트랜지스터(N3)가 턴오프된 상태에서 상기 제 1 데이터(DATA_A)는 상기 제 6 트랜지스터(P4) 및 상기 제 8 트랜지스터(N4)에 전달된다. 이때, 상기 제 1 데이터(DATA_A)가 하이 레벨이면 상기 제 8 트랜지스터(N4)가 턴온되어 상기 풀다운 신호(PD)가 상기 접지 전압(VSS)의 전압 레벨로 디스에이블된다. 또한 상기 제 1 데이터(DATA_A)가 로우 레벨이면 상기 제 6 트랜지스터(P4)가 턴온되어 상기 풀다운 신호(PD)가 상기 드라이빙 전압(VNN) 레벨로 인에이블된다. 한편, 상기 인에이블 신호(EN)가 로우 레벨로 디스에이블되면 상기 제 1 인버터(IV1)를 통해 하이 레벨의 신호가 상기 제 5 및 제 7 트랜지스터(P3, N3)이 입력되면, 상기 제 5 트랜지스터(P3)는 턴오프되고 상기 제 7 트랜지스터(N3)는 턴온된다. 상기 인에이블 신호(EN)가 로우 레벨로 디스에이블된 상태 즉 상기 제 7 트랜지스터(N3)가 턴온된 상태에서는 상기 풀다운 신호(PD)는 상기 제 1 데이터(DATA_A)와는 무관하게 접지 전압(VSS) 레벨로 디스에이블된다. 이러한 동작을 수행하는 상기 제 2 로직부(212)는 상기 드라이빙 전압(VNN)과 접지 전압(VSS)을 인가 받아 동작하는 노어 게이트(NOR gate)로 구현될 수 있다.
다시 상기 제 1 및 제 2 로직부(211, 212)의 동작을 정리하면 다음과 같다.
상기 인에이블 신호(EN)가 인에이블된 상태에서 상기 제 1 데이터(DATA_A)가 하이 레벨이면 상기 제 1 로직부(211)는 상기 드라이빙 전압(VNN) 레벨로 인에이블된 상기 풀업 신호(PU)를 출력하고, 상기 제 2 로직부(212)는 접지 전압(VSS) 레벨로 디스에이블된 상기 풀다운 신호(PD)를 출력한다. 또한 상기 인에이블 신호(EN)가 인에이블된 상태에서 상기 제 1 데이터(DATA_A)가 로우 레벨이면 상기 제 1 로직부(211)는 접지 전압(VSS) 전압 레벨로 디스에이블된 상기 풀업 신호(PU)를 출력하고, 상기 제 2 로직부(212)는 상기 드라이빙 전압(VNN) 레벨로 인에이블된 상기 풀다운 신호(PD)를 출력한다. 즉, 상기 제 1 및 제 2 로직부(211, 212)는 상기 인에이블 신호(EN)가 인에이블되면 상기 제 1 데이터(DATA_A)에 응답하여 상기 풀업 신호(PU) 및 상기 풀다운 신호(PD) 중 하나의 신호를 인에이블시키고 나머지 하나의 신호를 디스에이블시킨다. 한편, 상기 인에이블 신호(EN)가 디스에이블되면 상기 제 1 및 제 2 로직부(211, 212)는 상기 풀업 신호(PU), 및 상기 풀다운 신호(PD)를 접지 전압(VSS) 레벨로 디스에이블시킨다.
상기 메인 드라이빙부(220)는 상기 풀업 신호(PU) 및 상기 풀다운 신호(PD)에 응답하여 풀업 동작 및 풀다운 동작을 수행하여 상기 전달 데이터(DATA_tr)를 생성한다.
상기 메인 드라이빙부(220)는 풀업부(221) 및 풀다운부(222)를 포함할 수 있다.
상기 풀업부(221)는 상기 풀업 신호(PU)에 응답하여 풀업 동작을 수행한다. 예를 들어, 상기 풀업부(221)는 상기 풀업 신호(PU)가 상기 드라이빙 전압(VNN) 레벨로 인에이블되면 풀업 동작을 수행하여 상기 전달 데이터(DATA_tr)를 생성한다.
상기 풀업부(221)는 제 9 트랜지스터(N5)를 포함할 수 있다. 상기 제 9 트랜지스터(N5)는 게이트에 상기 풀업 신호(PU)를 입력 받고, 드레인에 외부 전압(VDD)을 인가 받는다.
상기 풀다운부(222)는 상기 풀다운 신호(PD)에 응답하여 풀다운 동작을 수행한다. 예를 들어, 상기 풀다운부(222)는 상기 풀다운 신호(PD)가 상기 드라이빙 전압(VNN) 레벨로 인에이블되면 풀다운 동작을 수행하여 상기 전달 데이터(DATA_tr)를 생성한다.
상기 풀다운부(222)는 제 10 트랜지스터(N6)를 포함할 수 있다. 상기 제 10 트랜지스터(N6)는 게이트에 상기 풀다운 신호(PD)를 입력 받고, 드레인에 상기 제 9 트랜지스터(N5)의 소오스가 연결되며, 소오스에 접지 전압(VSS)을 인가 받는다. 이때, 상기 전달 데이터(DATA_tr)는 상기 제 9 트랜지스터(N5)와 상기 제 10 트랜지스터(N6)가 연결된 노드에서 출력된다. 상기 기술한 바와 같이, 상기 풀업부(221)와 상기 풀다운부(222)는 동일한 타입의 트랜지스터로 구현 가능하다.
이와 같이 구성된 상기 풀업부(221)와 상기 풀다운부(222)의 동작을 설명하면 다음과 같다.
상기 풀업부(221)는 상기 풀업 신호(PU)가 상기 드라이빙 전압(VNN) 레벨로 인에이블되면 풀업 동작을 수행하여 상기 전달 데이터(DATA_tr)를 생성한다. 더욱 상세히 설명하면, 상기 풀업부(221)는 상기 풀업 신호(PU)가 상기 드라이빙 전압(VNN) 레벨로 인에이블되면 상기 전달 데이터(DATA_tr)를 외부 전압(VDD)보다 낮은 전압 레벨로 풀업시킨다. 상기 풀업부(221)는 엔모스 타입의 트랜지스터(N5)로 구현되므로, 상기 풀업부(221)는 상기 전달 데이터(DATA_tr)를 풀업시킬 경우 즉, 상기 엔모스 트랜지스터(N5)가 턴온될 경우 상기 엔모스 트랜지스터(N5)는 드레인에 인가된 외부 전압(VDD)을 전압 강하시켜 소오스에 전달한다. 즉, 상기 풀업부(221)가 상기 풀업 동작을 수행하여 상기 전달 데이터(DATA_tr)를 생성할 경우, 상기 전달 데이터(DATA_tr)의 전압 레벨은 외부 전압(VDD)의 전압 레벨보다 낮은 전압 레벨이 된다. 이때, 게이트와 소오스의 전압 레벨이 동일하여 엔모스 트랜지스터가 턴온될 경우보다 게이트의 전압 레벨이 소오스의 전압 레벨보다 높아서 엔모스 트랜지스터가 턴온될 경우 엔모스 트랜지스터의 전압 강하가 적게 일어난다. 그러므로, 상기 풀업부(221)는 게이트의 전압 레벨이 소오스의 전압 레벨보다 높아져 턴온되므로 게이트와 소오스의 전압 레벨이 동일할 때보다 전압 강하가 적어, 더 높은 전압 레벨의 상기 전달 데이터(DATA_tr)를 생성할 수 있다.
도 1의 상기 신호 송신부(200)는 도 3에 도시된 실시예(200-1)로서도 구현 가능하다.
상기 신호 송신부(220-1)는 프리 드라이빙부(210-1), 메인 드라이빙부(220-1), 및 제 2 레벨 쉬프팅부(230-1)를 포함할 수 있다.
상기 제 2 레벨 쉬프팅부(230-1)는 외부 전압(VDD)과 접지 전압(VSS) 레벨로 천이하는 상기 인에이블 신호(EN)를 입력 받아 레벨 쉬프팅하여, 상기 드라이빙 전압(VNN)과 접지 전압(VSS) 레벨로 천이하는 레벨 쉬프팅 인에이블 신호(EN_s)를 생성한다. 예를 들어, 상기 제 2 레벨 쉬프팅부(230-1)는 외부 전압(VDD) 레벨로 인에이블된 상기 인에이블 신호(EN)가 입력되면 상기 드라이빙 전압(VNN) 레벨로 인에이블된 상기 레벨 쉬프팅 인에이블 신호(EN_s)를 생성한다. 또한 상기 제 2 레벨 쉬프팅부(230-1)는 접지 전압(VSS) 레벨로 디스에이블된 상기 인에이블 신호(EN)가 입력되면 접지 전압(VSS) 레벨로 디스에이블된 상기 레벨 쉬프팅 인에이블 신호(EN_s)를 생성한다.
상기 프리 드라이빙부(210-1)는 제 1 및 제 2 인버터(IV1, IV2), 및 제 1 및 제 2 로직부(211-1, 212-1)를 포함할 수 있다.
상기 제 1 로직부(211-1)는 상기 인에이블 신호(EN)가 인에이블되면 상기 제 1 데이터(DATA_A)에 응답하여 상기 풀업 신호(PU)를 생성한다. 상기 제 1 로직부(211-1)는 상기 인에이블 신호(EN)가 디스에이블되면 상기 제 1 데이터(DATA_A)와는 무관하게 상기 풀업 신호(PU)를 디스에이블시킨다. 예를 들어, 상기 제 1 로직부(211-1)는 상기 인에이블 신호(EN)가 하이 레벨로 인에이블되고 상기 제 1 데이터(DATA_A)가 하이 레벨이면 상기 드라이빙 전압(VNN) 레벨로 상기 풀업 신호(PU)를 인에이블시킨다. 상기 제 1 로직부(211-1)는 상기 인에이블 신호(EN)가 하이 레벨로 인에이블되고 상기 제 1 데이터(DATA_A)가 로우 레벨이면 상기 접지 전압(VSS) 레벨로 상기 풀업 신호(PU)를 디스에이블시킨다. 상기 제 1 로직부(211-1)는 상기 인에이블 신호(EN)가 로우 레벨로 디스에이블되면 상기 풀업 신호(PU)를 접지 전압(VSS) 레벨로 디스에이블시킨다.
상기 제 1 인버터(IV1)는 상기 레벨 쉬프팅 인에이블 신호(EN_s)를 입력 받으며, 상기 제 2 인버터(IV2)는 상기 제 1 데이터(DATA_A)를 입력 받는다. 이때, 상기 제 1 인버터(IV1)는 상기 드라이빙 전압(VNN) 및 접지 전압(VSS)을 인가 받아 동작한다. 그러므로, 상기 제 1 인버터(IV1)는 상기 드라이빙 전압(VNN) 레벨로 인에이블된 상기 레벨 쉬프팅 인에이블 신호(EN_s)가 입력되면 상기 레벨 쉬프팅 인에이블 신호(EN_s)를 반전시켜 접지 전압(VSS) 레벨의 신호를 출력하며, 상기 접지 전압(VSS) 레벨로 디스에이블된 상기 레벨 쉬프팅 인에이블 신호(EN_s)가 입력되면 상기 레벨 쉬프팅 인에이블 신호(EN_s)를 반전시켜 상기 드라이빙 전압(VNN)의 레벨의 신호를 출력한다.
상기 제 1 로직부(211-1)는 상기 드라이빙 전압(VNN)과 접지 전압(VSS)을 인가 받는다. 상기 제 1 로직부(211-1)는 상기 인에이블 신호(EN_s)가 인에이블되면 즉, 상기 제 1 인버터(IV1)의 출력 신호가 접지 전압(VSS)의 신호이면 상기 제 2 인버터(IV2)의 출력 신호를 반전시켜 상기 풀업 신호(PU)로서 출력한다. 상기 제 1 로직부(211-1)는 상기 인에이블 신호(EN)가 디스에이블되면 즉, 상기 제 1 인버터(IV1)의 출력 신호가 상기 드라이빙 전압(VNN) 레벨의 신호이면 상기 제 2 인버터(IV2)의 출력 신호와는 무관하게 상기 풀업 신호(PU)를 특정 레벨로 고정시킨다. 예를 들어, 상기 제 1 로직부(211-1)는 상기 인에이블 신호(EN)가 인에이블되고 상기 제 1 데이터(DATA_A)가 하이 레벨의 데이터이면 상기 풀업 신호(PU)를 상기 드라이빙 전압(VNN) 레벨로 인에이블시킨다. 상기 제 1 로직부(211-1)는 상기 인에이블 신호(EN)가 인에이블되고 상기 제 1 데이터(DATA_A)가 로우 레벨의 데이터이면 상기 풀업 신호(PU)를 접지 전압(VSS) 레벨로 디스에이블시킨다. 한편, 상기 제 1 로직부(211-1)는 상기 인에이블 신호(EN)가 디스에이블되면 상기 제1 데이터(DATA_A)와는 무관하게 상기 풀업 신호(PU)를 접지 전압(VSS) 레벨로 디스에이블시킨다. 상기 제 1 로직부(211-1)는 도 2에 도시된 제 1 로직부(211)와 동일하게 구성될 수 있다,
상기 제 2 로직부(212-1)는 상기 드라이빙 전압(VNN)과 접지 전압(VSS)을 인가 받는다. 상기 제 2 로직부(212-1)는 상기 인에이블 신호(EN_s)가 인에이블되면 즉, 상기 제 1 인버터(IV1)의 출력 신호가 접지 전압(VSS)의 신호이면 상기 제 1 데이터(DATA_A)를 반전시켜 상기 풀다운 신호(PD)로서 출력한다. 상기 제 2 로직부(212-1)는 상기 인에이블 신호(EN)가 디스에이블되면 즉, 상기 제 1 인버터(IV1)의 출력 신호가 상기 드라이빙 전압(VNN) 레벨의 신호이면 상기 제 1 데이터(DATA_A)와는 무관하게 상기 풀다운 신호(PD)를 특정 레벨로 고정시킨다. 예를 들어, 상기 제 2 로직부(212-1)는 상기 인에이블 신호(EN)가 인에이블되고 상기 제 1 데이터(DATA_A)가 하이 레벨의 데이터이면 상기 풀다운 신호(PD)를 상기 접지 전압(VSS) 레벨로 디스에이블시킨다. 상기 제 2 로직부(212-1)는 상기 인에이블 신호(EN)가 인에이블되고 상기 제 1 데이터(DATA_A)가 로우 레벨의 데이터이면 상기 풀다운 신호(PD)를 상기 드라이빙 전압(VNN) 레벨로 인에이블시킨다. 한편, 상기 제 2 로직부(212-1)는 상기 인에이블 신호(EN)가 디스에이블되면 상기 제1 데이터(DATA_A)와는 무관하게 상기 풀다운 신호(PD)를 접지 전압(VSS) 레벨로 디스에이블시킨다. 상기 제 2 로직부(212-1)는 도 2에 도시된 제 2 로직부(212)와 동일하게 구성될 수 있다,
다시 상기 제 1 및 제 2 로직부(211-1, 212-1)의 동작을 정리하면 다음과 같다.
상기 인에이블 신호(EN)가 인에이블된 상태에서 상기 제 1 데이터(DATA_A)가 하이 레벨이면 상기 제 1 로직부(211-1)는 상기 드라이빙 전압(VNN) 레벨로 인에이블된 상기 풀업 신호(PU)를 출력하고, 상기 제 2 로직부(212-1)는 접지 전압(VSS) 레벨로 디스에이블된 상기 풀다운 신호(PD)를 출력한다. 또한 상기 인에이블 신호(EN)가 인에이블된 상태에서 상기 제 1 데이터(DATA_A)가 로우 레벨이면 상기 제 1 로직부(211-1)는 접지 전압(VSS) 전압 레벨로 디스에이블된 상기 풀업 신호(PU)를 출력하고, 상기 제 2 로직부(212-1)는 상기 드라이빙 전압(VNN) 레벨로 인에이블된 상기 풀다운 신호(PD)를 출력한다. 즉, 상기 제 1 및 제 2 로직부(211-1, 212-1)는 상기 인에이블 신호(EN)가 인에이블되면 상기 제 1 데이터(DATA_A)에 응답하여 상기 풀업 신호(PU) 및 상기 풀다운 신호(PD) 중 하나의 신호를 인에이블시키고 나머지 하나의 신호를 디스에이블시킨다. 한편, 상기 인에이블 신호(EN)가 디스에이블되면 상기 제 1 및 제 2 로직부(211-1, 212-1)는 상기 풀업 신호(PU), 및 상기 풀다운 신호(PD)를 접지 전압(VSS) 레벨로 디스에이블시킨다. 이때, 도 3에 도시된 신호 송신부(200-1)는 도 2에 도시된 신호 송신부(200)에 비해 제 2 레벨 쉬프팅부(230-1)를 더 포함하고, 제 1 인버터(IV1)는 상기 드라이빙 전압(VNN)과 접지 전압(VSS)을 인가 받아 동작한다. 따라서 상기 제 1 및 제 2 로직부(211-1, 212-1)에 입력되는 상기 제 1 인버터(IV1)의 출력 신호는 상기 드라이빙 전압(VNN)과 접지 전압(VSS)을 천이하는 신호가 된다. 상기 제 1 및 제 2 로직부(211-1, 212-1)가 도 2에 도시된 상기 제 1 및 제 2 로직부(211, 212)와 동일하게 구성될 경우, 상기 제 1 및 제 2 로직부(211-1, 212-1)를 구성하는 트랜지스터들중 상기 제 1 인버터(IV1)의 출력 신호를 게이트에 입력 받는 트랜지스터(P1, P3)는 소오스에 인가 받는 전압과 동일한 전압으로 입력되는 게이트에 의해 턴오프된다. 소오스와 게이트에 동일한 전압이 인가되어 턴오프되는 트랜지스터(P1, P3)는 누설 전류가 생성되는 것을 방지한다.
상기 메인 드라이빙부(220-1)는 상기 풀업 신호(PU) 및 상기 풀다운 신호(PD)에 응답하여 풀업 동작 및 풀다운 동작을 수행하여 상기 전달 데이터(DATA_tr)를 생성한다.
상기 메인 드라이빙부(220-1)는 풀업부(221-1) 및 풀다운부(222-1)를 포함할 수 있다.
상기 풀업부(221-1)는 상기 풀업 신호(PU)에 응답하여 풀업 동작을 수행한다. 예를 들어, 상기 풀업부(221-1)는 상기 풀업 신호(PU)가 상기 드라이빙 전압(VNN) 레벨로 인에이블되면 풀업 동작을 수행하여 상기 전달 데이터(DATA_tr)를 생성한다. 상기 풀업부(221-1)는 도 2에 도시된 풀업부(221)와 동일하게 구성될 수 있다.
상기 풀다운부(222-1)는 상기 풀다운 신호(PD)에 응답하여 풀다운 동작을 수행한다. 예를 들어, 상기 풀다운부(222-1)는 상기 풀다운 신호(PD)가 상기 드라이빙 전압(VNN) 레벨로 인에이블되면 풀다운 동작을 수행하여 상기 전달 데이터(DATA_tr)를 생성한다. 상기 풀다운부(222-1)는 도 2에 도시된 풀다운부(222)와 동일하게 구성될 수 있다. 상기 풀업부(221-1)와 상기 풀다운부(222-1)는 동일한 타입의 트랜지스터로 구현 가능하다.
이와 같이 구성된 상기 풀업부(221-1)와 상기 풀다운부(222-1)의 동작을 설명하면 다음과 같다.
상기 풀업부(221-1)는 상기 풀업 신호(PU)가 상기 드라이빙 전압(VNN) 레벨로 인에이블되면 풀업 동작을 수행하여 상기 전달 데이터(DATA_tr)를 생성한다. 더욱 상세히 설명하면, 상기 풀업부(221-1)는 상기 풀업 신호(PU)가 상기 드라이빙 전압(VNN) 레벨로 인에이블되면 상기 전달 데이터(DATA_tr)를 외부 전압(VDD)보다 낮은 전압 레벨로 풀업시킨다. 상기 풀업부(221-1)는 도 2의 풀업부(221)와 같이 엔모스 타입의 트랜지스터(N5)로 구현가능하다. 상기 풀업부(221-1)는 상기 전달 데이터(DATA_tr)를 풀업시킬 경우 즉, 엔모스 트랜지스터가 턴온될 경우 상기 엔모스 트랜지스터는 드레인에 인가된 외부 전압(VDD)을 전압 강하시켜 소오스에 전달한다. 즉, 상기 풀업부(221-1)가 상기 풀업 동작을 수행하여 상기 전달 데이터(DATA_tr)를 생성할 경우, 상기 전달 데이터(DATA_tr)의 전압 레벨은 외부 전압(VDD)의 전압 레벨보다 낮은 전압 레벨이 된다. 이때, 게이트와 소오스의 전압 레벨이 동일하여 엔모스 트랜지스터가 턴온될 경우보다 게이트의 전압 레벨이 소오스의 전압 레벨보다 높아서 엔모스 트랜지스터가 턴온될 경우 엔모스 트랜지스터의 전압 강하가 적게 일어난다. 그러므로, 상기 풀업부(221-1)가 엔모스 트랜지스터로 구현될 경우 게이트의 전압 레벨이 소오스의 전압 레벨보다 높아져 턴온되므로 게이트와 소오스의 전압 레벨이 동일할 때보다 전압 강하가 적어, 게이트와 소오스에 동일한 전압(예를 들어, 외부 전압)이 인가되어 턴온될 경우보다 더 높은 전압 레벨의 상기 전달 데이터(DATA_tr)를 생성할 수 있다.
이와 같이 구성된 본 발명의 실시예에 따른 반도체 장치의 동작을 설명하면 다음과 같다.
외부 전압(VDD)와 접지 전압(VSS)을 인가 받아 동작하는 데이터 생성부(100)에서 제 1 데이터(DATA_A)가 출력된다. 상기 제 1 데이터(DATA_A)는 외부 전압(VDD)과 접지 전압(VSS)로 천이하는 신호로 생성된다.
신호 송신부(200-1)는 상기 제 1 데이터(DATA_A) 및 인에이블 신호(EN)에 응답하여 전달 데이터(DATA_tr)를 입출력 라인(I/O_Line)으로 출력한다. 이때, 상기 전달 데이터(DATA_tr)는 외부 전압(VDD)의 전압 레벨보다 낮은 전압과 접지 전압(VSS)로 천이하는 신호로 생성된다. 상기 전달 데이터(DATA_tr)가 외부 전압(VDD)의 전압 레벨보다 낮은 전압일 경우, 상기 전달 데이터(DATA_tr)의 전압 레벨은 접지 전압(VSS) 레벨보다 높은 레벨로 생성된다.
상기 신호 송신부(200-1)의 동작을 더욱 상세히 설명하면 다음과 같다.
상기 신호 송신부(200-1)는 프리 드라이빙부(210-1) 및 메인 드라이빙부(220-1)를 포함할 수 있다.
상기 프리 드라이빙부(210-1)는 상기 인에이블 신호(EN)가 인에이블되면 상기 제 1 데이터(DATA_A)에 응답하여 풀업 신호(PU) 및 풀다운 신호(PD) 중 하나를 인에이블시키고 나머지 하나를 디스에이블시킨다. 예를 들어, 상기 프리 드라이빙부(210-1)는 상기 인에이블 신호(EN)가 인에이블되고 상기 제1 데이터(DATA_A)가 하이 레벨이면 상기 풀업 신호(PU)를 드라이빙 전압(VNN)의 전압 레벨로 인에이블시키고 상기 풀다운 신호(PD)를 접지 전압(VSS)의 전압 레벨로 디스에이블시킨다. 또한 상기 프리 드라이빙부(210-1)는 상기 인에이블 신호(EN)가 인에이블되고 상기 제 1 데이터(DATA_A)가 로우 레벨이면 상기 풀업 신호(PU)를 접지 전압(VSS)의 전압 레벨로 디스에이블시키고, 상기 풀다운 신호(PD)를 상기 드라이빙 전압(VNN)의 전압 레벨로 인에이블시킨다. 한편, 상기 프리 드라이빙부(210)는 상기 인에이블 신호(EN)가 디스에이블되면 상기 풀업 신호(PU) 및 상기 풀다운 신호(PD)를 모두 접지 전압(VSS) 레벨로 디스에이블시킨다.
상기 메인 드라이빙부(220-1)는 상기 풀업 신호(PU) 및 상기 풀다운 신호(PD)에 응답하여 상기 전달 데이터(DATA_tr)를 생성하고, 상기 전달 데이터(DATA_tr)를 상기 입출력 라인(I/O_Line)으로 출력한다. 상기 메인 드라이빙부(220-1)는 외부 전압(VDD)과 접지 전압(VSS)을 인가 받아 동작한다. 이때, 상기 드라이빙 전압(VNN)은 외부 전압(VDD)의 전압 레벨보다 높은 전압 레벨의 전압이다.
상기 메인 드라이빙부(220-1)는 도 2에 도시된 바와 같이, 엔모스 트랜지스터(N5, N6)로 구성된 풀업부(221-1) 및 풀다운부(222-1)를 포함할 수 있다.
상기 풀업부(221-1)는 상기 풀업 신호(PU)가 인에이블되면 풀업 동작을 수행하여 상기 전달 데이터(DATA_tr)를 생성한다. 이때, 상기 풀업부(221-1)는 게이트에 드라이빙 전압(VNN) 레벨로 인에이블된 상기 풀업 신호(PU)를 입력 받고, 소오스에 외부 전압(VDD)을 인가 받는 엔모스 트랜지스터(N5)로 구현된다. 게이트와 소오스에 동일한 전압 레벨이 인가되어 턴온되는 엔모스 트랜지스터의 턴온 저항 즉, 턴온된 엔모스 트랜지스터의 전압 강하보다 게이트에 인가되는 전압 레벨이 소오소에 인가된 전압 레벨보다 높아 턴온된 엔모스 트랜지스터의 턴온 저항 즉, 턴온된 엔모스 트랜지스터의 전압 강하가 더 적다. 그러므로, 상기 풀업부(221)의 턴온된 엔모스 트랜지스터(N5)는 소오스에 인가된 전압 레벨보다 게이트에 인가된 전압 레벨이 더 높기 때문에, 게이트와 소오스에 동일한 전압 레벨이 인가되어 턴온된 엔모스 트랜지스터보다 적은 턴온 저항 즉, 적은 전압 강하를 발생시킨다.
상기 풀다운부(222-1)는 상기 풀다운 신호(PD)가 인에이블되는 풀다운 동작을 수행하여 상기 전달 데이터(DATA_tr)를 생성한다. 이때, 상기 풀다운부(222-1)는 게이트에 상기 드라이빙 전압(VNN) 레벨로 인에이블된 상기 풀다운 신호(PD)를 입력 받고, 소오스에 외부 전압(VDD)을 인가 받는 엔모스 트랜지스터(N6)로 구현된다. 상기 풀다운부(222-1) 또한 게이트에 인가되는 전압 즉, 상기 풀다운 신호(PD)가 상기 드라이빙 전압(VNN) 레벨일 경우 게이트에 인가되는 전압 레벨이 소오스에 인가되는 전압 레벨보다 높은 상태로 턴온된다. 그러므로, 상기 풀다운부(222-1) 또한 소오스에 인가된 전압 레벨보다 게이트에 인가된 전압 레벨이 더 높기 때문에, 게이트와 소오스에 동일한 전압 레벨이 인가되어 턴온된 엔모스 트랜지스터보다 적은 턴온 저항 즉, 적은 전압 강하를 발생시킨다.
이와 같이 구성된 상기 메인 드라이빙부(220-1)는 외부 전압(VDD)과 접지 전압(VSS) 레벨로 풀스윙하는 상기 전달 데이터(DATA_tr)를 생성하기 보다, 외부 전압(VDD)보다 낮은 전압 레벨과 접지 전압(VSS) 레벨로 스윙하는 상기 전달 데이터(DATA_tr)를 생성하여 출력하므로, 상기 메인 드라이빙부(220-1)에서 소모하는 전력을 줄일 수 있다. 또한 엔모스 트랜지스터로 구성된 상기 풀업부(221-1)와 상기 풀다운부(222-1)로 상기 메인 드라이빙부(220-1)를 구성하고, 엔모스 트랜지스터의 게이트에 인가되는 신호(PU, PD)를 드레인에 인가되는 전압 레벨보다 높은 전압 레벨로 인에이블시켜 엔모스 트랜지스터를 턴온시킨다. 따라서 게이트와 드레인에 동일한 전압 레벨을 인가시켜 턴온시키는 엔모스 트랜지스터보다 적은 전압 강하를 발생시킬 수 있어, 상기 전달 데이터(DATA_tr)의 슬루 레이트(slew rate)를 증가시킬 수 있다.
상기 전달 데이터(DATA_tr)는 입출력 라인(I/O_Line)를 통해 제 1 레벨 쉬프팅부(310)로 입력된다.
외부 전압(VDD) 레벨보다 낮은 전압 레벨과 접지 전압(VSS) 레벨로 천이하는 상기 전달 데이터(DATA_tr)는 상기 제 1 레벨 쉬프잉부(310)를 통해 외부 전압(VDD) 레벨과 접지 전압(VSS) 레벨로 풀스윙(full swing)하는 레벨 쉬프팅 데이터(DATA_s)로 변환된다.
데이터 입력부(320)는 상기 레벨 쉬프팅 데이터(DATA_s)를 입력 받아 외부 전압(VDD) 레벨과 접지 전압(VSS) 레벨로 천이하는 제 2 데이터(DATA_B)를 출력한다.
결국, 상기 제 1 데이터(DATA_A)와 상기 제 2 데이터(DATA_B)는 외부 전압(VDD)과 접지 전압(VSS) 레벨로 스윙하는 신호로서 스윙폭이 동일하고, 상기 풀업 신호(PU)와 상기 풀다운 신호(PD)는 외부 전압(VDD)보다 높은 전압(드라이빙 전압(VNN))과 접지 전압(VSS) 레벨로 스윙하는 신호로서 상기 제 1 및 제 2 데이터(DATA_A, DATA_B)의 스윙폭보다 큰 스윙폭으로 스윙하며, 상기 전달 데이터(DATA_tr)는 외부 전압(VDD)보다 낮은 전압 레벨과 접지 전압(VSS) 레벨로 스윙하는 신호로서 상기 제 1 및 제 2 데이터(DATA_A, DATA_B)의 스윙폭보다 작은 스윙폭으로 스윙하는 신호이다.
본 발명의 실싱예에 따른 반도체 장치는 입출력 라인(I/O_Line)을 통해 전달하는 데이터를 풀스윙하는 신호로 생성하기 보다 풀스윙보다 스윙폭이 적은 신호로 생성하여 입출력 라인으로 출력하기 때문에 신호를 전송하는데 소모되는 전력을 줄일 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (18)

  1. 인에이블 신호가 인에이블되었을 때, 제 1 데이터에 응답하여 풀업 신호 및 풀다운 신호 중 하나를 외부 전압의 전압 레벨보다 높은 전압 레벨로 인에이블시키고 다른 하나를 접지 전압의 레벨로 디스에이블시키는 프리 드라이빙부; 및
    상기 외부 전압 및 상기 접지 전압을 인가 받고, 상기 풀업 신호 및 상기 풀다운 신호에 응답하여 전달 데이터를 생성하는 메인 드라이빙부를 포함하는 송신 회로.
  2. 삭제
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 프리 드라이빙부는
    상기 인에이블 신호가 디스에이블되면 상기 제 1 데이터와는 무관하게 상기 풀업 신호 및 상기 풀다운 신호를 디스에이블시키는 것을 특징으로 하는 송신 회로.
  4. 삭제
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 프리 드라이빙부는
    상기 인에이블 신호 및 상기 제 1 데이터에 응답하여 상기 풀업 신호를 생성하는 제 1 로직부 및
    상기 인에이블 신호 및 상기 제 1 데이터에 응답하여 상기 풀다운 신호를 생성하는 제 2 로직부를 포함하는 것을 특징으로 하는 송신 회로.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5 항에 있어서,
    상기 제 1 및 제 2 로직부는 접지 전압 및 상기 외부 전압보다 전압 레벨이 높은 드라이빙 전압을 인가 받고,
    상기 제 1 로직부는
    상기 인에이블 신호가 인에이블되고 상기 제 1 데이터에 응답하여 인에이블된 상기 풀업 신호를 생성할 경우 상기 풀업 신호의 전압 레벨을 상기 드라이빙 전압의 전압 레벨로 생성하며,
    상기 제 2 로직부는
    상기 인에이블 신호가 인에이블되고 상기 제 1 데이터에 응답하여 인에이블된 상기 풀다운 신호를 생성할 경우 상기 풀다운 신호의 전압 레벨을 상기 드라이빙 전압 레벨로 생성하는 것을 특징으로 하는 송신 회로.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 메인 드라이빙부는
    상기 풀업 신호에 응답하여 상기 전달 데이터를 풀업시키며, 상기 풀다운 신호에 응답하여 상기 전달 데이터를 풀다운시키는 것을 특징으로 하는 송신 회로.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7 항에 있어서,
    상기 메인 드라이빙부는
    상기 풀업 신호가 인에이블되면 상기 외부 전압보다 낮고 상기 접지 전압보다 높은 전압 레벨로 상기 전달 데이터를 풀업시키는 풀업부, 및
    상기 풀다운 신호가 인에이블되면 상기 접지 전압 레벨로 상기 전달 데이터를 풀다운시키는 풀다운부를 포함하는 것을 특징으로 하는 송신 회로.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서,
    상기 풀업부 및 상기 풀다운부는
    동일한 타입의 트랜지스터로 구성된 것을 특징으로 하는 송신 회로.
  10. 제 1 데이터에 응답하여 풀업 신호 및 풀다운 신호를 생성하고, 상기 풀업 신호 및 상기 풀다운 신호에 응답하여 전달 데이터를 입출력 라인으로 출력하는 신호 송신부; 및
    상기 입출력 라인을 통해 전달 받은 상기 전달 데이터를 외부 전압과 접지 전압 레벨로 천이하는 레벨 쉬프팅 데이터로 변환하고, 상기 레벨 쉬프팅 데이터에 응답하여 제 2 데이터를 출력하는 신호 수신부를 포함하며,
    상기 제 1 데이터와 상기 제 2 데이터는 스윙폭이 동일하고, 상기 풀업 신호와 상기 풀다운 신호는 상기 제 1 및 제 2 데이터의 스윙폭보다 큰 스윙폭으로 스윙하며, 상기 전달 데이터는 상기 제 1 및 제 2 데이터의 스윙폭보다 작은 스윙폭으로 스윙하는 것을 특징으로 하는 반도체 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서,
    상기 신호 송신부는
    상기 외부 전압 레벨과 상기 접지 전압 레벨로 천이하는 상기 제 1 데이터에 응답하여 상기 외부 전압보다 높은 전압 레벨과 접지 전압 레벨로 천이하는 상기 풀업 신호 및 상기 풀다운 신호를 생성하고, 상기 풀업 신호 및 상기 풀다운 신호에 응답하여 상기 외부 전압 레벨보다 낮은 제 1 전압 레벨과 상기 접지 전압으로 천이하는 상기 전달 데이터를 생성하는 것을 특징으로 하는 반도체 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서,
    상기 제 1 전압 레벨은 상기 접지 전압의 전압 레벨보다 높은 것을 특징으로 하는 반도체 장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서,
    상기 신호 송신부는
    상기 제 1 데이터에 응답하여 상기 풀업 신호 및 상기 풀다운 신호를 생성하는 프리 드라이빙부, 및
    상기 풀업 신호 및 상기 풀다운 신호에 응답하여 상기 전달 데이터를 생성하는 메인 드라이빙부를 포함하는 것을 특징으로 하는 반도체 장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13 항에 있어서,
    상기 프리 드라이빙부는
    상기 외부 전압 레벨보다 높은 전압 레벨의 드라이빙 전압과 접지 전압을 인가 받고, 상기 제 1 데이터에 응답하여 상기 풀업 신호 및 상기 풀다운 신호 중 하나를 상기 드라이빙 전압 레벨로 천이시키고 나머지 하나는 상기 접지 전압 레벨로 천이시키는 것을 특징으로 하는 반도체 장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13 항에 있어서,
    상기 메인 드라이빙부는
    상기 풀업 신호에 응답하여 상기 전달 데이터를 상기 외부 전압 레벨보다 낮은 전압 레벨로 풀업시키고, 상기 풀다운 신호에 응답하여 상기 전달 데이터를 상기 접지 전압 레벨로 풀다운시키는 것을 특징으로 하는 반도체 장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서,
    상기 신호 수신부는
    상기 전달 데이터를 입력 받아 상기 전달 데이터를 상기 외부 전압과 상기 접지 전압 레벨로 천이하는 상기 레벨 쉬프팅 데이터로 변환시키는 레벨 쉬프팅부, 및
    상기 레벨 쉬프팅 데이터를 입력 받아 제 2 데이터로서 출력하는 데이터 입력부를 포함하는 것을 특징으로 하는 반도체 장치.
  17. 제 1 데이터가 하이 레벨일 때 풀업 신호를 드라이빙 전압 레벨로 인에이블시키고, 상기 제 1 데이터가 로우 레벨일 때 풀다운 신호를 상기 드라이빙 전압 레벨로 인에이블시키는 프리 드라이빙부; 및
    상기 풀업 신호가 인에이블되었을 때 게이트로 상기 풀업 신호를 수신하여 전달 데이터를 상기 드라이빙 전압보다 낮은 전압 레벨을 갖는 외부 전압으로 풀업시키는 제 1 트랜지스터와, 상기 풀다운 신호가 인에이블되었을 때 게이트로 상기 풀다운 신호를 수신하여 상기 전달 데이터를 접지 전압 레벨로 풀다운시키는 제 2 트랜지스터를 포함하는 메인 드라이빙부를 포함하는 반도체 장치.
  18. 외부 전압과 접지 전압 사이에서 스윙하는 제 1 데이터의 로직 레벨에 따라 풀업 신호 및 풀다운 신호 중 하나를 상기 외부 전압보다 높은 전압 레벨을 갖는 드라이빙 전압 레벨로 인에이블시키고, 상기 풀업 신호 및 상기 풀다운 신호에 응답하여 외부 전압보다 낮은 전압 레벨과 접지 전압 사이에서 스윙하는 전달 데이터를 생성하는 신호 송신부; 및
    상기 전달 데이터를 수신하고, 상기 전달 데이터의 전압 레벨을 쉬프팅하여 상기 외부 전압과 상기 접지 전압 사이에서 스윙하는 제 2 데이터를 생성하는 신호 수신부를 포함하는 반도체 장치.
KR1020150170817A 2015-12-02 2015-12-02 송신 회로 및 반도체 장치 KR102409872B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150170817A KR102409872B1 (ko) 2015-12-02 2015-12-02 송신 회로 및 반도체 장치
US15/060,859 US9647666B1 (en) 2015-12-02 2016-03-04 Transmitter and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150170817A KR102409872B1 (ko) 2015-12-02 2015-12-02 송신 회로 및 반도체 장치

Publications (2)

Publication Number Publication Date
KR20170064842A KR20170064842A (ko) 2017-06-12
KR102409872B1 true KR102409872B1 (ko) 2022-06-17

Family

ID=58643486

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150170817A KR102409872B1 (ko) 2015-12-02 2015-12-02 송신 회로 및 반도체 장치

Country Status (2)

Country Link
US (1) US9647666B1 (ko)
KR (1) KR102409872B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102480913B1 (ko) * 2016-07-11 2022-12-26 삼성전자주식회사 데이터를 전송하기 위한 방법 및 그 전자 장치
KR102556469B1 (ko) 2018-03-16 2023-07-17 에스케이하이닉스 주식회사 신호 전송 회로
KR102656564B1 (ko) * 2019-09-24 2024-04-12 주식회사 엘엑스세미콘 데이터 전송 회로
KR20210050193A (ko) * 2019-10-28 2021-05-07 삼성전자주식회사 출력 드라이버 및 이를 구비하는 반도체 메모리 장치
JP7350644B2 (ja) * 2019-12-04 2023-09-26 キオクシア株式会社 出力回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100202645B1 (ko) * 1995-12-21 1999-06-15 문정환 프리차지회로를 내장한 씨모스 출력회로
US20140269116A1 (en) 2013-03-14 2014-09-18 Kabushiki Kaisha Toshiba Memory device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020005874A (ko) 2000-07-10 2002-01-18 윤종용 반도체 메모리 장치의 데이터 출력 드라이버
KR100604809B1 (ko) * 2000-07-28 2006-07-26 삼성전자주식회사 듀티보상회로를 구비하는 출력드라이버
TW200910373A (en) * 2007-06-08 2009-03-01 Mosaid Technologies Inc Dynamic impedance control for input/output buffers
TWI561006B (en) * 2013-05-24 2016-12-01 Marvell Israel Misl Ltd Systems and methods for data receipt from devices of disparate types

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100202645B1 (ko) * 1995-12-21 1999-06-15 문정환 프리차지회로를 내장한 씨모스 출력회로
US20140269116A1 (en) 2013-03-14 2014-09-18 Kabushiki Kaisha Toshiba Memory device

Also Published As

Publication number Publication date
US9647666B1 (en) 2017-05-09
KR20170064842A (ko) 2017-06-12

Similar Documents

Publication Publication Date Title
KR102409872B1 (ko) 송신 회로 및 반도체 장치
US8334709B2 (en) Level shifter
US9270275B2 (en) Level shifter and serializer having the same
JP2006287939A (ja) 信号ドライバ
CN102142273A (zh) 半导体集成电路
US10560084B2 (en) Level shift circuit
KR20170008375A (ko) 반도체 장치
KR101697358B1 (ko) 출력버퍼
KR102192543B1 (ko) 신호 전달회로 및 그의 동작방법
US8030960B2 (en) Converting dynamic repeaters to conventional repeaters
US8004307B2 (en) Static-dynamic-dynamic repeater circuit
US7868661B2 (en) Line driving circuit of semiconductor device
US7777550B1 (en) High boosting-ratio/low-switching-delay level shifter
US9407243B1 (en) Receiver circuit
US9112486B2 (en) Asymmetric propagation delays in level shifters and related circuits
KR100878309B1 (ko) 반도체 메모리 장치
US20130093464A1 (en) Signal transfer circuit
KR20160005535A (ko) 반도체 장치의 리시버 회로
KR100907017B1 (ko) 반도체 메모리 장치의 레벨 회로
WO2008028012A1 (en) Junction field effect transistor input buffer level shifting circuit
KR100604658B1 (ko) 전압레벨 쉬프터
US9515654B2 (en) Semiconductor apparatus
TWI409783B (zh) 源極驅動器以及應用該源極驅動器之顯示器
TW202337138A (zh) 具有上拉和下拉電晶體的動態全閘極升壓的輸入/輸出(i/o)電路
KR20110131709A (ko) 레벨시프터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant