KR20170008375A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20170008375A
KR20170008375A KR1020150099380A KR20150099380A KR20170008375A KR 20170008375 A KR20170008375 A KR 20170008375A KR 1020150099380 A KR1020150099380 A KR 1020150099380A KR 20150099380 A KR20150099380 A KR 20150099380A KR 20170008375 A KR20170008375 A KR 20170008375A
Authority
KR
South Korea
Prior art keywords
bulk
voltage
circuit
signal
control signal
Prior art date
Application number
KR1020150099380A
Other languages
English (en)
Inventor
조선기
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150099380A priority Critical patent/KR20170008375A/ko
Priority to US15/047,864 priority patent/US9859892B2/en
Priority to CN201610192732.4A priority patent/CN106357262B/zh
Publication of KR20170008375A publication Critical patent/KR20170008375A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018514—Interface arrangements with at least one differential stage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0276—Arrangements for coupling common mode signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)

Abstract

송신 회로; 수신 회로; 및 상기 송신 회로 및 상기 수신 회로에 공통적으로 연결된 패드를 포함하며, 상기 송신 회로 및 상기 수신 회로 중 하나가 활성화될 때, 상기 송신 회로, 상기 수신 회로, 및 상기 패드가 연결된 라인의 기생 커패시턴스를 가변시킨다.

Description

반도체 장치{Semiconductor Apparatus}
본 발명은 반도체 집적 회로에 관한 것으로, 보다 구체적으로는 반도체 장치에 관한 것이다.
반도체 장치는 외부 장치로 신호를 송신하거나, 외부 장치로부터 신호를 수신하여 동작한다.
반도체 장치는 외부 장치로 신호를 송신하는 송신 회로, 외부 장치로부터 신호를 수신하는 수신 회로를 포함한다.
반도체 장치는 외부 장치로 신호를 송신하는 송신 패드와 외부 장치로부터 신호를 수신하는 수신 패드를 이용할 수도 있고, 하나의 패드로 신호를 송수신할 수도 있다.
본 발명은 하나의 패드로 신호를 고속으로 송수신하는 반도체 장치를 제공하기 위한 것이다.
본 발명의 실시예에 따른 반도체 장치는 송신 회로; 수신 회로; 및 상기 송신 회로 및 상기 수신 회로에 공통적으로 연결된 패드를 포함하며, 상기 송신 회로 및 상기 수신 회로 중 하나가 활성화될 때, 상기 송신 회로, 상기 수신 회로, 및 상기 패드가 연결된 라인의 기생 커패시턴스를 가변시킨다.
본 발명의 실시예에 따른 반도체 장치는 패드에 공통 연결되는 송신 회로 및 수신 회로; 상기 송신 회로 및 상기 수신 회로 중 하나가 활성화될 때 벌크 제어 신호를 생성하는 송신 제어 회로; 및 상기 벌크 제어 신호에 응답하여 제 1 벌크 전압 및 제 2 벌크 전압을 생성하는 벌크 제어 회로를 포함하며, 상기 제 1 벌크 전압과 상기 제 2 벌크 전압은 상기 송신 회로에 제공된다.
본 발명에 따른 반도체 장치는 하나의 패드로 신호를 고속으로 송수신할 수 있어, 반도체 장치의 고속화에 더 유리하다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 구성도,
도 2는 도 1의 송신 제어 회로의 구성도,
도 3은 본 발명의 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
본 발명의 실시예에 따른 반도체 장치는 도 1에 개시된 바와 같이, 송신 회로(100), 수신 회로(200), 송신 제어 회로(300), 및 벌크 제어 회로(400)를 포함할 수 있다.
상기 송신 회로(100)는 제 1 신호(Signal_A)를 입력 받아 공통 노드(Node_com)로 출력한다.
상기 송신 회로(100)는 풀업/풀다운 신호 생성부(110) 및 드라이버(120)를 포함한다.
상기 풀업/풀다운 신호 생성부(110)는 상기 제 1 신호(Signal_A) 및 송신 인에이블 신호(T_en)를 입력 받고, 상기 제 1 신호(Signal_A) 및 상기 송신 인에이블 신호(T_en)에 응답하여 풀업 신호(PU) 및 풀다운 신호(PD)를 생성한다. 예를 들어, 상기 풀업/풀다운 신호 생성부(110)는 상기 송신 인에이블 신호(T_en)가 인에이블되면 상기 제 1 신호(Signal_A)에 응답하여 상기 풀업 신호(PU) 및 상기 풀다운 신호(PD)를 생성한다. 이때, 상기 풀업/풀다운 신호 생성부(110)는 상기 제 1 신호(Signal_A)가 제 1 설정된 레벨일 경우 상기 풀업 신호(PU)를 인에이블시키고, 상기 풀다운 신호(PD)를 디스에이블시킨다. 또한 상기 풀업/풀다운 신호 생성부(110)는 상기 제 1 신호(Signal_A)가 제 2 설정된 레벨일 경우 상기 풀업 신호(PU)를 디스에이블시키고, 상기 풀다운 신호(PD)를 인에이블시킨다. 한편, 상기 풀업/풀다운 신호 생성부(110)는 상기 송신 인에이블 신호(T_en)가 디스에이블되면 상기 풀업 신호(PU) 및 상기 풀다운 신호(PD)를 디스에이블시킨다.
상기 드라이버(120)는 상기 풀업 신호(PU) 및 상기 풀다운 신호(PD)에 응답하여 상기 공통 노드(Node_com)를 구동시킨다.
상기 드라이버(120)는 제 1 및 제 2 트랜지스터(P1, N1)를 포함할 수 있다. 상기 제 1 트랜지스터(P1)는 게이트에 상기 풀업 신호(PU)를 입력 받고, 소오스에 외부 전압(VDDQ)을 입력 받으며, 벌크 바이어스 입력단에 제 1 벌크 전압(P_bulk)을 입력 받는다. 상기 제 2 트랜지스터(N1)는 게이트에 상기 풀다운 신호(PD)를 입력 받고, 드레인에 상기 제 1 트랜지스터(P1)의 드레인이 연결되며, 소오스에 접지 전압(VSS)을 인가 받고, 벌크 바이어스 입력단에 제 2 벌크 전압(N_bulk)을 입력 받는다. 이때, 상기 제 1 및 제 2 트랜지스터(P1, N1)가 연결된 노드 즉, 상기 드라이버(120)의 출력단은 상기 공통 노드(Node_com)와 연결되며, 상기 공통 노드(Node_com)는 패드(PAD)와 연결된다. 상기 패드(PAD)는 반도체 장치 외부와 연결될 수 있는 구성일 수 있다.
상기 수신 회로(200)는 수신 인에이블 신호(R_en)에 응답하여 상기 공통 노드(Node_com)로부터 신호를 입력 받아 제 2 신호(Signal_B)를 출력한다. 예를 들어, 상기 수신 회로(200)는 상기 수신 인에이블 신호(R_en)가 인에이블되면 활성화되고, 상기 패드(PAD)로부터 상기 공통 노드(Node_com)를 통해 입력된 신호를 상기 제 2 신호(Signal_B)로서 출력한다. 상기 수신 회로(200)는 상기 수신 인에이블 신호(R_en)가 디스에이블되면 비활성화된다.
상기 송신 제어 회로(300)는 상기 수신 인에이블 신호(R_en)에 응답하여 벌크 제어 신호(B_ctrl) 및 벌크 바 제어 신호(B_ctrlb)를 생성한다. 이때, 상기 벌크 제어 신호(B_ctrl)와 상기 벌크 바 제어 신호(B_ctrlb)는 전압 레벨이 서로 다른 신호로서, 신호 레벨이 반대인 신호일 수 있다. 예를 들어, 상기 송신 제어 회로(300)는 상기 수신 인에이블 신호(R_en)가 인에이블되면 상기 벌크 제어 신호(B_ctrl)를 인에이블시키고, 상기 벌크 바 제어 신호(B_ctrlb)를 디스에이블시킨다. 또한 상기 송신 제어 회로(300)는 상기 수신 인에이블 신호(R_en)가 디스에이블되면 상기 벌크 제어 신호(B_ctrl)를 디스에이블시키고, 상기 벌크 바 제어 신호(B_ctrlb)를 인에이블시킨다.
상기 벌크 제어 회로(400)는 상기 벌크 제어 신호(B_ctrl) 및 상기 벌크 바 제어 신호(B_ctrlb)에 응답하여 상기 제 1 벌크 전압(P_bulk) 및 상기 제 2 벌크 전압(N_bulk)을 생성한다. 예를 들어, 상기 벌크 제어 회로(400)는 상기 벌크 제어 신호(B_ctrl)가 디스에이블되고 상기 벌크 바 제어 신호(B_ctrlb)가 인에이블되면 상기 외부 전압(VDDQ)을 상기 제 1 벌크 전압(P_bulk)으로서 출력하고, 상기 접지 전압(VSS)을 상기 제 1 벌크 전압(N_bulk)으로서 출력한다. 또한 상기 벌크 제어 회로(400)는 상기 벌크 제어 신호(B_ctrl)가 인에이블되고 상기 벌크 바 제어 신호(B_ctrlb)가 디스에이블되면 외부 고전압(VDDH)을 상기 제 1 벌크 전압(P_bulk)으로서 출력하고, 음전압(VBB)을 상기 제 2 벌크 전압(N_bulk)으로서 출력한다. 즉, 상기 벌크 제어 회로(400)는 상기 벌크 제어 신호(B_ctrl)가 인에이블되고, 상기 벌크 바 제어 신호(B_ctrlb)가 디스에이블되었을 때보다 상기 벌크 제어 신호(B_ctrl)가 디스에이블되고 상기 벌크 바 제어 신호(B_ctrlb)가 인에이블되었을 때 더 높은 전압 레벨의 상기 제 1 벌크 전압(P_bulk)을 출력하고, 더 낮은 전압 레벨의 상기 제 2 벌크 전압(N_bulk)을 출력한다. 이때, 상기 외부 고전압(VDDH)은 상기 외부 전압(VDDQ)보다 전압 레벨이 높은 전압이고, 상기 음 전압(VBB)은 상기 접지 전압(VSS)보다 전압 레벨이 낮은 전압이다.
상기 벌크 제어 회로(400)는 제 1 벌크 전압 레벨 선택부(410) 및 제 2 벌크 전압 레벨 선택부(420)를 포함할 수 있다.
상기 제 1 벌크 전압 레벨 선택부(410)는 상기 벌크 제어 신호(B_ctrl)가 인에이블되고, 상기 벌크 바 제어 신호(B_ctrlb)가 디스에이블되었을 때보다 상기 벌크 제어 신호(B_ctrl)가 디스에이블되고 상기 벌크 바 제어 신호(B_ctrlb)가 인에이블되었을 때 더 높은 전압 레벨의 상기 제 1 벌크 전압(P_bulk)을 출력한다. 예를 들어, 상기 제 1 벌크 전압 레벨 선택부(410)는 상기 벌크 제어 신호(B_ctrl) 및 상기 벌크 바 제어 신호(B_ctrlb)에 응답하여 상기 외부 전압(VDDQ) 및 상기 외부 고전압(VDDH) 중 하나를 선택적으로 상기 제 1 벌크 전압(P_bulk)으로서 출력한다. 더욱 상세히 설명하면, 상기 제 1 벌크 전압 레벨 선택부(410)는 상기 벌크 제어 신호(B_ctrl)가 디스에이블되고 상기 벌크 바 제어 신호(B_ctrlb)가 인에이블되면 상기 외부 전압(VDDQ)을 상기 제 1 벌크 전압(P_bulk)으로서 출력한다. 또한 상기 제 1 벌크 전압 레벨 선택부(410)는 상기 벌크 제어 신호(B_ctrl)가 인에이블되고 상기 벌크 바 제어 신호(B_ctrlb)가 디스에이블되면 상기 외부 고전압(VDDH)을 상기 제 1 벌크 전압(P_bulk)으로서 출력한다.
상기 제 1 벌크 전압 레벨 선택부(410)는 제 3 및 제 4 트랜지스터(P2, P3)를 포함한다. 상기 제 3 트랜지스터(P2)는 게이트에 상기 벌크 제어 신호(B_ctrl)를 입력 받고, 소오스에 상기 외부 전압(VDDQ)을 인가 받는다. 상기 제 4 트랜지스터(P3)는 게이트에 상기 벌크 바 제어 신호(B_ctrlb)를 입력 받고, 소오스에 상기 외부 고전압(VDDH)을 인가 받으며, 드레인에 상기 제 3 트랜지스터(P2)의 드레인이 연결된다. 상기 제 3 및 제 4 트랜지스터(P2, P3)의 각 드레인이 연결된 노드에서 상기 제 1 벌크 전압(P_bulk)이 출력된다.
상기 제 2 벌크 전압 레벨 선택부(420)는 상기 벌크 바 제어 신호(B_ctrlb)가 인에이블되고, 상기 벌크 제어 신호(B_ctrl)가 디스에이블되었을 때보다 상기 벌크 바 제어 신호(B_ctrlb)가 디스에이블되고 상기 벌크 제어 신호(B_ctrl)가 인에이블되었을 때 더 낮은 전압 레벨의 상기 제 2 벌크 전압(N_bulk)을 출력한다. 예를 들어, 상기 제 2 벌크 전압 레벨 선택부(420)는 상기 벌크 제어 신호(B_ctrl) 및 상기 벌크 바 제어 신호(B_ctrlb)에 응답하여 상기 접지 전압(VSS) 및 상기 음 전압(VBB) 중 하나를 선택적으로 상기 제 2 벌크 전압(N_bulk)으로서 출력한다. 더욱 상세히 설명하면, 상기 제 2 벌크 전압 레벨 선택부(420)는 상기 벌크 바 제어 신호(B_ctrlb)가 디스에이블되고 상기 벌크 제어 신호(B_ctrl)가 인에이블되면 상기 접지 전압(VSS)을 상기 제 2 벌크 전압(N_bulk)으로서 출력한다. 또한 상기 제 2 벌크 전압 레벨 선택부(420)는 상기 벌크 바 제어 신호(B_ctrl)가 인에이블되고 상기 벌크 제어 신호(B_ctrl)가 디스에이블되면 상기 음 전압(VBB)을 상기 제 2 벌크 전압(N_bulk)으로서 출력한다.
상기 제 2 벌크 전압 레벨 선택부(420)는 제 5 및 제 6 트랜지스터(N2, N3)를 포함한다. 상기 제 5 트랜지스터(N2)는 게이트에 상기 벌크 바 제어 신호(B_ctrlb)를 입력 받고, 소오스에 상기 접지 전압(VSS)을 인가 받는다. 상기 제 6 트랜지스터(N3)는 게이트에 상기 벌크 제어 신호(B_ctrl)를 입력 받고, 소오스에 상기 음 전압(VBB)을 인가 받으며, 드레인에 상기 제 5 트랜지스터(N2)의 드레인이 연결된다. 상기 제 5 및 제 6 트랜지스터(N2, N3)의 각 드레인이 연결된 노드에서 상기 제 2 벌크 전압(N_bulk)이 출력된다.
상기 송신 제어 회로(300)는 도 2에 도시된 바와 같이, 레벨 쉬프터(310), 및 벌크 제어 신호 출력부(320)을 포함할 수 있다.
상기 레벨 쉬프터(310)는 제 1 스윙 폭을 갖는 상기 수신 인에이블 신호(R_en)를 레벨 쉬프팅하여 상기 제 1 스윙 폭보다 넓은 제 2 스윙 폭을 갖는 쉬프팅 신호(S_s)를 생성한다. 예를 들어, 상기 레벨 쉬프터(310)는 상기 접지 전압(VSS)의 전압 레벨과 상기 외부 전압(VDDQ)의 전압 레벨로 천이하는 상기 수신 인에이블 신호(R_en)를 상기 음 전압(VBB)의 전압 레벨과 상기 외부 고전압(VDDH)의 전압 레벨로 천이하는 상기 쉬프팅 신호(S_s)로 변환하여 출력한다. 이때, 상기 제 1 스윙 폭은 상기 접지 전압(VSS)과 상기 외부 전압(VDDQ)의 전압 레벨로 천이하는 신호의 스윙 폭이며, 상기 제 2 스윙 폭은 상기 음 전압(VBB)과 상기 외부 고전압(VDDH)의 전압 레벨로 천이하는 신호의 스윙 폭일 수 있다.
상기 벌크 제어 신호 출력부(320)는 상기 쉬프팅 신호(S_s)를 반전시켜 상기 벌크 바 제어 신호(B_ctrlb)로서 출력하고, 상기 벌크 바 제어 신호(B_ctrlb)를 반전시켜 상기 벌크 제어 신호(B_ctrl)로서 출력한다. 상기 쉬프팅 신호(S_s)를 두 번 반전시켜 상기 벌크 제어 신호(B_ctrl)가 생성되므로, 상기 쉬프팅 신호(S_s)와 상기 벌크 제어 신호(B_ctrl)의 위상은 동일하다. 또한 상기 쉬프팅 신호(S_s)와 마찬가지로, 상기 벌크 제어 신호(B_ctrl)와 상기 벌크 바 제어 신호(B_ctrlb)는 상기 음 전압(VBB)의 전압 레벨과 상기 외부 고전압(VDDH)의 전압 레벨로 천이하는 신호이다. 상기 벌크 제어 신호(B_ctrl)는 상기 외부 고전압(VDDH)의 전압 레벨로 인에이블되며 상기 음 전압(VBB)의 전압 레벨로 디스에이블된다. 상기 벌크 바 제어 신호(B_ctrlb)는 상기 외부 고전압(VDDH)의 전압 레벨로 인에이블되고, 상기 음 전압(VBB)의 전압 레벨로 디스에이블된다.
상기 벌크 제어 신호 생성부(320)는 제 1 및 제 2 인버터(IV1, IV2)를 포함한다. 상기 제 1 인버터(IV1)는 상기 쉬프팅 신호(S_s)를 입력 받아 상기 벌크 바 제어 신호(B_ctrlb)를 출력하며, 상기 외부 고전압(VDDH)과 상기 음 전압(VBB)을 구동 전압으로서 인가 받는다. 상기 제 2 인버터(IV2)는 상기 벌크 바 제어 신호(B_ctrlb)를 입력 받아 상기 벌크 제어 신호(B_ctrl)를 출력하며, 상기 외부 고전압(VDDH)과 상기 음 전압(VBB)을 구동 전압으로서 인가 받는다.
이와 같이 구성된 본 발명의 실시예에 따른 반도체 장치의 동작을 도 1을 참조하여 설명하면 다음과 같다.
송신 회로(100)가 제 1 신호(Signal_A)를 패드(PAD)로 출력할 때의 동작을 설명한다.
상기 송신 회로(100)가 동작할 때는 송신 인에이블 신호(T_en)가 인에이블되고, 수신 인에이블 신호(R_en)가 디스에이블된다.
디스에이블된 상기 수신 인에이블 신호(R_en)를 입력 받는 수신 회로(200)는 비활성화되어 수신 동작을 수행하지 않는다.
디스에이블된 상기 수신 인에이블 신호(R_en)가 송신 제어 회로(300)에 입력된다.
상기 송신 제어 회로(300)는 디스에이블된 상기 수신 인에이블 신호(R_en)를 입력 받아 디스에이블된 벌크 제어 신호(B_ctrl)와 인에이블된 벌크 바 제어 신호(B_ctrlb)를 출력한다. 이때, 디스에이블된 상기 벌크 제어 신호(B_ctrl)는 음 전압(VBB)의 전압 레벨이고, 인에이블된 상기 벌크 바 제어 신호(B_ctrlb)는 외부 고전압(VDDH)의 전압 레벨이다.
벌크 제어 회로(400)는 디스에이블된 상기 벌크 제어 신호(B_ctrl)와 인에이블된 상기 벌크 바 제어 신호(B_ctrlb)를 입력 받는다.
상기 벌크 제어 회로(400)는 외부 전압(VDDQ)의 전압 레벨인 제 1 벌크 전압(P_bulk)을 출력하며, 접지 전압(VSS)의 전압 레벨인 제 2 벌크 전압(N_bulk)을 출력한다.
상기 벌크 제어 회로(400)의 동작을 더욱 상세히 설명하면 다음과 같다.
상기 벌크 제어 회로(400)는 제 1 벌크 전압 레벨 선택부(410) 및 제 2 벌크 전압 레벨 선택부(420)를 포함한다.
상기 제 1 벌크 전압 레벨 선택부(410)는 상기 음 전압(VBB)의 전압 레벨로 디스에이블된 상기 벌크 제어 신호(B_ctrl)와 상기 외부 고전압(VDDH)의 전압 레벨로 인에이블된 상기 벌크 바 제어 신호(B_ctrlb)를 입력 받는다.
상기 제 1 벌크 전압 레벨 선택부(410)는 제 3 및 제 4 트랜지스터(P2, P3)로 구성된다. 디스에이블된 상기 벌크 제어 신호(B_ctrl)를 입력 받는 상기 제 3 트랜지스터(P2)는 턴온되어 상기 외부 전압(VDDQ)을 상기 제 1 벌크 전압(P_bulk)으로서 출력하고, 인에이블된 상기 벌크 바 제어 신호(B_ctrlb)를 입력 받는 상기 제 4 트랜지스터(P3)는 턴오프된다.
따라서, 상기 제 1 벌크 전압(P_bulk)은 상기 외부 전압(VDDQ)의 전압 레벨로 출력된다.
상기 제 2 벌크 전압 레벨 선택부(420)는 상기 음 전압(VBB)의 전압 레벨로 디스에이블된 상기 벌크 제어 신호(B_ctrl)와 상기 외부 고전압(VDDH)의 전압 레벨로 인에이블된 상기 벌크 바 제어 신호(B_ctrlb)를 입력 받는다.
상기 제 2 벌크 전압 레벨 선택부(420)는 제 5 및 제 6 트랜지스터(N2, N3)로 구성된다. 인에이블된 상기 벌크 바 제어 신호(B_ctrlb)를 입력 받는 상기 제 5 트랜지스터(N2)는 턴온되어 상기 접지 전압(VSS)을 상기 제 2 벌크 전압(N_bulk)으로서 출력하고, 디스에이블된 상기 벌크 제어 신호(B_ctrl)를 입력 받는 상기 제 6 트랜지스터(N3)는 턴오프된다.
따라서, 상기 제 2 벌크 전압(N_bulk)은 상기 접지 전압(VDDQ)의 전압 레벨로 출력된다.
상기 송신 회로(100)는 풀업/풀다운 신호 생성부(110) 및 드라이버(120)를 포함한다.
상기 풀업/풀다운 신호 생성부(110)는 상기 송신 인에이블 신호(T_en)가 인에이블되면 상기 제 1 신호(Signal_A)가 제 1 설정된 레벨일 경우 풀업 신호(PU)를 인에이블시키고, 상기 제 1 신호(Signal_A)가 제 2 설정된 레벨일 경우 풀다운 신호(PD)를 인에이블시킨다. 즉, 상기 풀업/풀다운 신호 생성부(110)는 상기 송신 인에이블 신호(T_en)가 인에이블되면 상기 제1 신호(Signal_A)에 응답하여 상기 풀업 신호(PU) 및 상기 풀다운 신호(PD) 중 하나를 인에이블시킨다. 또한 상기 풀업/풀다운 신호 생성부(110)는 상기 송신 인에이블 신호(T_en)가 디스에이블되면 상기 풀업 신호(PU) 및 상기 풀다운 신호(PD)를 모두 디스에이블시킨다.
상기 드라이버(120)는 인에이블된 상기 풀업 신호(PU)를 입력 받아 공통 노드(Node_com)를 풀업 구동시키거나, 인에이블된 상기 풀다운 신호(PD)를 입력 받아 상기 공통 노드(Node_com)를 풀다운 구동시킨다. 이때, 상기 드라이버(120)를 구성하는 제 1 트랜지스터(P1)는 외부 전압(VDDQ)을 소오스에 인가 받고, 벌크 바이어스 입력단에 상기 외부 전압(VDDQ)을 입력 받은 상태에서 게이트에 인에이블된 즉, 접지 전압(VSS)의 전압 레벨인 상기 풀업 신호(PU)를 입력 받아 턴온되어 상기 공통 노드(Node_com)를 풀업 구동시킨다. 또한 상기 드라이버(120)를 구성하는 제 2 트랜지스터(N1)는 접지 전압(VSS)을 소오스에 인가 받고, 벌크 바이어스 입력단에 상기 접지 전압(VSS)을 입력 받은 상태에서 게이트에 인에이블된 즉, 상기 외부 전압(VDDQ)의 전압 레벨인 상기 풀다운 신호(PD)를 입력력 받아 턴온되어 상기 공통 노드(Node_com)를 풀다운 구동시킨다.
다시 설명하면, 상기 드라이버(120)가 상기 풀업 신호(PU) 및 상기 풀다운 신호(PD)에 응답하여 풀업 구동하거나 풀다운 구동을 할 때, 상기 드라이버(120)를 구성하는 상기 제 1 트랜지스터(P1)는 소오스와 동일한 전압 레벨인 전압 즉, 상기 외부 전압(VDDQ)을 벌크 바이어스 입력단에 입력 받고, 상기 제 2 트랜지스터(N1) 또한 소오스와 동일한 전압 즉, 상기 접지 전압(VSS)을 벌크 바이어스 입력단에 입력 받는다.
상기와 같은 동작을 통해 상기 송신 회로(100)는 상기 제 1 신호(Signal_A)를 상기 공통 노드(Node_com)를 통해 상기 패드(PAD)로 출력한다.
상기 수신 회로(200)가 상기 패드(PAD)로부터 입력 받은 신호를 제 2 신호(Signal_B)로서 출력할 때의 동작을 설명한다.
상기 수신 회로(200)가 동작할 때는 상기 수신 인에이블 신호(R_en)가 인에이블되고, 상기 송신 인에이블 신호(T_en)는 디스에이블된다.
디스에이블된 상기 송신 인에이블 신호(T_en)를 입력 받는 상기 송신 회로(100)는 비활성화되어 송신 동작을 수행하지 않는다. 더욱 상세하게는, 상기 송신 회로(100)의 풀업/풀다운 신호 생성부(110)는 상기 송신 인에이블 신호(T_en)가 디스에이블되면 상기 풀업 신호(PU) 및 상기 풀다운 신호(PD)를 모두 디스에이블시킨다. 상기 드라이버(120)의 제 1 트랜지스터(P1) 및 제 2 트랜지스터(N1) 각각은 디스에이블된 상기 풀업 신호(PU) 및 상기 풀다운 신호(PD)를 입력 받아 턴오프된다. 그러므로, 상기 드라이버(120)는 상기 공통 노드(Node_com)를 구동시키지 못한다.
상기 수신 회로(200)는 인에이블된 상기 수신 인에이블 신호(R_en)를 입력 받아 활성화되며, 상기 패드(PAD)로부터 입력된 신호가 상기 공통 노드(Node_com)를 통해 상기 수신 회로(200)에 입력되며, 상기 수신 회로(200)는 상기 제 2 신호(Signal_B)로서 출력한다.
상기 송신 제어 회로(300)는 인에이블된 상기 수신 인에이블 신호(R_en)를 입력 받아, 인에이블된 상기 벌크 제어 신호(B_ctrl) 및 디스에이블된 상기 벌크 바 제어 신호(B_ctrlb)를 생성한다. 이때, 상기 인에이블된 상기 벌크 제어 신호(B_ctrl)는 상기 외부 고전압(VDDH)의 전압 레벨이고, 디스에이블된 상기 벌크 바 제어 신호(B_ctrlb)는 상기 음 전압(VBB)의 전압 레벨이다.
상기 벌크 제어 회로(400)는 인에이블된 상기 벌크 제어 신호(B_ctrl)와 디에이블된 상기 벌크 바 제어 신호(B_ctrlb)를 입력 받는다.
상기 벌크 제어 회로(400)는 상기 외부 고전압(VDDH)의 전압 레벨인 상기 제 1 벌크 전압(P_bulk)을 출력하며, 상기 음 전압(VBB)의 전압 레벨인 상기 제 2 벌크 전압(N_bulk)을 출력한다.
상기 벌크 제어 회로(400)의 동작을 더욱 상세히 설명하면 다음과 같다.
상기 제 1 벌크 전압 레벨 선택부(410)는 상기 외부 고전압(VDDH)의 전압 레벨로 인에이블된 상기 벌크 제어 신호(B_ctrl)와 상기 음 전압(VBB)의 전압 레벨로 디스에이블된 상기 벌크 바 제어 신호(B_ctrlb)를 입력 받는다.
상기 제 1 벌크 전압 레벨 선택부(410)는 상기 제 3 및 제 4 트랜지스터(P2, P3)로 구성된다. 인에이블된 상기 벌크 제어 신호(B_ctrl)를 입력 받는 상기 제 3 트랜지스터(P2)는 턴오프되며, 디스에이블된 상기 벌크 바 제어 신호(B_ctrlb)를 입력 받는 상기 제 4 트랜지스터(P3)는 턴온되어 상기 외부 고전압(VDDH)을 상기 제 1 벌크 전압(P_bulk)으로서 출력한다.
따라서, 상기 제 1 벌크 전압(P_bulk)은 상기 외부 고전압(VDDH)의 전압 레벨로 출력된다.
상기 제 2 벌크 전압 레벨 선택부(420)는 상기 외부 고전압(VDDH)의 전압 레벨로 인에이블된 상기 벌크 제어 신호(B_ctrl)와 상기 음 전압(VBB)의 전압 레벨로 디스에이블된 상기 벌크 바 제어 신호(B_ctrlb)를 입력 받는다.
상기 제 2 벌크 전압 레벨 선택부(420)는 상기 제 5 및 제 6 트랜지스터(N2, N3)로 구성된다. 디스에이블된 상기 벌크 바 제어 신호(B_ctrlb)를 입력 받는 상기 제 5 트랜지스터(N2)는 턴오프되고, 인에이블된 상기 벌크 제어 신호(B_ctrl)를 입력 받는 상기 제 6 트랜지스터(N3)는 턴온되어, 상기 음 전압(VBB)을 상기 제 2 벌크 전압(N_bulk)으로서 출력한다.
따라서, 상기 제 2 벌크 전압(N_bulk)은 상기 음 전압(VBB)의 전압 레벨로 출력된다.
이때, 상기 드라이버(120)를 구성하는 상기 제 1 트랜지스터(P1)는 턴오프된 상태에서 벌크 바이어스 입력단에 자신의 소오스에 입가되는 상기 외부 전압(VDDQ)보다 높은 전압 레벨인 상기 외부 고전압(VDDH)을 상기 제 1 벌크 전압(P_bulk)으로서 입력 받는다. 또한 상기 드라이버(120)를 구성하는 제 2 트랜지스터(N1)는 턴오프된 상태에서 벌크 바이어스 입력단에 자신의 소오스에 인가되는 상기 접지 전압(VSS)보다 낮은 레벨인 상기 음 전압(VBB)을 상기 제 2 벌크 전압(N_bulk)으로서 입력 받는다.
즉, 상기 제 1 트랜지스터(P1)의 경우 게이트에 하이 레벨 즉, 상기 외부 전압(VDDQ)의 전압 레벨로 디스에이블된 상기 풀업 신호(PU)를 입력 받아 턴오프된 상태에서 벌크 바이어스 입력단에 자신의 소오스에 인가되는 전압(VDDQ)보다 더 높은 전압(VDDH)을 인가 받는다. 이때, 상기 제 1 트랜지스터(P1)의 접합 용량(junction capacitance)은 자신의 소오스에 인가되는 전압 레벨과 동일한 전압을 벌크 바이어스 입력단에 인가 받을 때보다 자신의 소오스에 인가되는 전압 레벨보다 더 높은 전압을 벌크 바이어스 입력단에 인가받을 때 작아진다.
또한, 상기 드라이버(120)를 구성하는 상기 제 2 트랜지스터(P1)는 턴오프된 상태에서 벌크 바이어스 입력단에 자신의 소오스에 입가되는 상기 외부 전압(VDDQ)보다 높은 전압 레벨인 상기 외부 고전압(VDDH)을 상기 제 1 벌크 전압(P_bulk)으로서 입력 받는다. 또한 상기 드라이버(120)를 구성하는 제 2 트랜지스터(N1)는 턴오프된 상태에서 벌크 바이어스 입력단에 자신의 소오스에 인가되는 상기 접지 전압(VSS)보다 낮은 레벨인 상기 음 전압(VBB)을 상기 제 2 벌크 전압(N_bulk)으로서 입력 받는다.
즉, 상기 제 2 트랜지스터(N1)의 경우 게이트에 로우 레벨 즉, 상기 접지 전압(VSS)의 전압 레벨로 디스에이블된 상기 풀다운 신호(PD)를 입력 받아 턴오프된 상태에서 벌크 바이어스 입력단에 자신의 소오스에 인가되는 전압(VSS)보다 더 낮은 전압(VBB)을 인가 받는다. 이때, 상기 제 2 트랜지스터(N1)의 접합 용량(junction capacitance)은 자신의 소오스에 인가되는 전압 레벨과 동일한 전압을 벌크 바이어스 입력단에 인가 받을 때보다 자신의 소오스에 인가되는 전압 레벨보다 더 낮은 전압을 벌크 바이어스 입력단에 인가받을 때 작아진다.
상기 드라이버(120)를 구성하는 트랜지스터들(P1, N1)의 접합 용량에 관해 도 3을 참조하여 더욱 상세히 설명한다.
A)는 반도체 장치가 송신 동작을 수행할 때를 도시한 것으로, 상기에서 설명한 바와 같이 송신 동작을 수행할 경우 상기 드라이버(120)의 제 1 트랜지스터(P1)는 벌크 바이어스 입력단(Bulk)에 상기 외부 전압(VDDQ)의 전압 레벨인 상기 제 1 벌크 전압(P_bulk)을 인가 받고, 상기 제 2 트랜지스터(N1)는 벌크 바이어스 입력단(Bulk)에 상기 접지 전압(VSS)의 전압 레벨인 상기 제 2 벌크 전압(N_bulk)을 인가 받는다.
B)는 반도체 장치가 수신 동작을 수행할 때를 도시한 것으로, 상기 설명한 바와 같이 수신 동작을 수행할 때는 상기 드라이버(120)의 제 1 트랜지스터(P1)는 벌크 바이어스 입력단(Bulk)에 상기 외부 고전압(VDDH)의 전압 레벨인 상기 제 1 벌크 전압(P_bulk)을 인가 받고, 상기 제 2 트랜지스터(N1)는 벌크 바이어스 입력단(Bulk)에 상기 음 전압(VBB)의 전압 레벨인 상기 제 2 벌크 전압(N_bulk)을 인가 받는다.
이때, 반도체 장치가 송신 동작(A)과 수신 동작(B)을 수행할 때 공통적으로, 상기 제 1 트랜지스터(P1)는 소오스(Source)에 상기 외부 전압(VDDQ)을 인가 받고, 게이트(Gate)에 상기 풀업 신호(PU)를 입력 받으며, 드레인(Drain)에 상기 공통 노드(Node_com)가 연결된다. 상기 제 2 트랜지스터(P2)는 드레인(Drain)에 상기 공통 노드(Node_com)가 연결되고, 게이트(Gate)에 상기 풀다운 신호(PD)를 입력 받으며, 소오스(Source)에 상기 접지 전압(VSS)을 인가 받는다.
즉, 송신할 때(A)와 수신할 때(B) 상기 제 1 트랜지스터(P1)와 상기 제 2 트랜지스터(N1)에 달라지는 것은 벌크 바이어스 입력단에 인가되는 전압이다.
상기 제 1 트랜지스터(P1)의 소오스 영역(P) 및 드레인 영역(P)과 N 타입 반도체 기판(N_sub) 사이에 공핍층(DL_p, Depletion Layer)이 형성되고, 상기 제 2 트랜지스터(N1)의 소오스 영역(N) 및 드레인 영역(N)과 P웰(P_Well) 사이에 공핍층(DL_n)이 형성된다.
상기 제 1 트랜지스터(P1)의 경우 벌크 바이어스 입력단(Bulk)에 자신의 소오스(Source)에 인가되는 전압(VDDQ)보다 더 높은 전압(VDDH)을 인가 받으면 자신의 소오스(Source)에 인가되는 전압 레벨과 동일한 전압(VDDQ)을 벌크 바이어스 입력단(Bulk)에 인가 받을 때보다 상기 제 1 트랜지스터(P1)의 공핍층(DL_p)은 넓어진다.
또한, 상기 제 2 트랜지스터(N1)의 경우 벌크 바이어스 입력단(Bulk)에 자신의 소오스(Source)에 인가되는 전압(VSS)보다 더 낮은 전압(VBB)을 인가 받으면 자신의 소오스(Source)에 인가되는 전압 레벨과 동일한 전압(VSS)을 벌크 바이어스 입력단(Bulk)에 인가 받을 때보다 상기 제 2 트랜지스터(N1)의 공핍층(DL_n)은 넓어진다.
즉, 본 발명의 실시예에 따른 반도체 장치의 드라이버를 구성하는 상기 제 1 및 제 2 트랜지스터(P1, N1)의 공핍층(DP_p, DL_n)은 반도체 장치가 송신 동작을 수행할 때보다 수신 동작을 수행할 때 더 넓어진 것을 알 수 있다. 공핍층이 더 넓어지면 상기 제 1 및 제2 트랜지스터(P1, N1)의 접합 용량은 작아진다.
본 발명의 실시예에 따른 반도체 장치는 송신 회로, 수신 회로 및 패드가 하나의 공통 노드에 연결된다. 이때, 송신 회로, 수신 회로, 및 패드가 연결된 라인의 기생 커패시턴스 중 드라이버를 구성하는 트랜지스터들의 접합 용량을 가변시킬 수 있다. 즉, 송신 동작시보다 수신 동작시 송신 회로의 드라이버를 구성하는 트랜지스터들의 접합 용량을 줄여 기생 커패시턴스를 줄임으로서, 패드와 수신 회로 사이의 총 커패시턴스를 줄일 수 있다. 그러므로, 본 발명의 실시예에 따른 반도체 장치는 고속으로 입력되는 신호를 받기에 유리하다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (18)

  1. 송신 회로;
    수신 회로; 및
    상기 송신 회로 및 상기 수신 회로에 공통적으로 연결된 패드를 포함하며,
    상기 송신 회로 및 상기 수신 회로 중 하나가 활성화될 때, 상기 송신 회로, 상기 수신 회로, 및 상기 패드가 연결된 라인의 기생 커패시턴스를 가변시키는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 송신 회로가 활성화될 때보다 상기 수신 회로가 활성화될 때 상기 기생 커패시턴스를 줄이는 것을 특징으로 하는 반도체 장치.
  3. 제 2 항에 있어서,
    상기 송신 회로는
    제 1 트랜지스터 및 제 2 트랜지스터를 구비하는 드라이버를 포함하며,
    상기 송신 회로가 활성화될 때보다 상기 수신 회로가 활성화될 때 상기 제 1 및 제 2 트랜지스터의 접합 용량을 줄이는 것을 특징으로 하는 반도체 장치.
  4. 제 3 항에 있어서,
    상기 제 1 및 제 2 트랜지스터 각각은
    상기 송신 회로가 활성화될 때보다 상기 수신 회로가 활성화될 때 소오스에 인가 받는 전압과 벌크 바이어스 입력단에 인가 받는 전압의 레벨이 달라지는 것을 특징으로 하는 반도체 장치.
  5. 제 4 항에 있어서,
    상기 제 1 트랜지스터는
    상기 송신 회로가 활성화되었을 때보다 벌크 바이어스 입력단에 인가 받는 전압의 레벨이 높아지는 것을 특징으로 하는 반도체 장치.
  6. 제 5 항에 있어서,
    상기 제 1 트랜지스터는
    상기 송신 회로가 활성화되었을 때 소오스 및 벌크 바이어스 입력단에 외부 전압을 인가 받고, 상기 수신 회로가 활성화되었을 때 소오스에 상기 외부 전압을 인가 받으며 벌크 바이어스 입력단에 외부 고전압을 입력 받는 것을 특징으로 하는 반도체 장치.
  7. 제 6 항에 있어서,
    상기 외부 고전압은 상기 외부 전압보다 전압 레벨이 높은 것을 특징으로 하는 반도체 장치.
  8. 제 4 항에 있어서,
    상기 제 2 트랜지스터는
    상기 송신 회로가 활성화되었을 때보다 상기 수신 회로가 활성화되었을 때 벌크 바이어스 입력단에 인가 받는 전압의 레벨이 낮아지는 것을 특징으로 하는 반도체 장치.
  9. 제 8 항에 있어서,
    상기 제 2 트랜지스터는
    상기 송신 회로가 활성화되었을 때 소오스 및 벌크 바이어스 입력단에 접지 전압을 인가 받고, 상기 수신 회로가 활성화되었을 때 소오스에 상기 접지 전압을 인가 받으며 벌크 바이어스 입력단에 음 전압을 입력 받는 것을 특징으로 하는 반도체 장치.
  10. 제 9 항에 있어서,
    상기 음 전압은 상기 접지 전압보다 전압 레벨이 낮은 것을 특징으로 하는 반도체 장치.
  11. 패드에 공통 연결되는 송신 회로 및 수신 회로;
    상기 송신 회로 및 상기 수신 회로 중 하나가 활성화될 때 벌크 제어 신호를 생성하는 송신 제어 회로; 및
    상기 벌크 제어 신호에 응답하여 제 1 벌크 전압 및 제 2 벌크 전압을 생성하는 벌크 제어 회로를 포함하며,
    상기 제 1 벌크 전압과 상기 제 2 벌크 전압은 상기 송신 회로에 제공되는 것을 특징으로 하는 반도체 장치.
  12. 제 11 항에 있어서,
    상기 송신 제어 회로는
    상기 송신 회로 및 상기 수신 회로 중 상기 수신 회로가 활성화될 때 상기 벌크 제어 신호를 인에이블시키고,
    상기 송신 회로 및 상기 수신 회로 중 상기 송신 회로가 활성화될 때 상기 벌크 제어 신호를 디스에이블시키는 것을 특징으로 하는 반도체 장치.
  13. 제 12 항에 있어서,
    상기 송신 제어 회로는
    상기 수신 회로를 활성화시키는 수신 인에이블 신호에 응답하여 상기 벌크 제어 신호를 생성하는 것을 특징으로 하는 반도체 장치.
  14. 제 13 항에 있어서,
    상기 송신 제어 회로는
    상기 수신 인에이블 신호를 레벨 쉬프팅하여 쉬프팅 신호로서 출력하는 레벨 쉬프터, 및
    상기 쉬프팅 신호에 응답하여 상기 벌크 제어 신호를 생성하는 벌크 제어 신호 출력부를 포함하는 것을 특징으로 하는 반도체 장치.
  15. 제 11 항에 있어서,
    상기 벌크 제어 회로는
    상기 벌크 제어 신호에 응답하여 외부 전압 및 외부 고전압 중 하나의 전압을 상기 제 1 벌크 전압으로서 출력하는 제 1 벌크 전압 레벨 선택부, 및
    상기 벌크 제어 신호에 응답하여 접지 전압 및 음 전압 중 하나의 전압을 상기 제 2 벌크 전압으로서 출력하는 제2 벌크 전압 레벨 선택부를 포함하는 것을 특징으로 하는 반도체 장치.
  16. 제 15 항에 있어서,
    상기 제 1 벌크 전압 레벨 선택부는
    상기 벌크 제어 신호가 디스에이블되면 상기 외부 전압을 상기 제 1 벌크 전압으로서 출력하고, 상기 벌크 제어 신호가 인에이블되면 상기 외부 고전압을 상기 제 1 벌크 전압으로서 출력하는 것을 특징으로 하는 반도체 장치.
  17. 제 15 항에 있어서,
    상기 제 2 벌크 전압 레벨 선택부는
    상기 벌크 제어 신호가 디스에이블되면 상기 접지 전압을 상기 제 2 벌크 전압으로서 출력하고, 상기 벌크 제어 신호가 인에이블되면 상기 음 전압을 상기 제 2 벌크 전압으로서 출력하는 것을 특징으로 하는 반도체 장치.
  18. 제 11 항에 있어서,
    상기 송신 회로는
    제 1 트랜지스터 및 제 2 트랜지스터를 구비한 드라이버를 포함하고,
    상기 제 1 트랜지스터는 게이트에 풀업 신호를 입력 받고, 소오스에 외부 전압을 인가 받으며, 드레인에 상기 패드가 연결되고, 벌크 바이어스 입력단에 상기 제 1 벌크 전압을 인가 받으며,
    상기 제 2 트랜지스터는 게이트에 풀다운 신호를 입력 받고, 소오스에 접지 전압을 인가 받으며, 드레인에 상기 패드가 연결되고, 벌크 바이어스 입력단에 상기 제 2 벌크 전압을 인가 받는 것을 특징으로 하는 반도체 장치.
KR1020150099380A 2015-07-13 2015-07-13 반도체 장치 KR20170008375A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150099380A KR20170008375A (ko) 2015-07-13 2015-07-13 반도체 장치
US15/047,864 US9859892B2 (en) 2015-07-13 2016-02-19 Semiconductor apparatus reducing a parasitic capacitance
CN201610192732.4A CN106357262B (zh) 2015-07-13 2016-03-30 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150099380A KR20170008375A (ko) 2015-07-13 2015-07-13 반도체 장치

Publications (1)

Publication Number Publication Date
KR20170008375A true KR20170008375A (ko) 2017-01-24

Family

ID=57775372

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150099380A KR20170008375A (ko) 2015-07-13 2015-07-13 반도체 장치

Country Status (3)

Country Link
US (1) US9859892B2 (ko)
KR (1) KR20170008375A (ko)
CN (1) CN106357262B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10748890B2 (en) * 2017-03-31 2020-08-18 Stmicroelectronics International N.V. Negative voltage tolerant IO circuitry for IO pad
DE202018000753U1 (de) 2018-02-14 2019-05-16 Matrix Industries, Inc. Startschaltung für Energy Harvesting Schaltungen
DE202018000752U1 (de) * 2018-02-14 2019-05-16 Matrix Industries, Inc. Startschaltung für Energy Harvesting Schaltungen
KR20210081081A (ko) * 2019-12-23 2021-07-01 에스케이하이닉스 주식회사 송신 활성화 신호 생성 회로 및 집적회로

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3253389B2 (ja) * 1992-03-31 2002-02-04 株式会社東芝 半導体集積回路装置
KR0161486B1 (ko) 1995-12-29 1998-12-01 김광호 로딩 보상회로를 갖는 반도체장치
KR100421905B1 (ko) 2001-05-15 2004-03-10 주식회사 하이닉스반도체 반도체 메모리 장치
KR100434510B1 (ko) 2002-08-10 2004-06-05 삼성전자주식회사 입출력라인 쌍들을 통한 신호전달 특성을 향상시키는등화/프리차지 회로 및 이를 구비하는 반도체 메모리장치
US8067976B2 (en) * 2005-08-02 2011-11-29 Panasonic Corporation Semiconductor integrated circuit
JP5457826B2 (ja) * 2009-12-28 2014-04-02 株式会社ジャパンディスプレイ レベルシフト回路、信号駆動回路、表示装置および電子機器
TWI587306B (zh) * 2011-05-13 2017-06-11 半導體能源研究所股份有限公司 半導體裝置
US8904248B2 (en) * 2012-07-10 2014-12-02 Apple Inc. Noise rejection for built-in self-test with loopback
KR102038041B1 (ko) * 2012-08-31 2019-11-26 에스케이하이닉스 주식회사 전원 선택 회로

Also Published As

Publication number Publication date
US20170019107A1 (en) 2017-01-19
CN106357262A (zh) 2017-01-25
US9859892B2 (en) 2018-01-02
CN106357262B (zh) 2020-10-13

Similar Documents

Publication Publication Date Title
US7508232B2 (en) Data output driver
US20100271069A1 (en) Input/output circuit and integrated circuit apparatus including the same
US7772883B2 (en) Level shifter
US20050168241A1 (en) Level shifter
US9647666B1 (en) Transmitter and semiconductor device
KR20170008375A (ko) 반도체 장치
KR101094946B1 (ko) 반도체 집적 회로
US7750718B2 (en) Level shifter using coupling phenomenon
KR100933677B1 (ko) 반도체 소자
US8749266B2 (en) Data output circuit responsive to calibration code and on die termination code
US8004314B2 (en) Semiconductor device
US9407243B1 (en) Receiver circuit
US20190097581A1 (en) Semiconductor device and semiconductor integrated circuit using the same
KR20120047385A (ko) 출력버퍼
US20070170954A1 (en) Semiconductor integrated circuit
KR101204670B1 (ko) 레벨 시프터
KR20100133610A (ko) 전압 레벨 시프터
KR20150005365A (ko) 주기신호생성회로
JP2013021498A (ja) Ｃｍｏｓ論理集積回路
US10498385B2 (en) Tranceiver circuit and receiver circuit
KR100780769B1 (ko) 듀얼 패스 레벨 시프터회로
KR20180112460A (ko) 반도체 장치
JP2009273125A (ja) 出力回路
KR20080100563A (ko) 반도체 메모리 장치
US9515654B2 (en) Semiconductor apparatus