CN106357262B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN106357262B
CN106357262B CN201610192732.4A CN201610192732A CN106357262B CN 106357262 B CN106357262 B CN 106357262B CN 201610192732 A CN201610192732 A CN 201610192732A CN 106357262 B CN106357262 B CN 106357262B
Authority
CN
China
Prior art keywords
voltage
circuit
bulk
transistor
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610192732.4A
Other languages
English (en)
Other versions
CN106357262A (zh
Inventor
赵善起
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN106357262A publication Critical patent/CN106357262A/zh
Application granted granted Critical
Publication of CN106357262B publication Critical patent/CN106357262B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)

Abstract

一种半导体装置，可以包括传送电路、接收电路以及与传送电路和接收电路共同耦接的焊盘。当传送电路或接收电路被激活时，与传送电路、接收电路以及焊盘耦接的线的寄生电容改变。

Description

半导体装置
相关申请的交叉引用
本申请要求2015年7月13日向韩国知识产权局提交的申请号为10-2015-0099380的韩国申请的优先权，其通过引用全部合并于此，如同全部地阐述。
技术领域
各种实施例总体而言涉及一种半导体集成电路，并且更具体而言，涉及一种半导体装置。
背景技术
半导体装置可以通过将信号传送至外部装置或者从外部装置接收信号，而利用外部装置来操作。
半导体装置可以包括传送电路和接收电路，传送电路用于将信号传送至外部装置，接收电路用于从外部装置接收信号。
半导体装置可以利用传送焊盘来将信号传送至外部装置，以及利用接收焊盘从外部装置接收信号。半导体装置可以经由一个焊盘来将信号传送至外部装置和从外部装置接收信号。
发明内容
根据实施例，提供了一种半导体装置。该半导体装置可以包括：传送电路、接收电路以及焊盘。焊盘可以与传送电路和接收电路共同耦接。当传送电路和接收电路中的一个被激活时，在与传送电路、接收电路以及焊盘耦接的线中，寄生电容可以改变。
根据实施例，提供了一种半导体装置。该半导体装置可以包括与焊盘共同耦接的传送电路和接收电路。该半导体装置可以包括传送控制电路，其被配置成当传送电路和接收电路中的一个被激活时产生体控制信号。该半导体装置可以包括体控制电路，其被配置成响应于体控制信号而产生第一体电压和第二体电压。第一体电压和第二体电压可以被提供至传送电路。
附图说明
图1为说明根据实施例的半导体装置的示例表示的配置图。
图2为说明图1中的传送控制电路的示例表示的配置图。
图3为说明根据实施例的半导体装置的示例表示的截面图。
图4说明了利用根据以上结合图1至图3所讨论的各种示例的半导体装置的系统的表示示例的框图。
具体实施方式
在下文中，将在下面参照附图来描述实施例的各种示例。本文参照截面图来描述实施例的各种示例，截面图是实施例的示例(以及中间结构)的示意性图示。照此，将预料到由例如制造技术和/或公差导致的图示的形状的变化。因而，实施例的各种示例不应被解释为局限于本文所说明的区域的特定形状，而是可以包括例如由制造导致的形状的偏差。在附图中，为了清楚起见可能夸大层和区域的长度和尺寸。在附图中，相同的附图标记表示相同的元件。还理解的是，当层被称作“在”另一层或衬底“上”时，其可以直接在所述另一层或衬底上，或者也可以存在中间层。
本文中参照截面和/或平面图所描述的概念是实施例的示例的示意性说明。然而，实施例的这些示例不应当被限制。尽管将说明和描述若干实施例，但是本领域的技术人员将理解的是，在不脱离本公开的原理和精神的情况下，可以对实施例的这些示例进行改变。
参见图1，根据实施例的半导体装置可以包括；传送电路100、接收电路200、传送控制电路300和体控制电路400。
传送电路100可以接收第一信号Signal_A，以及将接收到的第一信号Signal_A输出至公共节点Node_com。
传送电路100可以包括上拉/下拉信号发生器110和驱动器120。
上拉/下拉信号发生器110可以接收第一信号Signal_A和传送使能信号T_en，以及响应于第一信号Signal_A和传送使能信号T_en来产生上拉信号PU和下拉信号PD。例如，上拉/下拉信号发生器110可以在传送使能信号T_en被使能时，响应于第一信号Signal_A来产生上拉信号PU和下拉信号PD。在这个示例中，上拉/下拉信号发生器110可以在第一信号Signal_A的电压电平为第一预设电平时，将上拉信号PU使能，以及将下拉信号PD禁止。上拉/下拉信号发生器110可以在第一信号Signal_A的电压电平为第二预设电平时，将上拉信号PU禁止，以及将下拉信号PD使能。上拉/下拉信号发生器110可以在传送使能信号T_en被禁止时，将上拉信号PU和下拉信号PD禁止。
驱动器120可以响应于上拉信号PU和下拉信号PD来驱动公共节点Node_com。
驱动器120可以包括第一晶体管P1和第二晶体管N1。在第一晶体管P1中，上拉信号PU可以被输入至栅极，外部电压VDDQ可以被输入至源极，以及第一体电压P_bulk可以被输入至体偏置输入端子。在第二晶体管N1中，下拉信号PD可以被输入至栅极，漏极可以与第一晶体管P1的漏极耦接，接地电压VSS可以被输入至源极，以及第二体电压N_bulk可以被输入至体偏置输入端子。第一晶体管P1和第二晶体管P2耦接的节点，即驱动器120的输出端子可以与公共节点Node_com耦接，以及公共节点Node_com可以与焊盘PAD耦接。焊盘PAD可以被配置成与半导体装置外部的外部装置耦接。
接收电路200可以通过响应于接收使能信号R_en从公共节点Node_com接收信号，来输出第二信号Signal_B。例如，当接收使能信号R_en被使能时，接收电路200可以被激活，以及将从焊盘PAD经由公共节点Node_com输入的信号作为第二信号Signal_B输出。接收电路200可以在接收使能信号R_en被禁止时而被去激活。
传送控制电路300可以响应于接收使能信号R_en来产生体控制信号B_ctrl和取反体控制信号(bulk bar control signal)B_ctrlb。体控制信号B_ctrl和取反体控制信号B_ctrlb可以是具有不同的电压电平的信号。体控制信号B_ctrl和取反体控制信号B_ctrlb可以是具有相反的信号电平的信号。例如，传送控制电路300可以在接收使能信号R_en被使能时，将体控制信号B_ctrl使能，而将取反体控制信号B_ctrlb禁止。传送控制信号300可以在接收使能信号R_en被禁止时，将体控制信号B_ctrl禁止，而将取反体控制信号B_ctrlb使能。
体控制电路400可以响应于体控制信号B_ctrl和取反体控制信号B_ctrlb来产生第一体电压P_bulk和第二体电压N_bulk。例如，体控制电路400可以在体控制信号B_ctrl被使能，而取反体控制信号B_ctrlb被禁止时，将外部电压VDDQ作为第一体电压P_bulk输出，以及将接地电压VSS作为第二体电压N_bulk输出。在示例中，体控制电路400可以在体控制信号B_ctrl被禁止，而取反体控制信号B_ctrlb被使能时，将外部高电压VDDH作为第一体电压P_bulk输出，以及将负电压VBB作为第二体电压N_bulk输出。例如，相比于当体控制信号B_ctrl被使能，而取反体控制信号B_ctrlb被禁止时，当体控制信号B_ctrl被禁止，而取反体控制信号B_ctrlb被使能时，体控制电路400可以输出具有更高的电压电平的第一体电压P_bulk和具有更低的电压电平的第二体电压N_bulk。外部高电压VDDH可以为比外部电压VDDQ高的电压电平的电压，而负电压VBB可以为具有比接地电压VSS低的电压电平的电压。
体控制电路400可以包括第一体电压电平选择器410和第二体电压电平选择器420。
相比于当体控制信号B_ctrl被使能，而取反体控制信号B_ctrlb被禁止时，当体控制信号B_ctrl被禁止，而取反体控制信号B_ctrlb被使能时，第一体电压电平选择器410可以输出具有更高的电压电平的第一体电压P_bulk。例如，第一体电压电平选择器410可以响应于体控制信号B_ctrl和取反体控制信号B_ctrlb来选择性地将外部电压VDDQ和外部高电压VDDH中的一个作为第一体电压P_bulk输出。例如，第一体电压电平选择器410可以在体控制信号B_ctrl被禁止，而取反体控制信号B_ctrlb被使能时，将外部电压VDDQ作为第一体电压P_bulk输出。第一体电压电平选择器410可以在体控制信号B_ctrl被使能，而取反体控制信号B_ctrlb被禁止时，将外部高电压VDDH作为第一体电压P_bulk输出。
第一体电压电平选择器410可以包括第三晶体管P2和第四晶体管P3。在第三晶体管P2中，体控制信号B_ctrl可以被输入至栅极，外部电压VDDQ可以被输入至源极。在第四晶体管P3中，取反体控制信号B_ctrlb可以被输入至栅极，外部高电压VDDH可以被输入至源极，以及漏极可以与第三晶体管P2的漏极耦接。第一体电压P_bulk可以在第三晶体管P2的漏极和第四晶体管P3的漏极耦接的节点处输出。
相比于当体控制信号B_ctrl被使能，而取反体控制信号B_ctrlb被禁止时，当体控制信号B_ctrl被禁止，而取反体控制信号B_ctrlb被使能时，第二体电压电平选择器420可以输出具有更低的电压电平的第二体电压N_bulk。例如，第二体电压电平选择器420可以响应于体控制信号B_ctrl和取反体控制信号B_ctrlb，来选择性地将接地电压VSS和负电压VBB中的一个作为第二体电压N_bulk输出。例如，第二体电压电平选择器420可以在反体控制信号B_ctrlb被禁止，而体控制信号B_ctrl被使能时，将接地电压VSS作为第二体电压N_bulk输出。第二体电压电平选择器420可以在取反体控制信号B_ctrlb被使能，而体控制信号B_ctrl被禁止时，将负电压VBB作为第二体电压N_bulk输出。
第二体电压电平选择器420可以包括第五晶体管N2和第六晶体管N3。在第五晶体管N2中，取反体控制信号B_ctrlb可以被输入至栅极，接地电压VSS可以被输入至源极。在第六晶体管N3中，体控制信号B_ctrl可以被输入至栅极，负电压VBB可以被输入至源极，以及漏极可以与第五晶体管N2的漏极耦接。第二体电压N_bulk可以在第五晶体管N2的漏极和第六晶体管N3的漏极耦接的节点处输出。
参见图2，传送控制电路300可以包括电平移位器310和体控制信号输出单元320。
电平移位器310可以通过将具有第一摆动宽度的接收使能信号R_en电平移位，来产生具有比第一摆动宽度大的第二摆动宽度的移位信号S_s。例如，电平移位器310可以将接收使能信号R_en转换为移位信号S_s，以及输出移位信号S_s，其中，接收使能信号R_en可以在接地电压VSS的电压电平与外部电压VDDQ的电压电平之间转变，移位信号S_s可以在负电压VBB的电压电平与外部高电压VDDH的电压电平之间转变。第一摆动宽度可以为可在接地电压VSS的电压电平与外部电压VDDQ的电压电平之间转变的信号的摆动宽度，而第二摆动宽度可以为可在负电压VBB的电压电平与外部高电压VDDH的电压电平之间转变的信号的摆动宽度。
体控制信号输出单元320可以将移位信号S_s反相，以及将反相的移位信号S_s作为取反体控制信号B_ctrlb输出。体控制信号输出单元320可以将取反体控制信号B_ctrlb反相，以及将反相的取反体控制信号作为体控制信号B_ctrl输出。由于体控制信号B_ctrl通过将移位信号S_s反相两次来产生，所以移位信号S_s可以具有与体控制信号B_ctrl相同的相位。类似于移位信号S_s，体控制信号B_ctrl和取反体控制信号B_ctrlb可以为可在负电压VBB的电压电平与外部高电压VDDH的电压电平之间转变的信号。体控制信号B_ctrl可以被使能成外部高电压VDDH的电压电平，以及可以被禁止成负电压VBB的电压电平。取反体控制信号B_ctrlb可以被使能成外部高电压VDDH的电压电平，以及可以被禁止成负电压VBB的电压电平。
体控制信号输出单元320可以包括第一反相器IV1和第二反相器IV2。第一反相器IV1可以通过接收移位信号S_s来输出取反体控制信号B_ctrlb，以及接收外部高电压VDDH和负电压VBB作为驱动电压。第二反相器IV2可以通过接收取反体控制信号B_ctrlb来输出体控制信号B_ctrl，以及接收外部高电压VDDH和负电压VBB作为驱动电压。
将参照图1来描述根据实施例的具有上述配置的半导体装置的操作的示例。
将描述半导体装置的操作，由此传送电路100将第一信号Signal_A输出至焊盘PAD。
当传送电路100操作时，传送使能信号T_en被使能，而接收使能信号R_en被禁止。
接收被禁止的接收使能信号R_en的接收电路200可以被去激活，以及可以不执行接收操作。
被禁止的接收使能信号R_en可以被输入至传送控制电路300。
传送控制电路300可以通过接收被禁止的接收使能信号R_en而输出禁止的体控制信号B_ctrl和被使能的取反体控制信号B_ctrlb。禁止的体控制信号B_ctrl可以具有负电压VBB的电压电平，而使能的取反体控制信号B_ctrlb可以具有外部高电压VDDH的电压电平。
体控制电路400可以接收被禁止的体控制信号B_ctrl和被使能的取反体控制信号B_ctrlb。
体控制电路400可以输出为外部电压VDDQ的电压电平的第一体电压P_bulk，以及输出为接地电压VSS的电压电平的第二体电压N_bulk。
以下将描述体控制电路400的操作。
体控制电路400可以包括第一体电压电平选择器410和第二体电压电平选择器420。
第一体电压电平选择器410可以接收被禁止成负电压VBB的电压电平的体控制信号B_ctrl以及被使能成外部高电压VDDH的电压电平的取反体控制信号B_ctrlb。
第一体电压电平选择器410可以包括第三晶体管P2和第四晶体管P3。接收被禁止的体控制信号B_ctrl的第三晶体管P2可以导通，以及将外部电压VDDQ作为第一体电压P_bulk输出。接收被使能的取反体控制信号B_ctrlb的第四晶体管P3可以截止。
因此，具有外部电压VDDQ的电压电平的第一体电压P_bulk可以从第一体电压电平选择器410输出。
第二体电压电平选择器420可以接收被禁止成负电压VBB的电压电平的体控制信号B_ctrl以及被使能成外部高电压VDDH的电压电平的取反体控制信号B_ctrlb。
第二体电压电平选择器420可以包括第五晶体管N2和第六晶体管N3。接收使能的取反体控制信号B_ctrlb的第五晶体管N2可以导通，以及将接地电压VSS作为第二体电压N_bulk输出。接收被禁止的体控制信号B_ctrl的第六晶体管N3可以截止。
因此，具有接地电压VSS的电压电平的第二体电压N_bulk可以从第二体电压电平选择器420输出。
传送电路100可以包括上拉/下拉信号发生器110和驱动器120。
在传送使能信号T_en被使能的状态下，上拉/下拉信号发生器110可以在第一信号Signal_A的电压电平为第一预设电平时，将上拉信号PU使能，而在第一信号Signal_A的电压电平为第二预设电平时，将下拉信号PD使能。例如，当传送使能信号T_en被使能时，上拉/下拉信号发生器110可以响应于第一信号Signal_A而将上拉信号PU和下拉信号PD中的一个使能。当传送使能信号T_en被禁止时，上拉/下拉信号发生器110可以将上拉信号PU和下拉信号PD二者都禁止。
驱动器120可以通过接收被使能的上拉信号PU而将公共节点Node_com上拉驱动，以及通过接收被使能的下拉信号PD而将公共节点Node_com下拉驱动。组成驱动器120的第一晶体管P1可以通过经由栅极接收被使能的上拉信号PU(其为接地电压VSS的电压电平)而导通，以及在当外部电压VDDQ被输入至第一晶体管P1的源极，而第一体电压P_bulk(其为外部电压VDDQ的电压电平)被输入至第一晶体管P1的体偏置输入端子时的状态下，第一晶体管P1可以上拉驱动公共节点Node_com。组成驱动器120的第二晶体管N1可以通过经由栅极接收被使能的下拉信号PD(其为外部电压VDDQ的电压电平)而导通，以及在接地电压VSS被输入至第二晶体管N1的源极，而第二体电压N_bulk(其为接地电压VSS的电压电平)被输入至第二晶体管N1的体偏置输入端子的状态下，第二晶体管N1可以下拉驱动公共节点Node_com。
例如，当驱动器120响应于上拉信号PU和下拉信号PD而上拉驱动或下拉驱动公共节点Node_com时，组成驱动器120的第一晶体管P1可以通过体偏置输入端子来接收具有与源极相同的电压电平的电压，即，外部电压VDDQ，以及组成驱动器120的第二晶体管N1可以通过体偏置输入端子来接收具有与源极相同的电压电平的电压，即，接地电压VSS。
传送电路100可以通过上述操作，将第一信号Signal_A经由公共节点Node_com输出至焊盘PAD。
将描述半导体装置的操作的示例，其中，接收电路200将从焊盘PAD接收的信号作为第二信号Signal_B输出。
当接收电路200操作时，接收使能信号R_en被使能，而传送使能信号T_en被禁止。
接收被禁止的传送使能信号T_en的传送电路100可以被去激活，以及可以不执行传送操作。例如，传送电路100中的上拉/下拉信号发生器110可以在传送使能信号T_en被禁止时，将上拉信号PU和下拉信号PD禁止。驱动器120的第一晶体管P1和第二晶体管N1可以通过接收被禁止的上拉信号PU和被禁止的下拉信号PD而截止。因此，驱动器120可以不驱动公共节点Node_com。
接收电路200可以通过接收被使能的接收使能信号R_en而被激活，从焊盘PAD接收的信号经由公共节点Node_com被输入至接收电路200，以及接收电路200可以将从焊盘PAD接收的信号作为第二信号Signal_B输出。
接收控制电路300可以通过接收被使能的接收使能信号R_en来产生被使能的体控制信号B_ctrl和被禁止的取反体控制信号B_ctrlb。被使能的体控制信号B_ctrl可以具有外部高电压VDDH的电压电平，以及被禁止的取反体控制信号B_ctrlb可以具有负电压VBB的电压电平。
体控制电路400可以接收被使能的体控制信号B_ctrl和被禁止的取反体控制信号B_ctrlb。
体控制电路400可以输出为外部高电压VDDH的电压电平的第一体电压P_bulk，以及输出为负电压VBB的电压电平的第二体电压N_bulk。
以下将描述体控制电路400的操作。
第一体电压电平选择器410可以接收被使能成外部高电压VDDH的电压电平的体控制信号B_ctrl以及被禁止成负电压VBB的电压电平的取反体控制信号B_ctrlb。
第一体电压电平选择器410可以由第三晶体管P2和第四晶体管P3配置。接收被使能的体控制信号B_ctrl的第三晶体管P2可以截止，接收被禁止的取反体控制信号B_ctrlb的第四晶体管P3可以导通并且将外部高电压VDDH作为第一体电压P_bulk输出。
因此，具有外部高电压VDDH的电压电平的第一体电压P_bulk可以从第一体电压电平选择器410输出。
第二体电压电平选择器420可以接收被使能成外部高电压VDDH的电压电平的体控制信号B_ctrl以及被禁止成负电压VBB的电压电平的取反体控制信号B_ctrlb。
第二体电压电平选择器420可以由第五晶体管N2和第六晶体管N3配置。接收被禁止的取反体控制信号B_ctrlb的第五晶体管N2可以截止，接收被使能的体控制信号B_ctrl的第六晶体管N3可以导通并且将负电压VBB作为第二体电压N_bulk输出。
因此，具有负电压VBB的电压电平的第二体电压N_bulk可以从第二体电压电平选择器420输出。
组成驱动器120的第一晶体管P1可以在截止状态下经由体偏置输入端子来接收外部高电压VDDH作为第一体电压P_bulk，其中，外部高电压VDDH具有比施加至第一晶体管P1的源极的外部电压VDDQ高的电压电平。组成驱动器120的第二晶体管N1可以在截止状态下经由体偏置输入端子来接收负电压VBB作为第二体电压N_bulk，其中，负电压VBB具有比施加至第二晶体管N1的源极的接地电压VSS低的电压电平。
例如，在第一晶体管P1通过经由栅极来接收被禁止成高电平(即，外部电压VDDQ的电压电平)的上拉信号PU而截止的状态下，第一晶体管P1可以经由体偏置输入端子来接收外部高电压VDDH，其中，外部高电压VDDH具有比施加至第一晶体管P1的源极的外部电压VDDQ高的电压电平。当具有比施加至第一晶体管P1的源极的电压电平高的电压电平的电压被输入至体偏置输入端子时，而不是当具有与施加至第一晶体管P1的源极的电压电平相等的电压电平的电压被输入至体偏置输入端子时，第一晶体管P1的结电容可以降低。
组成驱动器120的第一晶体管P1可以在截止状态下经由体偏置输入端子来接收外部高电压VDDH作为第一体电压P_bulk，其中，外部高电压VDDH具有比施加至第一晶体管P1的源极的外部电压VDDQ高的电压。组成驱动器120的第二晶体管N1可以在截止状态下经由体偏置输入端子来接收负电压VBB作为第二体电压N_bulk，其中，负电压VBB具有比施加至第二晶体管N1的源极的接地电压VSS低的电压电平。
例如，在第二晶体管N1通过经由栅极来接收被禁止成低电平(即，接地电压VSS的电压电平)的下拉信号PD而截止的状态下，第二晶体管N1可以通过体偏置输入端子来接收负电压VBB，其中，负电压VBB具有比施加至第二晶体管N1的源极的接地电压VSS低的电压电平。当具有比施加至第二晶体管N1的源极的电压电平低的电压电平的电压被输入至体偏置输入端子时，而不是当具有与施加至第二晶体管N1的源极的电压电平相等的电压电平的电压被输入至体偏置输入端子时，第二晶体管N1的结电容可以降低。
以下将参照图3来描述组成驱动器120的晶体管P1和N1的结电容。
图3(A)说明了当半导体装置执行传送操作时的截面图。当半导体装置如上所述执行传送操作时，驱动器120的第一晶体管P1可以经由体偏置输入端子Bulk来接收为外部电压VDDQ的电压电平的第一体电压P_bulk，第二晶体管N1可以经由体偏置输入端子Bulk来接收为接地电压VSS的电压电平的第二体电压N_bulk。
图3(B)说明了当半导体装置执行接收操作时的截面图。当半导体装置如上所述执行接收操作时，驱动器120的第一晶体管P1可以经由体偏置输入端子Bulk来接收为外部高电压VDDH的电压电平的第一体电压P_bulk，第二晶体管N1可以经由体偏置输入端子Bulk来接收为负电压VBB的电压电平的第二体电压N_bulk。
当在传送操作A和接收操作B中，半导体装置执行第一晶体管P1的传送操作A和接收操作B时，源极Source可以接收外部电压VDDQ，栅极Gate可以接收上拉信号PU，以及漏极Drain可以与公共节点Node_com耦接。类似地，在第二晶体管N1的传送操作A和接收操作B中，漏极Drain可以与公共节点Node_com耦接，栅极Gate可以接收下拉信号PD，以及源极Source可以接收接地电压VSS。
在传送操作和接收操作中的第一晶体管P1和第二晶体管N1的不同可以在于，输入至第一晶体管P1和第二晶体管N1的体偏置输入端子Bulk的电压可以改变。
耗尽层DL_p可以形成在第一晶体管P1的源极区P和漏极区P与N型衬底N_sub之间，耗尽层DL_n可以形成在第二晶体管N1的源极区N和漏极区N与P型阱P_well之间。
当外部高电压VDDH(其比施加至第一晶体管P1的源极的外部电压VDDQ高)被输入至第一晶体管P1中的体偏置输入端子Bulk时，而不是当外部电压VDDQ(其为与施加至第一晶体管P1的源极的电压电平相同的电压电平)被输入至第一晶体管P1中的体偏置输入端子Bulk时，第一晶体管P1的耗尽层DL_p可以加宽。
当负电压VBB(其比施加至第二晶体管N1的源极的接地电压VSS低)被输入至第二晶体管N1中的体偏置输入端子Bulk时，而不是当接地电压VSS(其具有与施加至第二晶体管N1的源极的电压电平相同的电压电平)被输入至第二晶体管N1中的体偏置输入端子Bulk时，第二晶体管N1的耗尽层DL_N可以加宽。
即，可以看出，当半导体装置执行接收操作时，而不是当半导体装置执行传送操作时，根据实施例的组成半导体装置的驱动器的第一晶体管P1和第二晶体管N1的耗尽层DL_P和DL_n可以更宽。由于耗尽层加宽，所以第一晶体管P1和第二晶体管N1的结电容可以降低。
在根据实施例的半导体装置中，传送电路、接收电路和焊盘可以与一个公共节点耦接。在传送电路、接收电路和焊盘耦接的线的寄生电容中的组成驱动器的晶体管的结电容可以改变。即，可以在接收操作(而不是传送操作)中，通过进一步地降低组成传送电路的驱动器的晶体管的结电容来降低寄生电容。因此，焊盘与接收电路之间的总电容可以降低。因此，根据实施例的半导体装置可以有利于接收以高速输入的信号。
以上讨论的半导体装置(参见图1至图3)在存储器件、处理器和计算机系统的设计中特别有用。例如，参见图4，利用根据各种实施例的半导体装置的系统的框图被说明，并且通常由附图标记1000来标记。系统1000可以包括一个或更多个处理器(即，处理器)，或者例如但不限制于中央处理单元(“CPU”)1100。处理器(即，CPU)1100可以单独地使用，或者与其他处理器(即，CPU)组合使用。尽管处理器(即，CPU)1100将主要涉及单数形式，但是本领域的技术人员将理解的是，可以实施具有任意数量的物理或逻辑的处理器(即，CPU)的系统1000。
芯片组1150可以可操作性地与处理器(即，CPU)1100耦接。芯片组115为信号在处理器(即，CPU)1100与系统1000的其他部件之间的通信路径。系统1000的其他部件可以包括：存储器控制器1200、输入/输出(“I/O”)总线1250以及盘驱动器控制器1300。根据系统1000的配置，多个不同信号中的任意一个可以通过芯片组1150来传送，本领域的技术人员将理解的是，在不改变系统1000的根本性质的情况下，能够容易地调整信号通过系统1000的路径。
如上所述，存储器控制器1200可以可操作性地与芯片组1150耦接。存储器控制器1200可以包括以上参照图1至图3讨论的至少一个半导体装置。因而，存储器控制器1200可以经由芯片组1150来接收从处理器(即，CPU)1100提供的请求。在可替选的实施例中，存储器控制器1200可以被集成在芯片组1150中。存储器控制器1200可以可操作性地与一个或更多个存储器件1350耦接。在实施例中，存储器件1350可以包括以上结合图1至图3讨论的至少一个半导体装置，存储器件1350可以包括限定多个存储单元的多个字线和多个位线。存储器件1350可以为若干工业标准存储器类型中的任意一种，包括但是不限制于单列直插存储器模块(“SIMM”)和双列直插存储器模块(“DIMM”)。另外，存储器件1350可以通过存储指令和数据二者而便于安全去除外部数据储存装置。
芯片组1150还可以与I/O总线1250耦接。I/O总线1250可以用作信号从芯片组1150至I/O装置1410、1420和1430的通信路径。I/O装置1410、1420和1430可以包括例如但是不限制于：鼠标1410、视频显示器1420或者键盘1430。I/O总线1250可以利用若干通信协议中的任意一种与I/O装置1410、1420和1430通信。在实施例中，I/O总线1250可以被集成在芯片组1150中。
盘驱动器控制器1300可以可操作性地与芯片组1150耦接。盘驱动器控制器1300可以用作芯片组1150与一个内部盘驱动器1450或者多于一个内部盘驱动器1450之间的通信路径。内部盘驱动器1450可以通过存储指令和数据二者而便于外部数据储存装置的断开连接。盘驱动器控制器1300和内部盘驱动器1450可以几乎利用任何类型的通信协议(包括例如但是不限制于以上关于I/O总线1250所提及的所有协议)彼此通信或者与芯片组1150通信。
需要注意的是，结合图4所描述的系统1000仅是利用以上结合图1至图3讨论的半导体装置的系统1000的一个示例。例如，在可替选的实施例中，诸如例如不限制于蜂窝电话或者数码照相机，部件可以不同于图4中所示的实施例。
以上实施例是说明性的，并非限制性的。可以进行各种替选和等价。实施例不受本文中描述的实施例限制。实施例也不限制于任意特定类型的半导体器件。其他增加、删减或者修改在考虑到本公开时是显然的，并且旨在落入所附权利要求的范围内。

Claims (21)

1.一种半导体装置，包括：
传送电路；
接收电路；
焊盘，与传送电路和接收电路共同耦接；以及
传送控制电路，被配置成响应于接收使能信号而产生体控制信号，
其中，传送控制电路包括：
电平移位器，被配置成将接收使能信号电平移位，以及将电平移位的接收使能信号作为移位信号输出；以及
体控制信号输出单元，被配置成响应于移位信号而产生体控制信号，
其中，当传送电路或接收电路被激活时，与传送电路、接收电路和焊盘耦接的线的寄生电容改变。
2.根据权利要求1所述的半导体装置，其中，当接收电路被激活时，而不是当传送电路被激活时，寄生电容降低。
3.根据权利要求2所述的半导体装置，其中，传送电路包括驱动器，驱动器包括第一晶体管和第二晶体管，以及
当接收电路被激活时，而不是当传送电路被激活时，第一晶体管和第二晶体管的结电容降低。
4.根据权利要求3所述的半导体装置，其中，当接收电路被激活时，而不是当传送电路被激活时，在第一晶体管和第二晶体管的每个中，输入至源极的电压的电平和输入至体偏置输入端子的电压的电平改变。
5.根据权利要求4所述的半导体装置，其中，当接收电路被激活时，而不是当传送电路被激活时，输入至第一晶体管中的体偏置输入端子的电压的电平增大。
6.根据权利要求5所述的半导体装置，其中，当传送电路被激活时，外部电压被输入至第一晶体管的源极和体偏置输入端子，而当接收电路被激活时，外部电压被输入至第一晶体管的源极，以及外部高电压被输入至第一晶体管的体偏置输入端子。
7.根据权利要求6所述的半导体装置，其中，外部高电压具有比外部电压高的电压电平。
8.根据权利要求4所述的半导体装置，其中，当接收电路被激活时，而不是当传送电路被激活时，输入至第二晶体管中的体偏置输入端子的电压的电平降低。
9.根据权利要求8所述的半导体装置，其中，当传送电路被激活时，接地电压被输入至第二晶体管的源极和体偏置输入端子，而当接收电路被激活时，接地电压被输入至第二晶体管的源极，以及负电压被输入至第二晶体管的体偏置输入端子。
10.根据权利要求9所述的半导体装置，其中，负电压的电压电平比接地电压的电压电平低。
11.一种半导体装置，包括：
传送电路和接收电路，共同地与焊盘耦接；
传送控制电路，被配置成当传送电路或接收电路被激活时，产生体控制信号；以及
体控制电路，被配置成响应于体控制信号而产生第一体电压和第二体电压，
其中，第一体电压和第二体电压被提供至传送电路，
其中，传送控制电路包括：
电平移位器，被配置成将接收使能信号电平移位，以及将电平移位的接收使能信号作为移位信号输出；以及
体控制信号输出单元，被配置成响应于移位信号而产生体控制信号。
12.根据权利要求11所述的半导体装置，其中，当传送电路和接收电路中的接收电路被激活时，传送控制电路将体控制信号使能，以及
当传送电路和接收电路中的传送电路被激活时，传送控制电路将体控制信号禁止。
13.根据权利要求12所述的半导体装置，其中，传送控制电路响应于将接收电路激活的接收使能信号而产生体控制信号。
14.根据权利要求11所述的半导体装置，其中，体控制电路包括：
第一体电压电平选择器，被配置成响应于体控制信号而将外部电压和外部高电压中的一个作为第一体电压输出；以及
第二体电压电平选择器，被配置成响应于体控制信号而将接地电压和负电压中的一个作为第二体电压输出。
15.根据权利要求14所述的半导体装置，其中，第一体电压电平选择器在体控制信号被禁止时将外部电压作为第一体电压输出，而在体控制信号被使能时将外部高电压作为第一体电压输出。
16.根据权利要求14所述的半导体装置，其中，第二体电压电平选择器在体控制信号被禁止时将接地电压作为第二体电压输出，而在体控制信号被使能时将负电压作为第二体电压输出。
17.根据权利要求11所述的半导体装置，其中，传送电路包括驱动器，驱动器包括第一晶体管和第二晶体管，
上拉信号被输入至第一晶体管的栅极，外部电压被输入至第一晶体管的源极，焊盘与第一晶体管的漏极耦接，以及第一体电压被输入至第一晶体管的体偏置输入端子，以及
下拉信号被输入至第二晶体管的栅极，接地电压被输入至第二晶体管的源极，焊盘与第二晶体管的漏极耦接，以及第二体电压被输入至第二晶体管的体偏置输入端子。
18.一种半导体装置，包括：
传送电路，包括驱动器，驱动器包括晶体管；
接收电路；
焊盘，与传送电路和接收电路共同耦接；以及
传送控制电路，被配置成响应于接收使能信号而产生体控制信号,
其中，当接收电路被激活时，晶体管的结电容降低,
其中，传送控制电路包括：
电平移位器，被配置成将接收使能信号电平移位，以及将电平移位的接收使能信号作为移位信号输出；以及
体控制信号输出单元，被配置成响应于移位信号而产生体控制信号。
19.根据权利要求18所述的半导体装置，其中，相比于当传送电路被激活的情况，当接收电路被激活时，晶体管的耗尽层加宽。
20.根据权利要求18所述的半导体装置，还包括：
传送控制电路，被配置成当接收电路被激活时，通过加宽晶体管的耗尽层来降低晶体管的结电容。
21.根据权利要求20所述的半导体装置，还包括：
体控制电路，被配置成从传送控制电路接收体控制信号，以及将体电压施加至晶体管的体偏置输入端子。
CN201610192732.4A 2015-07-13 2016-03-30 半导体装置 Active CN106357262B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150099380A KR20170008375A (ko) 2015-07-13 2015-07-13 반도체 장치
KR10-2015-0099380 2015-07-13

Publications (2)

Publication Number Publication Date
CN106357262A CN106357262A (zh) 2017-01-25
CN106357262B true CN106357262B (zh) 2020-10-13

Family

ID=57775372

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610192732.4A Active CN106357262B (zh) 2015-07-13 2016-03-30 半导体装置

Country Status (3)

Country Link
US (1) US9859892B2 (zh)
KR (1) KR20170008375A (zh)
CN (1) CN106357262B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10748890B2 (en) * 2017-03-31 2020-08-18 Stmicroelectronics International N.V. Negative voltage tolerant IO circuitry for IO pad
DE202018000752U1 (de) 2018-02-14 2019-05-16 Matrix Industries, Inc. Startschaltung für Energy Harvesting Schaltungen
DE202018000753U1 (de) 2018-02-14 2019-05-16 Matrix Industries, Inc. Startschaltung für Energy Harvesting Schaltungen
KR20210081081A (ko) * 2019-12-23 2021-07-01 에스케이하이닉스 주식회사 송신 활성화 신호 생성 회로 및 집적회로

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448198A (en) * 1992-03-31 1995-09-05 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device having circuitry for limiting forward junction current from a terminal
CN101238641A (zh) * 2005-08-02 2008-08-06 松下电器产业株式会社 半导体集成电路
CN102111144A (zh) * 2009-12-28 2011-06-29 索尼公司 电平转换电路、信号驱动电路、显示装置和电子装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0161486B1 (ko) 1995-12-29 1998-12-01 김광호 로딩 보상회로를 갖는 반도체장치
KR100421905B1 (ko) 2001-05-15 2004-03-10 주식회사 하이닉스반도체 반도체 메모리 장치
KR100434510B1 (ko) 2002-08-10 2004-06-05 삼성전자주식회사 입출력라인 쌍들을 통한 신호전달 특성을 향상시키는등화/프리차지 회로 및 이를 구비하는 반도체 메모리장치
KR101983976B1 (ko) * 2011-05-13 2019-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8904248B2 (en) * 2012-07-10 2014-12-02 Apple Inc. Noise rejection for built-in self-test with loopback
KR102038041B1 (ko) * 2012-08-31 2019-11-26 에스케이하이닉스 주식회사 전원 선택 회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448198A (en) * 1992-03-31 1995-09-05 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device having circuitry for limiting forward junction current from a terminal
CN101238641A (zh) * 2005-08-02 2008-08-06 松下电器产业株式会社 半导体集成电路
CN102111144A (zh) * 2009-12-28 2011-06-29 索尼公司 电平转换电路、信号驱动电路、显示装置和电子装置

Also Published As

Publication number Publication date
US20170019107A1 (en) 2017-01-19
US9859892B2 (en) 2018-01-02
CN106357262A (zh) 2017-01-25
KR20170008375A (ko) 2017-01-24

Similar Documents

Publication Publication Date Title
US10523204B2 (en) Transmitter circuit and receiver circuit for operating under low voltage
US20130099823A1 (en) Output driver, devices having the same, and ground termination
CN106357262B (zh) 半导体装置
USRE47312E1 (en) Output driver, devices having the same, and ground termination
US9484923B2 (en) Signal transmission circuit suitable for DDR
US8896354B1 (en) Driving device
CN106487375B (zh) 缓冲器电路、接收器和使用接收器的系统
CN106250338B (zh) 半导体装置
US10615781B2 (en) Semiconductor apparatus
US9236859B1 (en) Power control device
US9281048B2 (en) Semiconductor memory device capable of preventing negative bias temperature instability (NBTI) using self refresh information
US9337840B2 (en) Voltage level shifter and systems implementing the same
US9984733B2 (en) Power control device and semiconductor memory device including the same
US7688104B2 (en) On-die termination device to compensate for a change in an external voltage
US9871503B2 (en) Semiconductor integrated circuit, latch circuit, and flip-flop circuit
US8749266B2 (en) Data output circuit responsive to calibration code and on die termination code
US10529411B2 (en) Buffer circuit, semiconductor apparatus and system using the same
US9800244B2 (en) Inverter circuits with first and second drivability dependent on first or second time period
US9996095B2 (en) Semiconductor integrated circuit device having bulk bias control function and method of driving the same
US9355706B2 (en) Output circuit for implementing high speed data transmition
US20160334827A1 (en) Semiconductor device and semiconductor system including the same
US20180287613A1 (en) Semiconductor device, method of operating a semiconductor device, and system including the same
US9704548B1 (en) Semiconductor memory apparatus
KR100997429B1 (ko) 고속의 신호 송수신 장치 및 방법
US20150362945A1 (en) Internal voltage generation circuit of semiconductor apparatus

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant