KR20210081081A - 송신 활성화 신호 생성 회로 및 집적회로 - Google Patents

송신 활성화 신호 생성 회로 및 집적회로 Download PDF

Info

Publication number
KR20210081081A
KR20210081081A KR1020190173275A KR20190173275A KR20210081081A KR 20210081081 A KR20210081081 A KR 20210081081A KR 1020190173275 A KR1020190173275 A KR 1020190173275A KR 20190173275 A KR20190173275 A KR 20190173275A KR 20210081081 A KR20210081081 A KR 20210081081A
Authority
KR
South Korea
Prior art keywords
circuit
transmission
phase comparison
transmission activation
data
Prior art date
Application number
KR1020190173275A
Other languages
English (en)
Inventor
정인화
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190173275A priority Critical patent/KR20210081081A/ko
Priority to US16/848,541 priority patent/US11018677B1/en
Priority to CN202010396610.3A priority patent/CN113096700A/zh
Publication of KR20210081081A publication Critical patent/KR20210081081A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/01759—Coupling arrangements; Interface arrangements with a bidirectional operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
    • H03K5/15066—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages using bistable devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

송신 활성화 신호 생성 회로는, 신호를 순차적으로 지연시켜 다수의 예비 송신 활성화 신호를 생성하는 쉬프트 회로; 상기 다수의 예비 송신 활성화 신호와 송신 데이터의 위상을 비교하는 위상 비교 회로; 및 상기 위상 비교 회로의 위상 비교 결과에 따라 상기 다수의 예비 송신 활성화 신호 중 하나를 송신 활성화 신호로 선택하는 선택회로를 포함할 수 있다.

Description

송신 활성화 신호 생성 회로 및 집적회로 {TRANSMISSION ENABLE SIGNAL GENERATION CIRCUIT AND INTEGRATED CIRCUIT}
본 특허 문헌은 각종 집적회로에서 데이터(신호)를 송신하기 위해 사용되는 송신기에 관한 것이다.
각종 집적회로 칩들은 혼자 동작하지 않으며, 주변의 칩들과 신호(데이터)를 주고 받으며 동작한다. 예를 들어, DRAM, Flash 등의 메모리 칩들은 메모리 콘트롤러(memory controller)와 데이터를 주고 받으며, CPU 또한 마더보드 상의 각종 칩들과 데이터를 주고 받는다.
데이터의 송/수신에는 양방향(bi-directional) 전송 라인이 많이 사용된다. 집적회로 A와 집적회로 B가 양방향 전송 라인을 사용해 데이터를 송수신하는 경우에, 집적회로 A에도 전송라인에 연결된 송신기와 수신기가 포함되고, 집적회로 B에도 전송라인에 연결된 송신기와 수신기가 포함된다. 동일한 집적회로 내의 송신기와 수신기는 동작 구간이 명확히 구별되어야 하기에 이들의 동작 구간을 명확하게 구별하기 위한 기술이 필요하다.
본 발명의 실시예들은, 송신기를 활성화하는 구간을 정확하게 조절할 수 있다.
본 발명의 일실시예에 따른 송신 활성화 신호 생성 회로는, 신호를 순차적으로 지연시켜 다수의 예비 송신 활성화 신호를 생성하는 쉬프트 회로; 상기 다수의 예비 송신 활성화 신호와 송신 데이터의 위상을 비교하는 위상 비교 회로; 및 상기 위상 비교 회로의 위상 비교 결과에 따라 상기 다수의 예비 송신 활성화 신호 중 하나를 송신 활성화 신호로 선택하는 선택회로를 포함할 수 있다.
본 발명의 다른 실시예에 따른 송신 활성화 신호 생성 회로는, 신호를 순차적으로 지연시켜 다수의 예비 송신 활성화 신호를 생성하는 쉬프트 회로; 선택 코드에 응답해 상기 다수의 예비 송신 활성화 신호 중 하나를 송신 활성화 신호로 선택하는 선택기; 상기 송신 활성화 신호와 송신 데이터의 위상을 비교하는 위상 비교 회로; 및 상기 위상 비교 회로의 위상 비교 결과에 응답해 상기 선택 코드를 생성하는 선택 코드 생성기를 포함할 수 있다.
본 발명의 일실시예에 따른 집적회로는, 데이터를 지연시켜 송신 데이터를 생성하는 데이터 지연 회로; 송수신 단자: 수신 활성화 신호에 응답해 상기 송수신 단자로 전달된 수신 데이터를 수신하는 수신기; 송신 활성화 신호에 응답해 상기 송수신 단자로 상기 송신 데이터를 송신하는 송신기; 신호를 순차적으로 지연시켜 다수의 예비 송신 활성화 신호를 생성하는 쉬프트 회로; 상기 다수의 예비 송신 활성화 신호와 상기 송신 데이터의 위상을 비교하는 위상 비교 회로; 및 상기 위상 비교 회로의 위상 비교 결과에 따라 상기 다수의 예비 송신 활성화 신호 중 하나를 상기 송신 활성화 신호로 선택하는 선택회로를 포함할 수 있다.
본 발명의 다른 실시예에 따른 집적회로는, 데이터를 지연시켜 송신 데이터를 생성하는 데이터 지연 회로; 송수신 단자: 수신 활성화 신호에 응답해 상기 송수신 단자로 전달된 수신 데이터를 수신하는 수신기; 송신 활성화 신호에 응답해 상기 송수신 단자로 상기 송신 데이터를 송신하는 송신기; 신호를 순차적으로 지연시켜 다수의 예비 송신 활성화 신호를 생성하는 쉬프트 회로; 선택 코드에 응답해 상기 다수의 예비 송신 활성화 신호 중 하나를 상기 송신 활성화 신호로 선택하는 선택기; 상기 송신 활성화 신호와 상기 송신 데이터의 위상을 비교하는 위상 비교 회로; 및 상기 위상 비교 회로의 위상 비교 결과에 응답해 상기 선택 코드를 생성하는 선택 코드 생성기를 포함할 수 있다.
본 발명의 실시예들에 따르면 송신기를 활성화하는 구간을 정확하게 조절될 수 있다.
도 1은 본 발명의 일실시예에 따른 집적회로(100)의 구성도.
도 2는 도 1의 송신 활성화 신호 생성 회로(140)의 일실시예 구성도.
도 3은 도 2의 송신 활성화 신호 생성 회로(140)의 동작을 도시한 타이밍도.
도 4는 도 1의 송신 활성화 신호 생성 회로(140)의 다른 실시예 구성도.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발병의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면 상에 표시되더라도 가능한 한 동일한 참조 번호를 가지도록 하고 있음에 유의하여야 한다.
도 1은 본 발명의 일실시예에 따른 집적회로(100)의 구성도이다.
도 1을 참조하면, 집적회로(100)는 송수신 단자(101), 송신기(110), 수신기(120), 데이터 지연 회로(130) 및 송신 활성화 신호 생성 회로(140)를 포함할 수 있다.
송신기(110)는 송수신 단자(101)로 송신 데이터(DATA_TX)를 송신할 수 있다. 수신기(120)는 송수신 단자(101)로부터 수신 데이터(DATA_RX)를 수신할 수 있다. 송신기(110)는 송신 활성화 신호(TX_EN)에 응답해 활성화되고, 수신기(120)는 수신 활성화 신호(RX_EN)에 응답해 활성화될 수 있다. 송신기(110)와 수신기(120)가 동시에 활성화된다면 송신기(110)가 송신한 데이터를 수신기(120)가 바로 수신하게 되므로, 송신기(110)와 수신기(120)는 동시에 활성화되지 않을 수 있다. 즉, 송신 활성화 신호(TX_EN)는 집적회로(100)가 데이터를 송신하는 구간 동안에 활성화되는 신호이고, 수신 활성화 신호(RX_EN)는 집적회로(100)가 데이터를 수신하는 구간 동안에 활성화되는 신호일 수 있다.
송수신 단자(101)는 집적회로(100)가 다른 집적회로와 데이터를 송수신하기 위한 단자일 수 있으며, 송수신 단자(100)에는 다른 집적회로의 송수신단자에 연결된 전송라인(미도시)이 연결될 수 있다.
데이터 지연 회로(130)는 데이터(DATA)를 지연해 송신 데이터(DATA_TX)를 생성할 수 있다. 데이터 지연 회로(130)는 데이터 송신과 관련한 레이턴시(latency) 규정들을 지키기 위해 데이터(DATA)를 지연시킬 수 있다. 예를 들어, 집적회로(100)가 메모리라면 리드 레이턴시(read latency)와 같은 데이터의 출력 시점과 관련된 레이턴시를 지키기 위해 데이터의 지연이 필요할 수 있다. 집적회로(100)가 포함된 시스템이 요구하는 지연값의 크기 및 데이터 지연과 관련된 복잡한 규정에 따라 데이터 지연 회로(130)의 면적 및 전류소모는 늘어날 수 있다.
송신 활성화 신호 생성 회로(140)는 신호(PRE_TX_EN)를 이용해 송신 활성화 신호(TX_EN)를 생성할 수 있다. 신호(PRE_TX_EN)는 데이터(DATA)가 유효한 구간에 활성화되는 신호인데, 데이터(DATA)가 데이터 지연 회로(130)에 의해 지연되었으므로, 신호(PRE_TX_EN)도 데이터(DATA)만큼 지연되어야 한다. 신호를 지연시기 위해 데이터 지연 회로(130)와 동일한 회로를 더 사용할 수도 있지만, 데이터 지연 회로(130)는 면적 및 전류소모가 큰 회로이므로 이는 큰 부담이 될 수 있다. 송신 활성화 신호 생성 회로(140)는 송신 데이터(DATA_TX)에 맞게 신호(PRE_TX_EB)의 타이밍을 리타이밍(retiming)하는 방식으로 송신 활성화 신호(TX_EN)를 생성할 수 있다.
도 2는 도 1의 송신 활성화 신호 생성 회로(140)의 일실시예 구성도이다.
도 2를 참조하면, 송신 활성화 신호 생성 회로(140)는 쉬프트 회로(210), 위상 비교 회로(230) 및 선택 회로(250)를 포함할 수 있다.
쉬프트 회로(210)는 신호(PRE_TX_EN)를 순차적으로 지연시켜 다수의 예비 송신 활성화 신호들(TX_EN_Q1~TX_EN_QN)을 생성할 수 있다. 쉬프트 회로(210)는 직렬로 연결된 다수의 D플립플롭들(211_1~211_N)을 포함할 수 있다(N은 2이상의 임의의 정수). D플립플롭들(211_1~211_N) 각각은 클럭(CLK)의 폴링 에지(falling edge)에 동기되어 신호(PRE_TX_EN)를 순차적으로 지연시킬 수 있다. 예를 들어, D플립플롭(211_3)은 TX_EN_Q2를 지연시켜 TX_EN_Q3를 생성할 수 있다. D플립플롭들(211_1~211_N)의 클럭 단자의 버블(bubble)은 D플립플롭들(211_1~211_N)이 클럭(CLK)의 폴링 에지에 동기해 동작한다는 것을 나타낼 수 있다. 여기서는 쉬프트 회로(210)가 직렬로 연결된 다수의 D플립플롭들(211_1~211_N)을 포함하고, 이들(211_1~211_N)을 이용해 신호(PRE_TX_EN)를 순차적으로 지연시키는 것을 예시했는데, 이는 예시일 뿐이며 D플립플롭들(211_1~211_N)이 아닌 다른 직렬로 연결된 다른 종류의 지연 소자들이 사용될 수도 있다.
위상 비교 회로(230)는 예비 송신 활성화 신호들(TX_EN_Q1~TX_EN_QN)과 송신 데이터(TX_DATA)의 위상을 비교할 수 있다. 위상 비교 회로(230)는 다수의 위상 비교기들(231_1~231_N)을 포함할 수 있다. 위상 비교기들(231_1~231_N) 각각은 예비 송신 활성화 신호들(TX_EN_Q1~TX_EN_QN) 중 자신에 대응하는 예비 송신 활성화 신호와 송신 데이터(TX_DATA)의 위상을 비교할 수 있다. 위상 비교기들(231_1~231_N) 각각은 자신에 대응하는 예비 송신 활성화 신호의 위상이 송신 데이터(TX_DATA)의 위상보다 앞서는 경우에는 얼리 신호(EARLY)를 활성화하고, 자신에 대응하는 예비 송신 활성화 신호의 위상이 송신 데이터(TX_DATA)의 위상보다 느린 경우에는 레이트 신호(LATE)를 활성화할 수 있다.
선택 회로(250)는 위상 비교 회로(230)의 위상 비교 결과(EARLY_1~EARLY_N, LATE_1~LATE_N)에 응답해 예비 송신 활성화 신호들(TX_EN_Q1~TX_EN_QN) 중 하나를 송신 활성화 신호(TX_EN)로 선택할 수 있다. 선택 회로(250)는 선택 코드 생성기(251)와 선택기(253)를 포함할 수 있다.
선택 코드 생성기(251)는 위상 비교 회로(230)의 위상 비교 결과(EARLY_1~EARLY_N, LATE_1~LATE_N)를 이용해 선택 코드(SEL<1:N>)를 생성할 수 있다. 선택 코드 생성기(251)는 EARLY_K = 'H'이고 LATE_K+1 = 'H'인 경우에, 예비 송신 활성화 신호(TX_EN_QK)가 선택되도록 선택 코드(SEL<1:N>)를 생성할 수 있다. 예를 들어, EARLY_1 = 'H', EARLY_2 = 'H', EARLY_3 = 'H', LATE_4 = 'H', LATE_5 ='H... 인 경우에, 예비 송신 활성화 신호(TX_EN_Q3)가 선택되도록 선택 코드(SEL<1:N>)를 생성할 수 있다. 선택 코드 생성기(251)는 트레이닝 활성화 신호(T_EN)가 활성화된 트레이닝 동작 구간 동안에 활성화되고, 트레이닝 활성화 신호(T_EN)가 비활성화되면 비활성화될 수 있다. 선택 코드 생성기(251)는 비활성화시에 선택 코드(SEL<1:N>)의 값을 고정할 수 있다. 즉, 트레이닝 동작이 종료되면 선택 코드(SEL<1:N>)는 트레이닝 동작시 생성된 값으로 고정될 수 있다.
선택기(253)는 선택 코드(SEL<1:N>)에 응답해 예비 송신 활성화 신호들(TX_EN_Q1~TX_EN_QN) 중 하나를 선택해 송신 활성화 신호(TX_EN)로 출력할 수 있다.
도 3은 도 2의 송신 활성화 신호 생성 회로(140)의 동작을 도시한 타이밍도이다.
도 3을 참조하면, 트레이닝 활성화 신호(T_EN)가 'H'로 활성화되어, 트레이닝 동작이 시작될 수 있다.
트레이닝 동작 중 시점 '301'부터 데이터(DATA)가 'H'의 값을 가질 수 있다. 일반적으로 데이터(DATA)는 클럭(CLK)의 1싸이클당 2개씩 전달되므로, 도면에서는 8개의 'H' 데이터가 출력되는 것을 나타낼 수 있다. 본래 데이터(DATA)는 다양한 패턴을 가질 수 있지만, 트레이닝 동작 중에는 트레이닝의 용이성을 위해 데이터(DATA)가 'H'로 유지될 수 있다. 마찬가지로 시점 '301'부터 신호(PRE_TX_EN)가 'H'로 활성화될 수 있다. 마진을 위해 신호(PRE_TX_EB)의 활성화 구간은 유요한 데이터(DATA)가 존재하는 구간보다 약간 더 길수 있다.
데이터 지연 회로(130)는 데이터(DATA)를 지연해 송신 데이터(DATA_TX)를 생성할 수 있다. 데이터(DATA)가 지연되어 생성된 송신 데이터(DATA_TX)는 시점 '303'부터 'H'의 값을 가질 수 있다.
쉬프트 회로(210)는 신호(PRE_TX_EN)를 순차적으로 지연시켜 예비 송신 활성화 신호들(TX_EN_Q1~TX_EN_QN)을 생성할 수 있다. 도 3에서는 예비 송신 활성화 신호들(TX_EN_Q1, TX_EN_Q2)은 송신 데이터(DATA_TX)보다 위상이 앞서고, 예비 송신 활성화 신호들(TX_EN_Q3~TX_EN_QN)은 송신 데이터(DATA_TX)보다 위상이 느린 것을 확인할 수 있다. 따라서 위상 비교 회로(230)는 EARLY_1 = 'H', EARLY_2 = 'H', LATE_3 = 'H', LATE_4 = 'H'...의 위상 비교 결과를 생성할 것이다.
선택 회로(250)는 송신 데이터(DATA_TX)보다 위상이 앞서는 예비 송신 활성화 신호들(TX_EN_Q1, TX_EN_Q2) 중 위상이 가장 느린 예비 송신 활성화 신호(TX_EN_Q2)를 송신 활성화 신호(TX_EN)로 선택할 수 있다.
송신 활성화 신호(TX_EN)는 송신 데이터(DATA_TX)가 유효한 구간보다 조금 넓은 구간 동안에 활성화된다는 것을 확인할 수 있다. 결국, 송신 활성화 신호(TX_EN)가 활성화된 구간 동안에 송신기(110)를 활성화해 송신 데이터(DATA_TX)를 출력하면 안정적인 동작이 가능할 수 있다.
도 4는 도 1의 송신 활성화 신호 생성 회로(140)의 다른 실시예 구성도이다.
도 4를 참조하면, 송신 활성화 신호 생성 회로(140)는 쉬프트 회로(410), 위상 비교 회로(430) 및 선택 회로(450)를 포함할 수 있다.
쉬프트 회로(410)는 신호(PRE_TX_EN)를 순차적으로 지연시켜 다수의 예비 송신 활성화 신호들(TX_EN_Q1~TX_EN_QN)을 생성할 수 있다. 쉬프트 회로(410)는 직렬로 연결된 다수의 D플립플롭들(411_1~411_N)을 포함할 수 있다(N은 2이상의 임의의 정수). D플립플롭들(411_1~411_N) 각각은 클럭(CLK)의 폴링 에지(falling edge)에 동기되어 신호(PRE_TX_EN)를 순차적으로 지연시킬 수 있다. 예를 들어, D플립플롭(411_3)은 TX_EN_Q2를 지연시켜 TX_EN_Q3를 생성할 수 있다. D플립플롭들(411_1~411_N)의 클럭 단자의 버블(bubble)은 D플립플롭들(411_1~411_N)이 클럭(CLK)의 폴링 에지에 동기해 동작한다는 것을 나타낼 수 있다. 여기서는 쉬프트 회로(410)가 직렬로 연결된 다수의 D플립플롭들(411_1~411_N)을 포함하고, 이들(411_1~411_N)을 이용해 신호(PRE_TX_EN)를 순차적으로 지연시키는 것을 예시했는데, 이는 예시일 뿐이며 D플립플롭들(411_1~411_N)이 아닌 다른 직렬로 연결된 다른 종류의 지연 소자들이 사용될 수도 있다.
위상 비교 회로(430)는 선택 회로(450)에 의해 선택된 송신 활성화 신호(TX_EN)와 송신 데이터(DATA_TX)의 위상을 비교할 수 있다. 위상 비교 회로(430)는 위상 비교기(431)를 포함할 수 있다. 위상 비교기(431)는 송신 활성화 신호(TX_EN)의 위상이 송신 데이터(DATA_TX)보다 위상이 앞서는 경우에는 얼리 신호(EARLY)를 활성화하고, 송신 활성화 신호(TX_EN)의 위상이 송신 데이터(DATA_TX)보다 위상이 느린 경우에는 레이트 신호(LATE)를 활성화할 수 있다.
선택 회로(450)는 위상 비교 회로(430)의 위상 비교 결과(EARLY, LATE)에 응답해 예비 송신 활성화 신호들(TX_EN_Q1~TX_EN_QN) 중 하나를 송신 활성화 신호(TX_EN)로 선택할 수 있다. 선택 회로(450)는 선택 코드 생성기(451)와 선택기(453)를 포함할 수 있다.
선택 코드 생성기(451)는 위상 비교 회로(430)의 위상 비교 결과(EARLY, LATE)를 모니터링하면서 선택 코드(SEL<1:N>)를 변경하다가 위상 비교 회로(430)의 위상 비교 결과(EARLY, LATE)가 변경되는 것에 응답해 선택 코드(SEL<1:N>)의 값을 결정할 수 있다. 선택 코드 생성기(451)는 TX_EN_Q1, TX_EN_Q2, TX_EN_Q3와 같이 점차로 높은 번호의 예비 송신 활성화 신호를 선택해가며 위상 비교 결과를 모니터링할 수 있다. 그리고 모니터링 결과가 EARLY = 'H'에서 LATE = 'H'로 변경되면 현재 선택된 예비 송신 활성화 신호보다 하나 낮은 번호의 예비 송신 활성화 신호를 송신 활성화 신호로 결정할 수 있다. 결과적으로, 선택 코드 생성기(451)는 도 2의 선택 코드 생성기(251)와 동일한 선택 코드를 생성할 수 있다. 선택 코드 생성기(451)는 트레이닝 활성화 신호(T_EN)가 활성화된 트레이닝 동작 구간 동안에 활성화되고, 트레이닝 활성화 신호(T_EN)가 비활성화되면 비활성화될 수 있다. 선택 코드 생성기(451)는 비활성화시에 선택 코드(SEL<1:N>)의 값을 고정할 수 있다. 즉, 트레이닝 동작이 종료되면 선택 코드(SEL<1:N>)는 트레이닝 동작시 생성된 값으로 고정될 수 있다.
선택기(453)는 선택 코드(SEL<1:N>)에 응답해 예비 송신 활성화 신호들(TX_EN_Q1~TX_EN_QN) 중 하나를 선택해 송신 활성화 신호(TX_EN)로 출력할 수 있다.
도 4의 실시예에서는 위상 비교기(431)가 하나만 사용되므로, 도 2의 실시예 대비 송신 활성화 신호 생성 회로(140)의 면적을 줄일 수 있다. 다만, 하나의 위상 비교기(431)를 이용해 예비 송신 활성화 신호들(TX_EN_Q1~TX_EN_QN)을 순차적으로 송신 데이터(DATA_TX)와 비교해가며 송신 활성화 신호(TX_EN)를 결정하므로, 도 2의 실시예 대비 트레이닝에는 보다 많은 시간이 소요될 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여아 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
140: 송신 활성화 신호 생성 회로
210: 쉬프트 회로
230: 위상 비교 회로
250: 선택 회로

Claims (18)

  1. 신호를 순차적으로 지연시켜 다수의 예비 송신 활성화 신호를 생성하는 쉬프트 회로;
    상기 다수의 예비 송신 활성화 신호와 송신 데이터의 위상을 비교하는 위상 비교 회로; 및
    상기 위상 비교 회로의 위상 비교 결과에 따라 상기 다수의 예비 송신 활성화 신호 중 하나를 송신 활성화 신호로 선택하는 선택회로
    를 포함하는 송신 활성화 신호 생성 회로.
  2. 제 1항에 있어서,
    상기 선택 회로는
    트레이닝 동작시에 활성화되고, 비활성화시에는 선택 결과를 그대로 유지하는
    송신 활성화 신호 생성 회로.
  3. 제 2항에 있어서,
    상기 선택 회로는
    상기 트레이닝 동작시에는 상기 위상 비교 회로의 위상 비교 결과에 따라 예비 선택 코드를 생성하고, 상기 트레이닝 동작이 아닐 시에는 상기 선택 코드의 값을 고정하는 선택 코드 생성기; 및
    상기 선택 코드에 응답해 상기 다수의 예비 송신 활성화 신호 중 하나를 상기 송신 활성화 신호로 선택하는 선택기를 포함하는
    송신 활성화 신호 생성 회로.
  4. 제 1항에 있어서,
    상기 위상 비교 회로는
    상기 다수의 예비 송신 활성화 신호 중 자신에 대응하는 예비 송신 활성화 신호와 상기 송신 데이터의 위상을 비교하기 위한 다수의 위상 비교기를 포함하는
    송신 활성화 신호 생성 회로.
  5. 제 1항에 있어서,
    상기 쉬프트 회로는
    상기 신호를 순차적으로 지연시키기 위한 직렬로 연결된 다수의 D플립플롭들을 포함하는
    송신 활성화 신호 생성 회로.
  6. 신호를 순차적으로 지연시켜 다수의 예비 송신 활성화 신호를 생성하는 쉬프트 회로;
    선택 코드에 응답해 상기 다수의 예비 송신 활성화 신호 중 하나를 송신 활성화 신호로 선택하는 선택기;
    상기 송신 활성화 신호와 송신 데이터의 위상을 비교하는 위상 비교 회로; 및
    상기 위상 비교 회로의 위상 비교 결과에 응답해 상기 선택 코드를 생성하는 선택 코드 생성기
    를 포함하는 송신 활성화 신호 생성 회로.
  7. 제 6항에 있어서,
    상기 선택 코드 생성기는
    트레이닝 동작시에, 상기 선택 코드의 값을 변경하다가 상기 위상 비교 회로의 비교 결과가 변경되는 것에 응답해 상기 선택 코드의 값을 결정하고,
    상기 트레이닝 동작이 아닐 시에는 상기 선택 코드의 값을 고정하는
    송신 활성화 신호 생성 회로.
  8. 제 6항에 있어서,
    상기 위상 비교 회로는
    상기 송신 활성화 신호와 상기 송신 데이터의 위상을 비교하는 위상 비교기를 포함하는
    송신 활성화 신호 생성 회로.
  9. 제 6항에 있어서,
    상기 쉬프트 회로는
    상기 신호를 순차적으로 지연시키기 위한 직렬로 연결된 다수의 D플립플롭들을 포함하는
    송신 활성화 신호 생성 회로.
  10. 데이터를 지연시켜 송신 데이터를 생성하는 데이터 지연 회로;
    송수신 단자:
    수신 활성화 신호에 응답해 상기 송수신 단자로 전달된 수신 데이터를 수신하는 수신기;
    송신 활성화 신호에 응답해 상기 송수신 단자로 상기 송신 데이터를 송신하는 송신기;
    신호를 순차적으로 지연시켜 다수의 예비 송신 활성화 신호를 생성하는 쉬프트 회로;
    상기 다수의 예비 송신 활성화 신호와 상기 송신 데이터의 위상을 비교하는 위상 비교 회로; 및
    상기 위상 비교 회로의 위상 비교 결과에 따라 상기 다수의 예비 송신 활성화 신호 중 하나를 상기 송신 활성화 신호로 선택하는 선택회로
    를 포함하는 집적회로.
  11. 제 10항에 있어서,
    상기 선택 회로는
    트레이닝 동작시에 활성화되고, 비활성화시에는 선택 결과를 그대로 유지하는
    집적회로.
  12. 제 11항에 있어서,
    상기 선택 회로는
    상기 트레이닝 동작시에는 상기 위상 비교 회로의 위상 비교 결과에 따라 예비 선택 코드를 생성하고, 상기 트레이닝 동작이 아닐 시에는 상기 선택 코드의 값을 고정하는 선택 코드 생성기; 및
    상기 선택 코드에 응답해 상기 다수의 예비 송신 활성화 신호 중 하나를 상기 송신 활성화 신호로 선택하는 선택기를 포함하는
    집적회로.
  13. 제 10항에 있어서,
    상기 위상 비교 회로는
    상기 다수의 예비 송신 활성화 신호 중 자신에 대응하는 예비 송신 활성화 신호와 상기 송신 데이터의 위상을 비교하기 위한 다수의 위상 비교기를 포함하는
    집적회로.
  14. 제 10항에 있어서,
    상기 쉬프트 회로는
    상기 신호를 순차적으로 지연시키기 위한 직렬로 연결된 다수의 D플립플롭들을 포함하는
    집적회로.
  15. 데이터를 지연시켜 송신 데이터를 생성하는 데이터 지연 회로;
    송수신 단자:
    수신 활성화 신호에 응답해 상기 송수신 단자로 전달된 수신 데이터를 수신하는 수신기;
    송신 활성화 신호에 응답해 상기 송수신 단자로 상기 송신 데이터를 송신하는 송신기;
    신호를 순차적으로 지연시켜 다수의 예비 송신 활성화 신호를 생성하는 쉬프트 회로;
    선택 코드에 응답해 상기 다수의 예비 송신 활성화 신호 중 하나를 상기 송신 활성화 신호로 선택하는 선택기;
    상기 송신 활성화 신호와 상기 송신 데이터의 위상을 비교하는 위상 비교 회로; 및
    상기 위상 비교 회로의 위상 비교 결과에 응답해 상기 선택 코드를 생성하는 선택 코드 생성기
    를 포함하는 집적회로.
  16. 제 15항에 있어서,
    상기 선택 코드 생성기는
    트레이닝 동작시에, 상기 선택 코드의 값을 변경하다가 상기 위상 비교 회로의 비교 결과가 변경되는 것에 응답해 상기 선택 코드의 값을 결정하고,
    상기 트레이닝 동작이 아닐 시에는 상기 선택 코드의 값을 고정하는
    집적회로.
  17. 제 15항에 있어서,
    상기 위상 비교 회로는
    상기 송신 활성화 신호와 상기 송신 데이터의 위상을 비교하는 위상 비교기를 포함하는
    집적회로.
  18. 제 15항에 있어서,
    상기 쉬프트 회로는
    상기 신호를 순차적으로 지연시키기 위한 직렬로 연결된 다수의 D플립플롭들을 포함하는
    집적회로.
KR1020190173275A 2019-12-23 2019-12-23 송신 활성화 신호 생성 회로 및 집적회로 KR20210081081A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190173275A KR20210081081A (ko) 2019-12-23 2019-12-23 송신 활성화 신호 생성 회로 및 집적회로
US16/848,541 US11018677B1 (en) 2019-12-23 2020-04-14 Transmission enable signal generation circuit and integrated circuit
CN202010396610.3A CN113096700A (zh) 2019-12-23 2020-05-12 发送使能信号生成电路和集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190173275A KR20210081081A (ko) 2019-12-23 2019-12-23 송신 활성화 신호 생성 회로 및 집적회로

Publications (1)

Publication Number Publication Date
KR20210081081A true KR20210081081A (ko) 2021-07-01

Family

ID=75981854

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190173275A KR20210081081A (ko) 2019-12-23 2019-12-23 송신 활성화 신호 생성 회로 및 집적회로

Country Status (3)

Country Link
US (1) US11018677B1 (ko)
KR (1) KR20210081081A (ko)
CN (1) CN113096700A (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4977582A (en) * 1988-03-31 1990-12-11 At&T Bell Laboratories Synchronization of non-continuous digital bit streams
US5022056A (en) * 1989-10-23 1991-06-04 National Semiconductor Corporation Method and structure for digital phase synchronization
KR100541806B1 (ko) 1999-07-20 2006-01-10 삼성전자주식회사 반도체 메모리 장치의 병합 데이터 출력회로 및 그 방법
KR100414215B1 (ko) * 2002-01-03 2004-01-07 삼성전자주식회사 조절 가능한 동기 범위를 갖는 동기 미러 지연 회로
US6980042B2 (en) * 2004-04-05 2005-12-27 Micron Technology, Inc. Delay line synchronizer apparatus and method
US8976596B1 (en) 2013-08-23 2015-03-10 Kabushiki Kaisha Toshiba Controller
KR20170008375A (ko) * 2015-07-13 2017-01-24 에스케이하이닉스 주식회사 반도체 장치

Also Published As

Publication number Publication date
CN113096700A (zh) 2021-07-09
US11018677B1 (en) 2021-05-25

Similar Documents

Publication Publication Date Title
US8842794B2 (en) Semiconductor device, a parallel interface system and methods thereof
KR102289930B1 (ko) 직렬 통신을 위한 슬레이브 디바이스 및 방법
US6279073B1 (en) Configurable synchronizer for double data rate synchronous dynamic random access memory
JP2017097907A5 (ja) 集積回路装置およびシステム
US9543968B2 (en) Output control circuit for semiconductor apparatus and output driving circuit including the same
JP4930593B2 (ja) データ転送装置およびデータ転送方法
KR20150104341A (ko) 반도체 장치 및 그를 포함하는 반도체 시스템
JP2008091006A (ja) 半導体メモリ装置及びその駆動方法
US6636999B1 (en) Clock adjusting method and circuit device
US20110316589A1 (en) Method of compensating clock skew, clock skew compensating circuit for realizing the method, and input/output system including the clock skew compensating circuit
KR20170008062A (ko) 트레이닝 동작을 수행하는 메모리 장치 및 이를 이용하는 메모리 시스템
KR20210081081A (ko) 송신 활성화 신호 생성 회로 및 집적회로
JP6221857B2 (ja) 位相調整回路、データ伝送装置、データ伝送システム及び位相調整方法
KR20150104339A (ko) 반도체 장치 및 그를 포함하는 반도체 시스템
CN109155798B (zh) 一种异步fifo电路及时延确定方法
JP3408486B2 (ja) 装置間の同期回路
KR20190006721A (ko) 메모리 장치
KR100983510B1 (ko) 데이터 전송회로 및 그 방법
KR100222041B1 (ko) 신호 처리 장치
JP2022124334A (ja) 半導体集積回路
JP2008294808A (ja) 電子機器、クロック位相調整装置及び方法
JP2003152745A (ja) データ伝送システム、送信装置及び受信装置
JP2013219641A (ja) データ伝送装置
JP2004096217A (ja) 通信装置及び通信方法
JPH02206933A (ja) 位相差吸収方式

Legal Events

Date Code Title Description
E902 Notification of reason for refusal