JP2013219641A - データ伝送装置 - Google Patents
データ伝送装置 Download PDFInfo
- Publication number
- JP2013219641A JP2013219641A JP2012089806A JP2012089806A JP2013219641A JP 2013219641 A JP2013219641 A JP 2013219641A JP 2012089806 A JP2012089806 A JP 2012089806A JP 2012089806 A JP2012089806 A JP 2012089806A JP 2013219641 A JP2013219641 A JP 2013219641A
- Authority
- JP
- Japan
- Prior art keywords
- timing
- data transmission
- communication
- unit
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【課題】データ伝送装置の個体差により通信タイミングの調整が必要となる場合に、通信タイミングを自動調整することが可能なデータ伝送装置を提供する。
【解決手段】データ伝送装置1は、相互にデータを送受信するデータ送受信部2a、2b、このデータ送受信部2a、2bの各々が規定するデータ送受信のタイミング制約条件を記憶するタイミング条件記憶部5、最初の装置起動後の初期段階において、データ送受信部2a、2b間の通信タイミングを読み取り、タイミング制約条件と比較するタイミング比較部4、タイミング比較部4で得られた比較結果から、データ送受信部2a、2b間のデータ送受信の条件を満たし、通信の高速化が可能なように通信タイミングの調整を行うタイミング自動調整部6、タイミング自動調整部6で調整された通信タイミングに基づき、データ送受信部2a、2bの制御を行うタイミング制御部3を備える。
【選択図】図1
【解決手段】データ伝送装置1は、相互にデータを送受信するデータ送受信部2a、2b、このデータ送受信部2a、2bの各々が規定するデータ送受信のタイミング制約条件を記憶するタイミング条件記憶部5、最初の装置起動後の初期段階において、データ送受信部2a、2b間の通信タイミングを読み取り、タイミング制約条件と比較するタイミング比較部4、タイミング比較部4で得られた比較結果から、データ送受信部2a、2b間のデータ送受信の条件を満たし、通信の高速化が可能なように通信タイミングの調整を行うタイミング自動調整部6、タイミング自動調整部6で調整された通信タイミングに基づき、データ送受信部2a、2bの制御を行うタイミング制御部3を備える。
【選択図】図1
Description
本発明は、相互にデータを送受信する二つのデータ送受信部の通信タイミングを、タイミング制約条件を満たすように自動調整する機能を備えたデータ伝送装置に関するものである。
従来から、クロック同期で相互にデータを送受信する二つのデータ送受信部の通信タイミング設計を実施する場合には、設計者が各装置のタイミング特性を調査し、タイミング遅延時間が最長の場合等を考慮して設計を実施していた(特許文献1)。
また、完成した半導体装置において、通信されたデータから通信のタイミングが適当であるかどうかを判定し、通信タイミングの調整を、通信クロックを装置内部で遅延させることによって行うことが開示されている(特許文献2)。
さらに、完成した半導体装置において、通信タイミングとタイミング制約条件との比較を行った後、装置内部の遅延回路で制御信号を遅延させることによって通信タイミングの調整を行うことが開示されている(特許文献3)。
また、完成した半導体装置において、通信されたデータから通信のタイミングが適当であるかどうかを判定し、通信タイミングの調整を、通信クロックを装置内部で遅延させることによって行うことが開示されている(特許文献2)。
さらに、完成した半導体装置において、通信タイミングとタイミング制約条件との比較を行った後、装置内部の遅延回路で制御信号を遅延させることによって通信タイミングの調整を行うことが開示されている(特許文献3)。
従来のデータ伝送装置では、特許文献1のデータビット間スキュー調整回路のように、設計者がデータを伝送する各装置のタイミング特性を考慮し、装置間の伝送が最適なタイミングとなうように回路の設計を実施していた。しかし、上記のような手段では、装置完成前の設計の段階でのタイミング調整しかできず、装置完成後に装置の固体差による設計段階で想定しきれないタイミング誤差があった場合は、データが正確に伝送されない等の問題点があった。また、特許文献2および特許文献3の半導体装置では、装置が完成後に通信タイミングの調整を行える構成となっているものの、その調整は、通信タイミングを遅らせ、通信時間が増大する方向の調整しかできておらず、通信の高速化を図ることは困難であった。
本発明は、上記のような問題を解決するためになされたものであり、データ伝送装置において、相互に送受信を行っている二つのデータ送受信部のある期間の通信タイミングを読み取り、予め装置内に記憶させておいたタイミング制約条件との比較を行い、条件を満たしていない箇所があった場合は満たすように通信タイミングを調整してデータ送受信部の制御を実施することで、設計者が考慮できない部分に関するタイミング調整を実施でき、二つのデータ送受信部の通信が誤りなく行われるデータ伝送装置を得ることを目的とする。
この発明に係わるデータ伝送装置は、相互にデータの送受信を実施する複数のデータ送受信部、複数の上記データ送受信部の各々が規定するデータ送受信のタイミング制約条件を記憶するタイミング条件記憶部、最初の装置起動後の初期段階において、複数の上記データ送受信部間の通信タイミングを読み取り、上記タイミング制約条件と比較するタイミング比較部、上記タイミング比較部で得られた比較結果から、複数の上記データ送受信部間のデータ送受信の条件を満たすように上記通信タイミングの調整を行うタイミング自動調整部、上記タイミング自動調整部で調整された上記通信タイミングに基づき、上記データ送受信部の制御を行うタイミング制御部を備え、上記タイミング自動調整部による上記通信タイミングの調整には、上記通信タイミングを早くするか遅延させるかの判断が含まれることを特徴とするものである。
この発明のデータ伝送装置によれば、最初の装置起動後の初期段階において読み取った、複数のデータ送受信部間の通信タイミングが、タイミング制約条件を満たしていない場合には、その条件を満たすように調整を行い、調整後の通信タイミングに基づきデータ送受信部の制御を変更する機能を持ったデータ伝送装置が得られる。
実施の形態1.
以下、この発明の実施の形態1について図1〜図3を参照して説明する。
図1は本発明の実施の形態1におけるデータ伝送装置の構成概念図であり、図2はデータ伝送装置内のデータ送受信部とタイミング制御部との間で通信されるデータの入出力状態を示す説明図、図3は、データ伝送装置内のタイミング比較部での、図4は、タイミング自動調整部、タイミング制御部でのタイミング制御処理を示す説明図である。
以下、この発明の実施の形態1について図1〜図3を参照して説明する。
図1は本発明の実施の形態1におけるデータ伝送装置の構成概念図であり、図2はデータ伝送装置内のデータ送受信部とタイミング制御部との間で通信されるデータの入出力状態を示す説明図、図3は、データ伝送装置内のタイミング比較部での、図4は、タイミング自動調整部、タイミング制御部でのタイミング制御処理を示す説明図である。
本発明の実施の形態1によるデータ伝送装置1は、図1に示すように、二つのデータ送受信部2a、2b、それらのデータ送受信部2a、2bに自動調整後の通信タイミングのデータ(タイミングデータ)を送信するタイミング制御部3、データ送受信部2a、2bから通信タイミングを読み取るとともにタイミング制御のための条件を取り込んで比較するタイミング比較部4、タイミング制御のための基本的なタイミング制約条件を記憶するタイミング条件記憶部5、タイミング比較部4から比較結果のデータを取り込んで解析し、最適なタイミング調整条件となる通信タイミングのデータを算出してタイミング制御部3に出力するタイミング自動調整部6を構成要素として含んでいる。なお、データ送受信部2aは、外部の別装置101と、データ送受信部2bは、外部の別装置102とそれぞれデータの送受信を行う。また、例えば、データ伝送装置1の各構成要素は、一つの筐体内に収納されて配置されるものとする。
以下、図1の構成のデータ伝送装置1において、タイミング制御部3が制御する通信タイミング決定の方法に関して説明する。図1において、データ送受信部2aとデータ送受信部2bは双方向でデータ送受信を実施している。そのデータ通信に関わるデータ送受信
部2a、2bの制御はタイミング制御部3にて行われる。
また、データ送受信部2aとデータ送受信部2b間の初期通信は、設計者が設計した通りの通信タイミングで実施されるが、通信中、タイミング比較部4は、ある期間の通信タイミングを読み取り、タイミング条件記憶部5より通信されるタイミング制約条件との比較を実施する。
部2a、2bの制御はタイミング制御部3にて行われる。
また、データ送受信部2aとデータ送受信部2b間の初期通信は、設計者が設計した通りの通信タイミングで実施されるが、通信中、タイミング比較部4は、ある期間の通信タイミングを読み取り、タイミング条件記憶部5より通信されるタイミング制約条件との比較を実施する。
ここで、タイミング比較部4にて通信タイミングを読み取る、ある期間とは、データ伝送装置1の完成後、最初に電源を入れた時のイニシャライズ処理中(装置起動後の初期段階)の所定期間である。
通信タイミングの読み取りを含むタイミングデータの調整処理は、データ伝送装置1が、所定の別装置101、102に接続されている間は、基本的に通信タイミングが変化することは想定しにくいため、通電後に、最初に一度だけ実施されるよう構成される。なお、データ伝送装置1が、他の装置間に再接続された場合は、通信タイミングに変化が生じるため、新たにタイミング調整を実施することは言うまでもない。
通信タイミングの読み取りを含むタイミングデータの調整処理は、データ伝送装置1が、所定の別装置101、102に接続されている間は、基本的に通信タイミングが変化することは想定しにくいため、通電後に、最初に一度だけ実施されるよう構成される。なお、データ伝送装置1が、他の装置間に再接続された場合は、通信タイミングに変化が生じるため、新たにタイミング調整を実施することは言うまでもない。
予め、基本的な条件としてタイミング条件記憶部5に記憶されているタイミング制約条件のデータは、データ送受信部2aとデータ送受信部2bが通信を実施する際に各送受信部にて規定されたタイミング制約条件の必須データ、例えばデータセットアップ時間の最小値、データホールド時間の最小値などである。これらのタイミング制約条件は、通信を行う上で最低限必要となる最低条件を示したものであるが、タイミング条件記憶部5には、通信の高速化を実施する上での、より高度なタイミング制約条件が設定されている。その高度なタイミング制約条件とは、制御信号やデータの通信タイミングに余裕がある場合には、通信をより高速化させるために、制御信号あるいはデータの出力を、可能な限り早いタイミングで行うという条件である。
タイミング比較部4における通信タイミングのデータ比較(比較の具体例については後述する。)の結果、読み込んだ通信タイミングの中でタイミング条件記憶部5に記憶された条件を満たさない項目があった場合、タイミング比較部4は、そのデータをタイミング自動調整部6に送信する。タイミング自動調整部6は、タイミング制約条件を満たしていない箇所が、条件を満たすように通信タイミングを自動調整する。条件を満たす通信タイミングが決定すると、タイミング自動調整部6はタイミング制御部3に調整後の通信タイミングのデータを送信し、タイミング制御部3はそれを基にデータ送受信部2aとデータ送受信部2bの制御を行い、これらの間のデータ通信を実施する。
次に、上述のデータ伝送装置1の具体的な動作について説明する。図2のように、データ送受信部2aからデータ送受信部2bにデータ(DATA)が書き込まれるとき、タイミング制御部3からデータ送受信部2bに対して二つの制御信号、チップセレクト(CS)及びライトイネーブル(WE)が出される場合について考える。二つのデータ送受信部2a、2bには、同期したクロック(CLK)が供給される。
図3及び図4に、上記の各制御信号のタイミングチャートを処理段階毎に示し、その処理内容を説明する。まず、図3にタイミングデータ比較について示す。図3(a)に示すように、タイミング比較部4では、二つのデータ送受信部2a、2bが通信(データ送受信部2aからデータ送受信部2bにライト。)を実施した際、データ送受信部2bにDATAが書き込まれる通信タイミングを読み取る。図3(b)では、読み込んだ波形から実際のデータセットアップ時間がt1[sec]であることが示されている。一方、図3(b)に
は、タイミング条件記憶部5から読み出したタイミング制約条件を示す。図3(b)では、データセットアップ時間としてt2[sec]を確保する条件が示されている。なお、実際にはデータを比較対象としているが、図中ではイメージを分かりやすくするため、タイミングチャートで示している。
は、タイミング条件記憶部5から読み出したタイミング制約条件を示す。図3(b)では、データセットアップ時間としてt2[sec]を確保する条件が示されている。なお、実際にはデータを比較対象としているが、図中ではイメージを分かりやすくするため、タイミングチャートで示している。
図3(a)の通信タイミング(調整前)と図3(b)のタイミング制約条件を比較すると、この例では図3(a)のデータセットアップ時間t1が、図3(b)で制約されたデータセットアップ時間t2未満であり、必要なデータセットアップ時間が確保できておらずタイミング制約条件(t1>t2)を満たしていないt1<t2の状態となっていることが分かる。これを受けて現状がt1<t2であることを、タイミング比較部4からタイミング自動調整部6に通知する。
次に、図4(c)に、タイミング自動調整部6によるタイミング調整のタイミングチャートを示すように、上述の通知を受け取ったタイミング自動調整部6は、タイミング制約条件を満たし、t1>t2とするには、どの信号をどれだけずらせば(通信タイミングをどのように調整すれば)よいのかを演算する。図4(c)の例では、t1>t2にするために、WEを2クロック遅らせた制御をすれば問題なしという演算結果を算出し、その後、タイミング制御部3に、演算結果を通知する。なお、制御信号であるWEを遅延させる制御を例示したが、このタイミング自動調整部6では、タイミング制約条件に合う範囲で、最も高速な通信が可能となるようにデータや制御信号の通信タイミングを決定するものであり、まず、通信タイミングを早くするか遅延させるかの判断を行う。そして、通信タイミングを早めることができない場合は、上記の例に示すように、通信タイミングを遅延させる方向で自動調整が行われる。
次に、図4(d)にタイミング制御部3によるタイミング制御のタイミングチャートを示すように、タイミング制御部3は、タイミング自動調整部6の演算結果に基づいて、WE、またそれに伴いCSを2クロック遅く出力するように通信タイミングを調整してデータ送受信部2a、2bを制御する。この通信タイミングの調整によって、データセットアップ時間t1は、WEを2クロック遅らせた調整後はt11となり、制約されたデータセットアップ時間t2との関係は、t11>t2となり、タイミング制約条件を満たすことができる。
なお、図3及び図4で示したタイミングチャートは一例であり、通信タイミングの条件はデータ伝送装置1及び接続される別装置101、102のタイミング制約条件によって決まるものである。そのため、各信号においてタイミング制約条件に違いがあれば、調整の仕方が変わることは言うまでもない。
例えば、図3及び図4のタイミングチャートにおいて、「CS信号がロー期間中にWE信号の立ち上がりが必要」という条件のみがある場合、WEのみ2クロック遅くしてCSを1クロックのみ遅らせるという制御も可能である。もし、上記の条件に加えて「CS信号はWE信号の立ち上がりから1クロック間ローを維持する必要がある」等の条件が加えられた場合には、CSも2クロックずらす必要があるというように、各信号、信号間の条件によって信号のずらし方(調整のしかた)が決められる。
例えば、図3及び図4のタイミングチャートにおいて、「CS信号がロー期間中にWE信号の立ち上がりが必要」という条件のみがある場合、WEのみ2クロック遅くしてCSを1クロックのみ遅らせるという制御も可能である。もし、上記の条件に加えて「CS信号はWE信号の立ち上がりから1クロック間ローを維持する必要がある」等の条件が加えられた場合には、CSも2クロックずらす必要があるというように、各信号、信号間の条件によって信号のずらし方(調整のしかた)が決められる。
本発明のデータ伝送装置1によるデータ伝送は、リード動作(接続された別装置101または102が、データ伝送装置1からデータを読み込む動作。)とライト動作(接続された別装置101または102が、データ伝送装置1にデータを書き込む動作。)の2種類が想定されている。上述の実施の形態1においてはライト動作を例示した。
リード動作では、データ伝送装置1は、接続された別装置101または102のタイミング制約条件に従ってデータを出力するが、この場合は、データ伝送装置1は、接続された別装置101または102が正確なデータを読み込めるようにデータを出しておく時間を調整する(データを出す時間を遅らせる、伸ばすなど。あるいはタイミング制約条件に合う範囲でデータを出す時間を早める、短縮するなど。)というタイミング調整が行われる。
リード動作では、データ伝送装置1は、接続された別装置101または102のタイミング制約条件に従ってデータを出力するが、この場合は、データ伝送装置1は、接続された別装置101または102が正確なデータを読み込めるようにデータを出しておく時間を調整する(データを出す時間を遅らせる、伸ばすなど。あるいはタイミング制約条件に合う範囲でデータを出す時間を早める、短縮するなど。)というタイミング調整が行われる。
このように、本発明の実施の形態1のデータ伝送装置1は、相互にデータの送受信を実施する二つのデータ送受信部2a、2b、これらデータ送受信部2a、2bの各々が規定するデータ送受信のタイミング制約条件を記憶するタイミング条件記憶部5、最初の装置起動後の初期段階において、データ送受信部2a、2b間の通信タイミングを読み取り、タイミング制約条件と比較するタイミング比較部4、タイミング比較部4で得られた比較結果から、データ送受信部2a、2b間のデータ送受信の条件を満たすように通信タイミングの調整を行うタイミング自動調整部6、タイミング自動調整部6で調整された通信タイミングに基づき、データ送受信部2a、2bの制御を行うタイミング制御部3を含む構成であり、タイミング自動調整部6による通信タイミングの調整には、通信タイミングを早くするか遅延させるかの判断が含まれるものである。そのため、設計段階では把握できないデータ伝送装置1の個体差によるタイミング誤差があった場合でも、通信タイミングを最適化できるように調整を行うことができ、二つのデータ送受信部2a、2b間の通信を誤りなく行うことが可能となるデータ伝送装置1を得ることができる。
また、本発明では、タイミング自動調整部6により、制御信号およびデータを、タイミング制約条件に合わせるために早いタイミング出力とするか、遅延させたタイミング出力とするのかを判断した上で調整している。従来の技術では、通信クロックを遅延させる、あるいは制御信号を遅延させるなど、通信時間が増大する方向のみで調整を行っていたが、本願発明では、タイミング制約条件に合えば通信タイミングを早めることも可能であり、通信の高速化が可能となる。
実施の形態2.
次に、この発明の実施の形態2について、図5の構成図を用いて説明する。
上述の実施の形態1では、タイミング制約条件を記憶させているタイミング条件記憶部5は、データ伝送装置1の筐体内に配置した例を示した。この実施の形態2では、図5に示すように、タイミング条件記憶部5に相当するタイミング条件記憶装置5aを、データ伝送装置10の筐体外に、外付けの装置として配置し、データ伝送装置10に接続して用いることを特徴としている。
次に、この発明の実施の形態2について、図5の構成図を用いて説明する。
上述の実施の形態1では、タイミング制約条件を記憶させているタイミング条件記憶部5は、データ伝送装置1の筐体内に配置した例を示した。この実施の形態2では、図5に示すように、タイミング条件記憶部5に相当するタイミング条件記憶装置5aを、データ伝送装置10の筐体外に、外付けの装置として配置し、データ伝送装置10に接続して用いることを特徴としている。
図5に示すように、外部に接続したタイミング条件記憶装置5aからデータ伝送装置10内のタイミング比較部4a、4bにタイミング制約条件を入力することにより、データ伝送装置10内の限られたスペースに、実施の形態1のようにタイミング条件記憶部5の配置スペースを確保する必要がなく、データ伝送装置10の筐体の寸法を小型化すること、筐体内での他の構成部の配置裕度を大きくすることが可能となる。
また、タイミング条件記憶装置5aをデータ伝送装置10の外部に配置し、外付けの装置とすることで、別装置101または102を変更する毎にデータ伝送装置10自体にデータを記憶させる(変更する)必要がなくなるという効果も得られる。
なお、図5ではタイミング比較部を符号4a、4bで示す二つのブロックとして示しているが、上述の図1のタイミング比較部4と同様の機能を持つものである。
また、タイミング条件記憶装置5aをデータ伝送装置10の外部に配置し、外付けの装置とすることで、別装置101または102を変更する毎にデータ伝送装置10自体にデータを記憶させる(変更する)必要がなくなるという効果も得られる。
なお、図5ではタイミング比較部を符号4a、4bで示す二つのブロックとして示しているが、上述の図1のタイミング比較部4と同様の機能を持つものである。
実施の形態3.
上述の実施の形態1および実施の形態2では、データ伝送装置1、10内における通信が、タイミング制約条件を満たしていない場合に通信タイミングの調整を実施し、必要条件を満たすようにする方式の調整について説明したが、この方式では通信タイミングの制約条件の最低条件を満たしただけであり、高速な通信の実施は考慮されていなかった。そこで、この実施の形態3では、最低限必要となるタイミング制約条件を満たした上で、可能な限り高速な通信を行うという、より高度なタイミング制約条件に合った通信タイミングの調整が行えるデータ伝送装置1(10)について説明する。
上述の実施の形態1および実施の形態2では、データ伝送装置1、10内における通信が、タイミング制約条件を満たしていない場合に通信タイミングの調整を実施し、必要条件を満たすようにする方式の調整について説明したが、この方式では通信タイミングの制約条件の最低条件を満たしただけであり、高速な通信の実施は考慮されていなかった。そこで、この実施の形態3では、最低限必要となるタイミング制約条件を満たした上で、可能な限り高速な通信を行うという、より高度なタイミング制約条件に合った通信タイミングの調整が行えるデータ伝送装置1(10)について説明する。
図6は、実施の形態3におけるデータ伝送装置1のタイミング比較部4(4a、4b)
でのタイミングデータ調整の処理内容を示す説明図であり、図7は、実施の形態3におけるデータ伝送装置1のタイミング自動調整部6及びタイミング制御部3の処理内容を示す説明図である。
二つのデータ送受信部2a、2bが通信を実施し、データ送受信部2aからデータ送受信部2bに書き込みが行われた場合、タイミング比較部4では、データ送受信部2bにデータが書き込まれる通信タイミングを読み取る。このときの通信タイミングを、タイミングチャートとして図6(e)に示す。タイミング比較部4は、タイミング条件記憶部5(タイミング条件記憶装置5a)から読み出した、図6(f)に示すタイミング制約条件と比較するが、両者の比較において、例えば図6(e)のデータセットアップ時間t3[sec]が、図6(f)で制約されたデータセットアップ時間t2に対して大きな余裕があった(t3>>t2)場合、t3>>t2であることをタイミング自動調整部6に通知する。
でのタイミングデータ調整の処理内容を示す説明図であり、図7は、実施の形態3におけるデータ伝送装置1のタイミング自動調整部6及びタイミング制御部3の処理内容を示す説明図である。
二つのデータ送受信部2a、2bが通信を実施し、データ送受信部2aからデータ送受信部2bに書き込みが行われた場合、タイミング比較部4では、データ送受信部2bにデータが書き込まれる通信タイミングを読み取る。このときの通信タイミングを、タイミングチャートとして図6(e)に示す。タイミング比較部4は、タイミング条件記憶部5(タイミング条件記憶装置5a)から読み出した、図6(f)に示すタイミング制約条件と比較するが、両者の比較において、例えば図6(e)のデータセットアップ時間t3[sec]が、図6(f)で制約されたデータセットアップ時間t2に対して大きな余裕があった(t3>>t2)場合、t3>>t2であることをタイミング自動調整部6に通知する。
次に、図7(g)に示すように、タイミング比較部4から比較結果の通知を受け取ったタイミング自動調整部6は、実際の通信タイミングがタイミング条件記憶部5に記憶されたタイミング制約条件の最低限の条件を満足しつつも、より高速に動作するにはどの信号をどれだけずらせば良いかを演算する。つまり、タイミング自動調整部6は、より高度なタイミング制約条件に合うように通信タイミングを調整する。図7(g)の場合は、WEを2クロック早める制御をすれば問題なしという演算結果を算出する。その後、図7(h)に示すように、タイミング自動調整部6は、演算結果をタイミング制御部3に送信し、タイミング制御部3は、その演算結果に基づいて、WE、またそれに伴いCSを2クロック早く出力するように通信タイミングを変更するようデータ送受信部2a、2bの制御を行う。
この実施の形態3のように、二つのデータ送受信部2a、2bの実際の通信タイミングが最低限のタイミング制約条件に対して大きく余裕を持つ場合には、装置がより高速で動作できるように通信タイミングを調整することにより、装置内の動作をより高速に行うことができる。つまり、データ伝送装置1内の二つのデータ送受信部2a、2bの通信に対し、最低限必要となるタイミング制約条件を満足するように、かつ、可能な範囲で高速なタイミングで動作するように通信タイミングの調整、制御を行うことにより、信頼性の高いデータ伝送装置1を得ることができる。
実施の形態4.
上述の実施の形態1〜3では、データ伝送装置1(10)内部に、二つのデータ送受信部2a、2bが存在し、初期動作時に一度だけ通信タイミングを調整する場合について述べたが、データ伝送装置1内部に相互にデータ通信を実施する3つ以上の複数のデータ送受信部2a、2b、2c、…がある時には、通信の相手が変更される度にタイミング調整を実施する必要があり、装置全体の動作が遅くなってしまう可能性があった。本実施の形態4では、データ送受信部が3つ以上接続されたデータ伝送装置11において、通信相手が変更されてもタイミング調整の実施を省くことが可能となる技術について、図8を用いて説明する。
図8は、実施の形態4のデータ伝送装置11の構成図である。図8に示すように、データ送受信部2a、2b、2cの3つがデータ伝送装置11内に接続されており、実施の形態1〜3と異なる点は、タイミング制御部3に、新たな機能である記憶部7が接続されている点である。記憶部7の機能については後述する。
上述の実施の形態1〜3では、データ伝送装置1(10)内部に、二つのデータ送受信部2a、2bが存在し、初期動作時に一度だけ通信タイミングを調整する場合について述べたが、データ伝送装置1内部に相互にデータ通信を実施する3つ以上の複数のデータ送受信部2a、2b、2c、…がある時には、通信の相手が変更される度にタイミング調整を実施する必要があり、装置全体の動作が遅くなってしまう可能性があった。本実施の形態4では、データ送受信部が3つ以上接続されたデータ伝送装置11において、通信相手が変更されてもタイミング調整の実施を省くことが可能となる技術について、図8を用いて説明する。
図8は、実施の形態4のデータ伝送装置11の構成図である。図8に示すように、データ送受信部2a、2b、2cの3つがデータ伝送装置11内に接続されており、実施の形態1〜3と異なる点は、タイミング制御部3に、新たな機能である記憶部7が接続されている点である。記憶部7の機能については後述する。
次に、図8のデータ伝送装置11の動作について説明する。データ送受信部2cが追加された場合も、通信タイミングの調整、制御の方法は、上述の実施の形態1〜3と同様である。データ送受信部2a、2b、2cがそれぞれ各相手と最初に通信を実施した際に、タイミング比較部4a、4bにて通信タイミングを読み取り、タイミング条件記憶部5から送信されるタイミング制約条件と比較する。タイミング制約条件を満足していない、若
しくはタイミング制約条件に対し大きく余裕がある場合には、タイミング自動調整部6で通信タイミングを調整(演算)し、調整した通信タイミングになるようにタイミング制御部3で、該当する組み合わせの二つのデータ送受信部(2aと2b、または2bと2c、または2cと2a。)の制御を実施する。
しくはタイミング制約条件に対し大きく余裕がある場合には、タイミング自動調整部6で通信タイミングを調整(演算)し、調整した通信タイミングになるようにタイミング制御部3で、該当する組み合わせの二つのデータ送受信部(2aと2b、または2bと2c、または2cと2a。)の制御を実施する。
ここで、通信を行う二つのデータ送受信部の組み合わせが複数になる場合には、一度タイミング調整をして制御を変更しても、通信の相手が変更された場合に再びタイミング調整をやり直す必要が出てくるが、この問題をタイミング制御部3に接続した記憶部7により解決する。記憶部7は、最初に各データ送受信部2a、2b、・・・間の通信で、タイミング自動調整部6により調整済みの通信タイミングのデータ(タイミング制御設定)をタイミング制御部3から読み出し記憶する。そして、同じデータ送受信部間で通信が実施される場合には、記憶しておいたタイミング制御設定をタイミング制御部3に送信し、制御を開始する。調整後の通信タイミング(タイミング制御設定)をタイミング制御部3に送信し、いずれか二つのデータ送受信部間で通信が実施される場合には、データ送受信部の組み合わせ毎に記憶しておいたタイミング制御設定に関して同様の動作を実施することにより、データ送受信部2a、2b、・・・間の通信タイミングの調整の実施を最小限にとどめることができる。
上述の実施の形態4のように、データ伝送装置11は、データ送受信部(符号2a、2b、2c、・・・で示す。)が3つ以上設けられる場合、二つのデータ送受信部の組み合わせ毎に得られる調整後の通信タイミングを記憶する記憶部7を備え、タイミング制御部3は、記憶部7から読み出した調整後の通信タイミングに基づき、データ送受信部2a、2b、・・・の制御を行うことを特徴としている。
このように、一度タイミング調整を実施した、調整後の通信タイミングのデータを記憶部7に記憶させ、次回以降の通信の際には、記憶部7から該当する通信タイミングを読み出す方式を採用することにより、装置の動作を滞らせることなく、データ送受信部2a、2b、・・・同士の適正な通信タイミングでの通信を実施することが可能となる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
このように、一度タイミング調整を実施した、調整後の通信タイミングのデータを記憶部7に記憶させ、次回以降の通信の際には、記憶部7から該当する通信タイミングを読み出す方式を採用することにより、装置の動作を滞らせることなく、データ送受信部2a、2b、・・・同士の適正な通信タイミングでの通信を実施することが可能となる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
1、10、11 データ伝送装置
2a、2b、2c データ送受信部
3 タイミング制御部
4、4a、4b タイミング比較部
5 タイミング条件記憶部
5a タイミング条件記憶装置
6 タイミング自動調整部
7 記憶部
101、102 別装置。
2a、2b、2c データ送受信部
3 タイミング制御部
4、4a、4b タイミング比較部
5 タイミング条件記憶部
5a タイミング条件記憶装置
6 タイミング自動調整部
7 記憶部
101、102 別装置。
Claims (5)
- 相互にデータの送受信を実施する複数のデータ送受信部、複数の上記データ送受信部の各々が規定するデータ送受信のタイミング制約条件を記憶するタイミング条件記憶部、最初の装置起動後の初期段階において、複数の上記データ送受信部間の通信タイミングを読み取り、上記タイミング制約条件と比較するタイミング比較部、上記タイミング比較部で得られた比較結果から、複数の上記データ送受信部間のデータ送受信の条件を満たすように上記通信タイミングの調整を行うタイミング自動調整部、上記タイミング自動調整部で調整された上記通信タイミングに基づき、上記データ送受信部の制御を行うタイミング制御部を備え、上記タイミング自動調整部による上記通信タイミングの調整には、上記通信タイミングを早くするか遅延させるかの判断が含まれることを特徴とするデータ伝送装置。
- 上記通信タイミングは、イニシャライズ処理中の所定期間に読み取られることを特徴とする請求項1記載のデータ伝送装置。
- 複数の上記データ送受信部、上記タイミング比較部、上記タイミング自動調整部、上記タイミング制御部は一つの筐体内に収納され、上記タイミング条件記憶部は、上記筐体の外部に配置されたことを特徴とする請求項1または請求項2に記載のデータ伝送装置。
- 上記タイミング比較部で読み取った上記通信タイミングが、上記タイミング制約条件に対して余裕を持つ場合、上記タイミング自動調整部は、より高速な通信を実施できるように上記通信タイミングを調整することを特徴とする請求項1〜3のいずれか一項記載のデータ伝送装置。
- 上記データ送受信部が3つ以上設けられる場合、二つの上記データ送受信部の組み合わせ毎に得られる調整後の上記通信タイミングを記憶する記憶部を備え、上記タイミング制御部は、上記記憶部から読み出した調整後の上記通信タイミングに基づき、上記データ送受信部の制御を行うことを特徴とする請求項1〜4のいずれか一項記載のデータ伝送装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012089806A JP2013219641A (ja) | 2012-04-11 | 2012-04-11 | データ伝送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012089806A JP2013219641A (ja) | 2012-04-11 | 2012-04-11 | データ伝送装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013219641A true JP2013219641A (ja) | 2013-10-24 |
Family
ID=49591263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012089806A Pending JP2013219641A (ja) | 2012-04-11 | 2012-04-11 | データ伝送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013219641A (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59171230A (ja) * | 1983-03-17 | 1984-09-27 | Mitsubishi Electric Corp | 擬似誤り率測定回路 |
JPS59171233A (ja) * | 1983-03-17 | 1984-09-27 | Mitsubishi Electric Corp | 自動クロツク位相設定回路 |
JPH08139765A (ja) * | 1994-11-15 | 1996-05-31 | Daikin Ind Ltd | 双方向リピータ装置 |
JPH08139764A (ja) * | 1994-11-15 | 1996-05-31 | Daikin Ind Ltd | 双方向リピータ装置 |
JPH08265375A (ja) * | 1995-03-20 | 1996-10-11 | Fujitsu Ltd | 識別回路 |
JPH0918524A (ja) * | 1995-06-27 | 1997-01-17 | Saitama Nippon Denki Kk | 双方向中継回路 |
WO2009019746A1 (ja) * | 2007-08-03 | 2009-02-12 | Fujitsu Limited | 通信装置、通信システム、及び通信方法 |
-
2012
- 2012-04-11 JP JP2012089806A patent/JP2013219641A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59171230A (ja) * | 1983-03-17 | 1984-09-27 | Mitsubishi Electric Corp | 擬似誤り率測定回路 |
JPS59171233A (ja) * | 1983-03-17 | 1984-09-27 | Mitsubishi Electric Corp | 自動クロツク位相設定回路 |
JPH08139765A (ja) * | 1994-11-15 | 1996-05-31 | Daikin Ind Ltd | 双方向リピータ装置 |
JPH08139764A (ja) * | 1994-11-15 | 1996-05-31 | Daikin Ind Ltd | 双方向リピータ装置 |
JPH08265375A (ja) * | 1995-03-20 | 1996-10-11 | Fujitsu Ltd | 識別回路 |
JPH0918524A (ja) * | 1995-06-27 | 1997-01-17 | Saitama Nippon Denki Kk | 双方向中継回路 |
WO2009019746A1 (ja) * | 2007-08-03 | 2009-02-12 | Fujitsu Limited | 通信装置、通信システム、及び通信方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3449377B1 (en) | Methods and apparatuses including command delay adjustment circuit | |
JP4416580B2 (ja) | 遅延制御装置 | |
US8959378B2 (en) | Output timing control circuit and semiconductor apparatus using the same | |
US9306582B2 (en) | Output control circuit for semiconductor apparatus and output driving circuit including the same | |
KR101045087B1 (ko) | 레이턴시 조절회로, 이를 포함하는 반도체 메모리장치, 및 레이턴시 조절방법 | |
JP5433593B2 (ja) | メモリインターフェイスのタイミング調整回路および方法 | |
KR20110080406A (ko) | 지연동기루프 회로, 이를 포함하는 반도체 장치 및 메모리 시스템 | |
KR20140026179A (ko) | 반도체 장치의 도메인 크로싱 회로 | |
JP2011170516A (ja) | メモリコントローラ、半導体記憶装置およびこれらを備えるメモリシステム | |
JP2009237678A (ja) | メモリコントローラデバイス、メモリコントローラデバイスの制御方法およびデータ受信デバイス | |
US9437261B2 (en) | Memory controller and information processing device | |
US20150146477A1 (en) | Semiconductor device | |
US20130077430A1 (en) | Semiconductor system | |
US8782458B2 (en) | System and method of data communications between electronic devices | |
KR102478044B1 (ko) | 반도체 시스템 | |
US8581654B2 (en) | Method of compensating clock skew, clock skew compensating circuit for realizing the method, and input/output system including the clock skew compensating circuit | |
KR102077684B1 (ko) | 내부 스큐를 보상하는 반도체 장치 및 그것의 동작 방법 | |
JP5221609B2 (ja) | Dllを共用してサンプリング位相設定を行うホストコントローラ | |
US20160099717A1 (en) | Transmission circuit, integrated circuit, and parallel-to-serial conversion method | |
US8531896B2 (en) | Semiconductor system, semiconductor memory apparatus, and method for input/output of data using the same | |
KR20110121185A (ko) | 반도체 메모리 장치 | |
US10637638B2 (en) | Semiconductor apparatus for transmitting and receiving a signal in synchronization with a clock signal | |
JP2013219641A (ja) | データ伝送装置 | |
JP2008225956A (ja) | 半導体集積回路装置およびタイミング調整方法 | |
JP2006012363A (ja) | ストローブ信号遅延装置及び同装置を備える半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140410 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150324 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150714 |