KR100878309B1 - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR100878309B1
KR100878309B1 KR1020070046406A KR20070046406A KR100878309B1 KR 100878309 B1 KR100878309 B1 KR 100878309B1 KR 1020070046406 A KR1020070046406 A KR 1020070046406A KR 20070046406 A KR20070046406 A KR 20070046406A KR 100878309 B1 KR100878309 B1 KR 100878309B1
Authority
KR
South Korea
Prior art keywords
signal
cml
cmos
semiconductor memory
buffer
Prior art date
Application number
KR1020070046406A
Other languages
English (en)
Other versions
KR20080100563A (ko
Inventor
강종호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070046406A priority Critical patent/KR100878309B1/ko
Publication of KR20080100563A publication Critical patent/KR20080100563A/ko
Application granted granted Critical
Publication of KR100878309B1 publication Critical patent/KR100878309B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only

Landscapes

  • Logic Circuits (AREA)

Abstract

본 발명은 입력 신호를 버퍼링하여 외부 전압과 접지 전압보다 소정 레벨 높은 전압사이를 스윙(swing)하는 제 1 신호를 생성하는 CML 버퍼, 상기 입력 신호를 버퍼링하여 상기 외부 전압과 상기 접지 전압 사이를 스윙하는 제 2 신호를 생성하는 CMOS 버퍼, 및 선택 신호에 응답하여 상기 제 1 신호 또는 상기 제 2 신호를 내부 신호로서 내부 회로에 출력하는 선택 수단을 포함한다.
CML 버퍼, CMOS 버퍼, 내부 회로

Description

반도체 메모리 장치{Semiconductor Memory Apparatus}
도 1은 일반적인 반도체 메모리 장치의 블록도,
도 2는 본 발명에 따른 반도체 메모리 장치의 블록도,
도 3은 도 2의 CML 버퍼의 상세 회로도,
도 4는 도 2의 CMOS 버퍼의 상세 회로도,
도 5는 도 2의 선택 수단의 회로도이다.
<도면의 주요부분에 대한 부호의 설명>
11: CML 버퍼 12: CMOS 버퍼
100: 선택 수단 20: 내부 회로
본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 구체적으로는 종류가 다른 버퍼의 출력 신호를 선택적으로 사용하는 반도체 메모리 장치에 관한 것이다.
도 1은 일반적인 반도체 메모리 장치의 블록도이다.
반도체 메모리 장치는 입력 신호(in)가 내부 회로(20)에 입력되기 전에 버퍼(10)를 통한다. 이것은 상기 입력 신호(in)가 전송 라인을 따라서 전달된 경우 전송 라인때문에 손상된 상기 입력 신호(in)의 전위 레벨을 보충하여 주기 위함이다. 따라서 반도체 메모리 장치는 동작 신뢰성을 확보할 수 있다.
상기 버퍼(10)는 설계시 반도체 메모리 장치의 목적에 맞게 고속 동작용 또는 저속 동작용으로 설계된다.
고속 동작을 목적으로 설계된 반도체 메모리 장치는 고속으로 동작하도록 해야 하고 저속 동작을 목적으로 설계된 반도체 메모리 장치는 저속으로 동작하도록 해야 한다.
고속 동작을 목적으로 설계된 반도체 메모리 장치를 저속 동작시키거나 저속 동작을 목적으로 설계된 반도체 메모리 장치를 고속 동작시키면 반도체 메모리 장치는 동작 신뢰성을 잃어버리는 문제점이 발생한다.
결국, 일반적인 반도체 메모리 장치는 사용하는 목적에 따라 고속 또는 저속으로 동작시킬 수 없다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로, 고속 동작과 저속 동작을 선택적으로 수행할 수 있는 반도체 메모리 장치를 제공함에 그 목적이 있다.
본 발명에 따른 반도체 메모리 장치는 입력 신호를 버퍼링하여 외부 전압과 접지 전압보다 소정 레벨 높은 전압사이를 스윙(swing)하는 제 1 신호를 생성하는 CML 버퍼, 상기 입력 신호를 버퍼링하여 상기 외부 전압과 상기 접지 전압 사이를 스윙하는 제 2 신호를 생성하는 CMOS 버퍼, 및 선택 신호에 응답하여 상기 제 1 신호 또는 상기 제 2 신호를 내부 신호로서 내부 회로에 출력하는 선택 수단을 포함한다.
이하, 본 발명에 따른 반도체 메모리 장치의 바람직한 일실시예를 첨부도면에 의거하여 상세하게 설명하면 다음과 같다. 이하, 설명에서는 제 1 버퍼를 CML(current mode logic) 버퍼로, 제 2 버퍼를 CMOS(complementary metal oxide semiconductor) 버퍼로 설명하지만 이에 한정하지 않는다. 따라서 제 1 신호는 CML 신호로, 제 2 신호는 CMOS 신호로 설명한다.
도 2는 본 발명에 따른 반도체 메모리 장치의 블록도이다.
본 발명에 따른 반도체 메모리 장치는 CML 버퍼(11), CMOS 버퍼(12), 선택 수단(100), 및 내부 회로(20)를 포함한다.
상기 CML 버퍼(11)는 입력 신호(in)를 입력 받아 CML 신호(in_cml)를 생성한다. 이때, 상기 CML 신호(in_cml)는 외부 전압과 접지 전압보다 소정 레벨 높은 전압사이에서 스윙(swing) 한다.
상기 CMOS 버퍼(12)는 상기 입력 신호(in)를 입력 받아 CMOS 신호(in_cmos)를 생성한다. 이때, 상기 CMOS 신호(in_cmos)는 외부 전압과 접지 전압사이에서 스윙(swing) 한다.
따라서 상기 CML 신호(in_cml)는 상기 CMOS 신호(in_cmos)보다 스윙 폭이 작아 고속 동작에 유리하고, 상기 CMOS 신호(in_coms)는 상기 CML 신호(in_cml)보다 스윙폭이 커 저속 동작에 유리하다.
상기 선택 수단(100)은 선택 신호(select)에 응답하여 상기 CML 신 호(in_cml) 또는 상기 CMOS 신호(in_cmos)를 내부 신호(in_int)로서 출력한다.
상기 내부 회로(20)는 상기 내부 신호(in_int)를 입력 받아 동작한다.
도 3은 도 2의 CML 버퍼의 상세 회로도이다.
CML 버퍼(11)는 입력 신호(in)를 버퍼링하여 CML 신호(in_cml)를 생성한다. 이때, 상기 CML 신호(in_cml)는 외부 전압(VDD)과 접지 전압(VSS)보다 소정 레벨 높은 전압사이에서 스윙한다.
상기 CML 버퍼(11)는 제 1 및 제 2 저항 소자(R1, R2), 제 1 및 제 2 트랜지스터(N1, N2) 및 인버터(IV1)를 포함한다. 상기 제 1 저항 소자(R1)는 일단에 외부 전압(VDD)을 인가 받는다. 상기 제 2 저항 소자(R2)는 일단에 외부 전압(VDD)을 인가 받는다. 상기 제 1 트랜지스터(N1)는 게이트에 상기 입력 신호(in)를 입력 받고 드레인에 상기 제 1 저항 소자(R1)의 타단이 연결되며 소오스에 접지 전압(VSS)을 인가 받는다. 상기 인버터(IV1)는 상기 입력 신호(in)를 입력 받는다. 상기 제 2 트랜지스터(N2)는 게이트에 상기 인버터(IV1)의 출력 신호를 입력 받고 소오스에 상기 제 2 저항 소자(R2)의 타단이 연결되며 소오스에 접지 전압(VSS)을 인가 받는다. 이때, 상기 제 2 저항 소자(R2)와 상기 제 2 트랜지스터(N2)가 연결된 노드에서 상기 CML 신호(in_cml)를 출력한다. 또한 상기 제 1 저항 소자(R2)와 상기 제 1 트랜지스터(N1)가 연결된 노드에서 반전된 상기 CML 신호(in_cmlb)를 출력할 수도 있다.
도 4는 도 2의 CMOS 버퍼의 상세 회로도이다.
CMOS 버퍼(12)는 입력 신호(in)를 버퍼링하여 CMOS 신호(in_cmos)를 생성한 다. 이때, 상기 CMOS 신호(in_cmos)는 외부 전압(VDD)과 접지 전압(VSS)사이에서 스윙한다.
상기 CMOS 버퍼(12)는 제 3 내지 제 6 트랜지스터(P11, N11, P12, N12)를 포함한다. 상기 제 3 트랜지스터(P11)는 게이트에 상기 입력 신호(in)가 입력되고 소오스에 외부 전압(VDD)을 인가 받는다. 상기 제 4 트랜지스터(N11)는 게이트에 상기 입력 신호(in)가 입력되고 드레인에 상기 제 3 트랜지스터(P11)의 드레인이 연결되며 소오스에 접지 전압(VSS)을 인가 받는다. 상기 제 5 트랜지스터(P12)는 게이트에 상기 제 3 트랜지스터(P11)와 상기 제 4 트랜지스터(N11)가 연결된 노드가 연결되며 소오스에 외부 전압(VDD)을 인가 받는다. 상기 제 6 트랜지스터(N12)는 게이트에 상기 제 3 트랜지스터(P11)와 상기 제 4 트랜지스터(N11)가 연결된 노드가 연결되며 드레인에 상기 제 5 트랜지스터(P12)의 드레인이 연결되고 소오스에 접지 전압(VSS)을 인가 받는다. 이때, 상기 CMOS 신호(in_cmos)는 상기 제 5 트랜지스터(P12)와 상기 제 6 트랜지스터(N12)가 연결된 노드에서 출력된다. 또한 상기 제 3 트랜지스터(P11)와 상기 제 4 트랜지스터(N11)가 연결된 노드에서 반전된 상기 CMOS 신호(in_cmosb)를 출력할 수도 있다.
도 5는 도 2의 선택 수단의 회로도이다.
선택 수단(100)은 선택 신호(select)에 응답하여 CML 신호(in_cml) 또는 CMOS 신호(in_cmos)를 내부 신호(in_int)로서 출력한다.
상기 선택 수단(100)은 상기 선택 신호(select)에 응답하여 상기 CML 신호(in_cml) 또는 상기 CMOS 신호(in_cmos)를 상기 내부 신호(in_int)로서 출력하는 멀티 플렉서(multiplexer, 110)를 포함한다. 예를 들어 상기 선택 수단(100)은 상기 선택 신호(select)가 하이로 인에이블되면 상기 CML 신호(in_cml)를 상기 내부 신호(in_int)로서 출력하고 상기 선택 신호(select)가 로우로 인에이블되면 상기 CMOS 신호(in_cmos)를 상기 내부 신호(in_int)로서 출력한다.
상술한 바와 같이 구성된 본 발명에 따른 반도체 메모리 장치의 동작을 설명하면 다음과 같다.
입력 신호(in)를 입력 받아 CML 버퍼(11)는 CML 신호(in_cml)를 생성한다.
상기 입력 신호(in)를 입력 받아 CMOS 버퍼(12)는 CMOS 신호(in_cmos)를 생성한다.
선택 수단(100)은 선택 신호(select)에 응답하여 상기 CML 신호(in_cml) 또는 상기 CMOS 신호(in_cmos)를 내부 신호(in_int)로서 내부 회로(20)에 출력한다. 예를 들어 상기 선택 수단(100)은 상기 선택 신호(select)가 하이로 인에이블되면 상기 CML 신호(in_cml)를 상기 내부 신호(in_int)로서 출력하고 상기 선택 신호(select)가 로우로 디스에이블되면 상기 CMOS 신호(in_cmos)를 상기 내부 신호(in_int)로서 출력한다.
상기 CML 신호(in_cml)는 외부 전압과 접지 전압보다 높은 전압 레벨사이에서 스윙하는 신호이고, 상기 CMOS 신호(in_cmos)는 외부 전압과 접지 전압사이에서 스윙하는 신호이다.
따라서 상기 CML 신호(in_cml)는 상기 CMOS 신호(in_cmos)보다 스윙폭이 작아 고속 동작에 유리하고, 상기 CMOS 신호(in_cmos)는 상기 CML 신호(in_cml)보다 스윙폭이 커 저속 동작에 유리하다.
본 발명에 따른 반도체 메모리 장치는 선택 신호(select)의 인에이블 여부에 따라 고속 또는 저속으로 동작할 수 있다.
상기 선택 신호(select)의 인에이블 여부는 MRS(mode register set) 명령을 사용하여 모드 레지스터(mode register)에 설정하거나 퓨즈 커팅 여하에 따라 결정할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명에 따른 반도체 메모리 장치는 반도체 메모리 장치의 사용 목적에 따라 고속 또는 저속 동작을 수행함으로써 반도체 메모리 장치의 동작 신뢰도를 확보하는 효과가 있다.

Claims (8)

  1. 입력 신호를 버퍼링하여 외부 전압과 접지 전압보다 소정 레벨 높은 전압사이를 스윙(swing)하는 제 1 신호를 생성하는 CML 버퍼;
    상기 입력 신호를 버퍼링하여 상기 외부 전압과 상기 접지 전압 사이를 스윙하는 제 2 신호를 생성하는 CMOS 버퍼; 및
    선택 신호에 응답하여 상기 제 1 신호 또는 상기 제 2 신호를 내부 신호로서 내부 회로에 출력하는 선택 수단을 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 선택 수단은
    상기 선택 신호가 인에이블되면 상기 제 1 신호를 상기 내부 신호로서 출력하고 상기 선택 신호가 디스에이블되면 상기 제 2 신호를 상기 내부 신호로서 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제 6 항에 있어서,
    상기 선택 수단은
    멀티 플렉서를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제 1 항에 있어서,
    상기 선택 신호의 레벨은 MRS(mode register set)에 설정하여 결정하거나 퓨 즈 커팅 여하에 따라 결정할 수 있는 것을 특징으로 하는 반도체 메모리 장치.
KR1020070046406A 2007-05-14 2007-05-14 반도체 메모리 장치 KR100878309B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070046406A KR100878309B1 (ko) 2007-05-14 2007-05-14 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070046406A KR100878309B1 (ko) 2007-05-14 2007-05-14 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20080100563A KR20080100563A (ko) 2008-11-19
KR100878309B1 true KR100878309B1 (ko) 2009-01-14

Family

ID=40287021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070046406A KR100878309B1 (ko) 2007-05-14 2007-05-14 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR100878309B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101053479B1 (ko) * 2009-12-02 2011-08-03 주식회사 하이닉스반도체 반도체 장치
KR102534162B1 (ko) * 2018-07-19 2023-05-19 에스케이하이닉스 주식회사 반도체 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050098743A (ko) * 2004-04-06 2005-10-12 삼성전자주식회사 선택적으로 입출력 신호의 스윙 폭을 변경시키는 고속출력 회로, 고속 입력 회로, 및 입출력 신호의 스윙 폭변경방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050098743A (ko) * 2004-04-06 2005-10-12 삼성전자주식회사 선택적으로 입출력 신호의 스윙 폭을 변경시키는 고속출력 회로, 고속 입력 회로, 및 입출력 신호의 스윙 폭변경방법

Also Published As

Publication number Publication date
KR20080100563A (ko) 2008-11-19

Similar Documents

Publication Publication Date Title
KR100631174B1 (ko) 글로벌 입출력 라인의 데이터 출력장치 및 그 데이터출력방법
US10340917B2 (en) Receiver circuitry and method for converting an input signal from a source voltage domain into an output signal for a destination voltage domain
KR100915814B1 (ko) 반도체 메모리 장치의 데이터 출력 드라이버 제어회로
KR102409872B1 (ko) 송신 회로 및 반도체 장치
KR100878309B1 (ko) 반도체 메모리 장치
US7034598B2 (en) Switching point detection circuit and semiconductor device using the same
KR100951668B1 (ko) 반도체 메모리 장치의 버퍼
US9362912B2 (en) Data output circuit of semiconductor apparatus
US7768336B2 (en) Level shifting circuit
CN108631767B (zh) 电平位移器
KR100930400B1 (ko) 차동 증폭기 및 이를 이용한 입력 회로
KR20100133610A (ko) 전압 레벨 시프터
JP2014230134A (ja) 遅延調整回路
US7085177B2 (en) Maximum swing thin oxide levelshifter
US9490808B2 (en) Sensing circuit
KR100915833B1 (ko) 반도체 메모리 장치의 리시버
US9203389B2 (en) Majority determination circuit, majority determination method, and semiconductor device
KR20180112460A (ko) 반도체 장치
JP2005064701A (ja) クロック入出力装置
US8035420B2 (en) Semiconductor device and method for operating the same
KR20110001417A (ko) 반도체 메모리 장치의 입출력 스트로브 펄스 생성 회로
JP2010041062A (ja) レベルシフト回路
KR100646968B1 (ko) 반도체 소자용 입력 버퍼
US20110169542A1 (en) Delay circuit of semiconductor memory apparatus and method for delaying
JP4233579B2 (ja) クロック入出力装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee