TWI409783B - 源極驅動器以及應用該源極驅動器之顯示器 - Google Patents

源極驅動器以及應用該源極驅動器之顯示器 Download PDF

Info

Publication number
TWI409783B
TWI409783B TW98117488A TW98117488A TWI409783B TW I409783 B TWI409783 B TW I409783B TW 98117488 A TW98117488 A TW 98117488A TW 98117488 A TW98117488 A TW 98117488A TW I409783 B TWI409783 B TW I409783B
Authority
TW
Taiwan
Prior art keywords
receiver
output node
node
input node
type transistor
Prior art date
Application number
TW98117488A
Other languages
English (en)
Other versions
TW201042623A (en
Inventor
Yu Jen Yen
Original Assignee
Himax Tech Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Tech Ltd filed Critical Himax Tech Ltd
Priority to TW98117488A priority Critical patent/TWI409783B/zh
Publication of TW201042623A publication Critical patent/TW201042623A/zh
Application granted granted Critical
Publication of TWI409783B publication Critical patent/TWI409783B/zh

Links

Landscapes

  • Logic Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

源極驅動器以及應用該源極驅動器之顯示器
本發明係有關於傳送器與接收器，尤指應用於顯示器的傳送器與接收器。
請參照第1圖，第1圖為習知電晶體-電晶體邏輯(transistor-transistor logic,TTL)介面100的示意圖。如第1圖所示，TTL介面100包含有一傳送器110以及一接收器120，其中接收器120係經由一單一資料線L來接收一數位訊號。然而，對TTL介面100來說，該數位訊號一般而言需要有著較大的擺幅(swing)，而電磁干擾(electronic-magnetic interference,EMI)會因此較為嚴重，導致其可運作的頻率受到限制。
為了解決TTL介面100中電磁干擾與可運作頻率的問題，一種低擺幅差動訊號傳輸(reduced swing differential signaling,RSDS)電路因此被提出來。第2圖為應用低擺幅差動訊號傳輸之習知電路200的示意圖。如第2圖所示，電路200包含有一傳送器210以及一接收器220，其中接收器220經由一對單一資料線而與傳送器210耦接在一起。由於電路200在該對單一資料線上所傳送的擺幅較小，故在電磁干擾與可運作頻率上有著較佳的表現。然而，傳送器210中的電流源IS1 與IS2 需要提供較大的電流(約2毫安培)到該對單一資料線上，因而導致大量的電力消耗。再者，電路200所使用的單一資料線數目是TTL介面的兩倍，進而增加了製作成本。
本發明的目的之一在於提供一種包含有一時序控制器與一源極驅動器的顯示器，以解決上述的問題，其中該顯示器有著較少的電磁干擾與較佳的可運作頻率，且於該時序控制器與該源極驅動器之間具有較低的電路佈局複雜度。
依據本發明之一實施例，其揭露一種源極驅動器，該源極驅動器包含有一接收器以及一通道，該接收器用來在一輸入節點接收一數位訊號以在一輸出節點產生一已接收訊號。該接收器包含有一第一開關、一第二開關、一限壓電路。該第一開關係基於該數位訊號來選擇性地將該接收器之該輸出節點連接至一第一參考電壓。該第二開關係基於該數位訊號來選擇性地將該接收器之該輸出節點連接至一第二參考電壓。該限壓電路係耦接於該接收器之該輸入節點與該輸出節點之間，用以限制該接收器之該輸入節點之一電壓準位。該通道係基於該已接收訊號來產生一驅動電壓。
依據本發明之另一實施例，其揭露一種顯示器。該顯示器包含有一時序控制器與一源極驅動器。該時序控制器接收一輸入訊號來產生一數位訊號，而該源極驅動器包含有一接收器，其經由一單一資料線來耦接於該反向器之該輸出節點，用以經由該單一資料線自該時序控制器接收該數位訊號。該時序控制器包含有一反向器、一第一電流源以及一第二電流源。該反向器具有用來接收該輸入訊號之一輸入節點，並在一輸出節點產生該數位訊號。該第一電流源供應一第一電流給該反向器之一第一電源節點。該第二電流源供應一第二電流給該反向器之一第二電源節點。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第二裝置。
請參照第3圖，第3圖為本發明之一實施例中的一傳送器310與一接收器320的示意圖。傳送器310可用於一顯示器中的一時序控制器，而接收器310則可用於該顯示器中的一源極驅動器。如第3圖所示，傳送器310包含有一反向器312以及複數個電源源I1 與I2 ，其中反向器312包含有一P型電晶體MP1 與一N型電晶體MN1 。電流源I1 供給一第一電流給反向器312中的一電源節點，而電流源I2 則供給一第二電流給反向器312中的另一電源節點。
接收器320包含有一第一開關MP2 ，一第二開關MN2 以及一限壓電路322。在此實施例中，第一開關MP2 係以一P型電晶體來實現，而第二開關MN2 係以一N型電晶體來實現；此外，限壓電路322包含有一二極體方式連接(diode-connected)的N型電晶體MN3 與一二極體方式連接的P型電晶體MP3 ，傳送器310係經由一單一資料線與接收器320耦接，而第3圖所示之一電阻Rload 與一電容Cload 分別代表該單一資料線的一等效寄生電阻與一等效寄生電容。
在傳送器310與接收器320的運作當中，反向器312在一輸入節點NIN_TX 上接收一輸入訊號Vi ，並在輸出節點NOUT_TX 上產生一數位訊號Vdig ，而數位訊號Vdig 接著經由該單一資料線被傳送到接收器320中一輸入節點NIN_RX 。第一開關MP2 基於數位訊號Vdig 來選擇性地將接收器320的一輸出節點NOUT_RX 連接到一第一參考電壓VDD_RX ，而第二開關MN2 基於數位訊號Vdig 來選擇性地將接收器320的輸出節點NOUT_RX 連接到一第二參考電壓GND，而輸出節點NOUT_RX 上會產生一已接收訊號Vout 。在此同時，限壓電路322會限制接收器320之輸入節點NIN_RX 的電壓準位。
接收器320另可選擇性地(optionally)包含一反向器324來將已接收訊號Vout 反向以產生一反向已接收訊號Voutb ，最後，在該源極驅動器中的一通道便基於反向已接收訊號Voutb 來產生一驅動電壓。
舉例來說，當輸入訊號Vi 處於一”0”邏輯狀態時(即低電位)，由傳送器310到接收器320的電流路徑係由電流源I1 開始，接著經過P型電晶體MP1 、該單一資料線、接放器320的輸入節點NIN_RX 、N型電晶體MN3 、N型電晶體MN2 ，而最終進入具有第二參考電壓GND的一節點，此時，接收器320的輸入節點NIN_RX 的電壓準位為N型電晶體MN3 之一汲極-源極電壓VDS 與N型電晶體MN2 之一閘極-源極電壓VGS 的總和，且該電壓準位係小於傳送器310之一供給電壓VDD_TX ，此外，接收器320的輸出節點NOUT_RX 會處於較低的電壓準位。電晶體MN3 與MN2 的臨界電壓(threshold voltage)會經由適當的設計，以使得輸入節點NIN_RX 上的電壓準位足夠大，以便在此時的狀態之下關閉電晶體MP2 而以免電晶體MP2 與MN2 同時被導通。
同樣地，當輸入訊號Vi 處於一”1”邏輯狀態時(即高電位)，由傳送器310到接收器320的電流路徑係由P型電晶體MP2 開始，接著經過接收器320的輸出節點NOUT_RX 、P型電晶體MP3 、接放器320的輸入節點NIN_RX 、該單一資料線、N型電晶體MN1 、電流源I2 ，而最終進入接地端(ground)，此時，接收器320的輸入節點NIN_RX 的電壓準位為P型電晶體MP2 之一汲極-源極電壓VDS 與P型電晶體MP3 之一閘極-源極電壓VGS 的總和與第一參考電壓VDD_RX 的差，且該電壓準位係大於傳送器310的接地電壓，此外，接收器320的輸出節點NOUT_RX 會處於較高的電壓準位。電晶體MP3 與MP2 的臨界電壓會經由適當的設計，以使得輸入節點NIN_RX 上的電壓準位足夠小，以便在此時的狀態之下關閉電晶體MN2 而避免電晶體MP2 與MN2 同時被導通。
舉例來說，假設VDD_RX與VDD_TX皆為1.8伏特，則本發明中數位訊號的擺幅約為1伏時(0.4V-1.4V)，遠小於TTL介面100中數位訊號的擺幅(0V-1.8V)。因此，本發明所提出之顯示器在電磁干擾與可運作頻率上具有較佳的表現，此外，由於接收器320係經由該單一資料線與傳送器310連接，故電路佈局上比較簡單而不複雜。
除此之外，在電路200當中，傳送器210的電流源IS1 與IS2 需要供應較多的電流(約2毫安培)給該些資料線以維持該些資料線的固定電壓，而在本發明中，該固定電壓(數位電壓Vdig 之一中間電壓)係由傳送器310與接收器320本身所產生，是故電流源IS1 與IS2 僅需要供給較小的電流給該些資料線以維持該些資料線的固定電壓。
值得注意的是，在本發明中，傳送器310係應用於時序控制器中，然而，如此的設計僅為說明之用，並非用來限定時序控制器的實現方式。例如，傳送器310可實現於任意控制電路與源極驅動器之間，而這些設計上的變化仍屬於本發明之範疇之內。
此外，在本實施例中，接收器320包含有反向器324，且源極驅動器中的通道會基於反向已接收訊號Voutb 來產生驅動電壓，然而，在本發明其他的實施例中，反向器324可自接收器320中移除，而源極驅動器中的通道便基於已接收訊號Vout 來產生驅動電壓。
第4圖與第5圖為本發明限壓電路之其他實施例的示意圖。在第4圖中，限壓電路400包含有一第一N型電晶體MN4 與一第二N型電晶體MN5 ，其中第一N型電晶體MN4 與第二N型電晶體MN5 係以二極體方式來連接且耦接於接收器320的輸入節點NIN_RX 與輸出節點NOUT_RX 之間，第一N型電晶體MN4 的閘極係連接於接收器320的輸入節點NIN_RX ，而第二N型電晶體MN 5的閘極係連接於接收器320的輸出節點NOUT_RX 。在第5圖中，限壓電路500包含有一第一P型電晶體MP4 與一第二P型電晶體MP5 ，其中第一P型電晶體MP4 與第二P型電晶體MP5 係以二極體方式連接且耦接於接收器320的輸入節點NIN_RX 與輸出節點NOUT_RX之間，第一P型電晶體MP4 的閘極係連接於接收器320的輸入節點NIN_RX ，而第二P型電晶體MP5 的閘極係連接於接收器320的輸出節點NOUT_RX 。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100．．．電晶體-電晶體邏輯介面
200．．．低擺幅差動訊號傳輸電路
110、210、310．．．傳送器
320、220、320．．．接收器
312、324．．．反向器
322、400、500．．．限壓電路
第1圖為習知電晶體-電晶體邏輯介面的示意圖。
第2圖為習知低擺幅差動訊號傳輸電路的示意圖。
第3圖為本發明之一實施例中應用於顯示器之時序控制器的傳送器與應用於顯示器之源極驅動器的接收器的示意圖。
第4圖為第3圖所示之限壓電路的另一實施例的示意圖。
第5圖為第3圖所示之限壓電路的再另一實施例的示意圖。
310．．．傳送器
320．．．接收器
312、324．．．反向器
322．．．限壓電路

Claims (15)

  1. 一種源極驅動器，包含有：一接收器，用來於一輸入節點接收來自一資料傳輸線的一數位訊號以在一輸出節點產生一已接收訊號，該接收器包含有：一第一開關，用以基於該數位訊號的邏輯狀態來選擇性地將該接收器之該輸出節點連接至一第一參考電壓；一第二開關，用以基於該數位訊號的邏輯狀態來選擇性地將該接收器之該輸出節點連接至一第二參考電壓；以及一限壓電路，耦接於該接收器之該輸入節點與該輸出節點之間，用以限制該接收器之該輸入節點之一電壓準位；以及一通道，用以基於該已接收訊號來產生一驅動電壓；其中當該數位訊號處於一第一邏輯狀態時，該接收器中的電流路徑係經由該輸入節點、該限壓電路、該第二開關後流入至該第二參考電壓；以及當該數位訊號處於一第二邏輯狀態時，該接收器中的電流路徑係從該第一參考電壓經由該第一開關、該限壓電路、該輸入節點流入至該資料傳輸線。
  2. 如申請專利範圍第1項所述之源極驅動器，其中該接收器另包含有：一反向器，耦接於該輸出節點與該通道之間。
  3. 如申請專利範圍第1項所述之源極驅動器，其中該限壓電路包含 有：一二極體方式連接之電晶體，耦接於該接收器之該輸入節點與該輸出節點之間。
  4. 如申請專利範圍第1項所述之源極驅動器，其中該限壓電路包含有：一P型電晶體，耦接於該接收器之該輸入節點與該輸出節點之間，其中該P型電晶體之一閘極係連接至該接收器之該輸入節點；以及一N型電晶體，耦接於該接收器之該輸入節點與該輸出節點之間，其中該N型電晶體之一閘極係連接至該接收器之該輸入節點。
  5. 如申請專利範圍第1項所述之源極驅動器，其中該限壓電路包含有：一第一N型電晶體，耦接於該接收器之該輸入節點與該輸出節點之間，其中該第一N型電晶體之一閘極係連接至該接收器之該輸入節點；以及一第二N型電晶體，耦接於該接收器之該輸入節點與該輸出節點之間，其中該第二N型電晶體之一閘極係連接至該接收器之該輸出節點。
  6. 如申請專利範圍第1項所述之源極驅動器，其中該限壓電路包含 有：一第一P型電晶體，耦接於該接收器之該輸入節點與該輸出節點之間，其中該第一P型電晶體之一閘極係連接至該接收器之該輸入節點；以及一第二P型電晶體，耦接於該接收器之該輸入節點與該輸出節點之間，其中該第二P型電晶體之一閘極係連接至該接收器之該輸出節點。
  7. 如申請專利範圍第1項所述之源極驅動器，其中該第一開關係為一P型電晶體，該第二開關係為一N型電晶體，以及該第一參考電壓係大於該第二參考電壓。
  8. 一種顯示器，包含有：一時序控制器，用以接收一輸入訊號來產生一數位訊號，該時序控制器包含有：一反向器，具有用來接收該輸入訊號之一輸入節點，並在一輸出節點產生該數位訊號；一第一電流源，用以供應一第一電流給該反向器之一第一電源節點；以及一第二電流源，用以供應一第二電流給該反向器之一第二電源節點；以及一源極驅動器，其包含有一接收器，其經由一單一資料線而耦接於該反向器之該輸出節點，用以經由該單一資料線自該時 序控制器接收該數位訊號。
  9. 如申請專利範圍第8項所述之顯示器，其中該接收器係在一輸入節點接收一數位訊號以在一輸出節點產生一已接收訊號，且該接收器包含有：一第一開關，用以基於該數位訊號來選擇性地將該接收器之該輸出節點連接至一第一參考電壓；一第二開關，用以基於該數位訊號來選擇性地將該接收器之該輸出節點連接至一第二參考電壓；以及一限壓電路，耦接於該接收器之該輸入節點與該輸出節點之間，用以限制該接收器之該輸入節點之一電壓準位；其中該源極驅動器另包含有一通道，用以基於該已接收訊號來產生一驅動電壓。
  10. 如申請專利範圍第9項所述之顯示器，其中該接收器另包含有：一反向器，耦接於該輸出節點與該通道之間。
  11. 如申請專利範圍第9項所述之顯示器，其中該限壓電路包含有：一二極體方式連接之電晶體，耦接於該接收器之該輸入節點與該輸出節點之間。
  12. 如申請專利範圍第9項所述之顯示器，其中該限壓電路包含有：一P型電晶體，耦接於該接收器之該輸入節點與該輸出節點之 間，其中該P型電晶體之一閘極係連接至該接收器之該輸入節點；以及一N型電晶體，耦接於該接收器之該輸入節點與該輸出節點之間，其中該N型電晶體之一閘極係連接至該接收器之該輸入節點。
  13. 如申請專利範圍第9項所述之顯示器，其中該限壓電路包含有：一第一N型電晶體，耦接於該接收器之該輸入節點與該輸出節點之間，其中該第一N型電晶體之一閘極係連接至該接收器之該輸入節點；以及一第二N型電晶體，耦接於該接收器之該輸入節點與該輸出節點之間，其中該第二N型電晶體之一閘極係連接至該接收器之該輸出節點。
  14. 如申請專利範圍第9項所述之顯示器，其中該限壓電路包含有：一第一P型電晶體，耦接於該接收器之該輸入節點與該輸出節點之間，其中該第一P型電晶體之一閘極係連接至該接收器之該輸入節點；以及一第二P型電晶體，耦接於該接收器之該輸入節點與該輸出節點之間，其中該第二P型電晶體之一閘極係連接至該接收器之該輸出節點。
  15. 如申請專利範圍第9項所述之顯示器，其中該第一開關係為一P 型電晶體，該第二開關係為一N型電晶體，以及該第一參考電壓係大於該第二參考電壓。
TW98117488A 2009-05-26 2009-05-26 源極驅動器以及應用該源極驅動器之顯示器 TWI409783B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW98117488A TWI409783B (zh) 2009-05-26 2009-05-26 源極驅動器以及應用該源極驅動器之顯示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW98117488A TWI409783B (zh) 2009-05-26 2009-05-26 源極驅動器以及應用該源極驅動器之顯示器

Publications (2)

Publication Number Publication Date
TW201042623A TW201042623A (en) 2010-12-01
TWI409783B true TWI409783B (zh) 2013-09-21

Family

ID=45000638

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98117488A TWI409783B (zh) 2009-05-26 2009-05-26 源極驅動器以及應用該源極驅動器之顯示器

Country Status (1)

Country Link
TW (1) TWI409783B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030011555A1 (en) * 2000-10-25 2003-01-16 Tetsuo Fukami Liquid crystal display drive method and liquid crystal display
US20050078077A1 (en) * 2001-11-30 2005-04-14 Shuji Hagino Column electrode driving circuit and voltage generating circuit for a liquid crystal display
TW200802270A (en) * 2006-05-25 2008-01-01 Mitsubishi Electric Corp Shift register circuit and image display apparatus equipped with the same
TW200805230A (en) * 2006-07-06 2008-01-16 Himax Tech Ltd Output circuit in a driving circuit and driving method of a display device
TW200830321A (en) * 2007-01-05 2008-07-16 Tpo Displays Corp System for displaying images by utilizing vertical shift registers to generate non-overlapped output signals

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030011555A1 (en) * 2000-10-25 2003-01-16 Tetsuo Fukami Liquid crystal display drive method and liquid crystal display
US20050078077A1 (en) * 2001-11-30 2005-04-14 Shuji Hagino Column electrode driving circuit and voltage generating circuit for a liquid crystal display
TW200802270A (en) * 2006-05-25 2008-01-01 Mitsubishi Electric Corp Shift register circuit and image display apparatus equipped with the same
TW200805230A (en) * 2006-07-06 2008-01-16 Himax Tech Ltd Output circuit in a driving circuit and driving method of a display device
TW200830321A (en) * 2007-01-05 2008-07-16 Tpo Displays Corp System for displaying images by utilizing vertical shift registers to generate non-overlapped output signals

Also Published As

Publication number Publication date
TW201042623A (en) 2010-12-01

Similar Documents

Publication Publication Date Title
US9362917B1 (en) Low voltage differential signaling (LVDS) driving circuit
US8154323B2 (en) Output driver operable over wide range of voltages
JP3487723B2 (ja) インタフェース回路及び信号伝送方法
KR101290080B1 (ko) 프리엠퍼시스 회로 및 이를 구비한 차동 전류 신호전송 시스템
US8581628B2 (en) Low voltage transmitter with high output voltage
US10943558B2 (en) EDP MIPI DSI combination architecture
US9083262B2 (en) Voltage mode driver with current booster (VMDCB)
US7952388B1 (en) Semiconductor device
US9337842B1 (en) Low voltage differential signaling (LVDS) driving circuit
US20090134930A1 (en) Level shift circuit
CN107872218B (zh) 电流模式逻辑电路
KR102409872B1 (ko) 송신 회로 및 반도체 장치
US7449916B2 (en) Voltage level shift circuit
US8212758B2 (en) Source driver and display utilizing the source driver
KR20170008375A (ko) 반도체 장치
US7372303B2 (en) Semiconductor integrated circuit
US11005477B2 (en) Driver circuit and control method therefor, and transmission/reception system
TWI409783B (zh) 源極驅動器以及應用該源極驅動器之顯示器
CN101944315B (zh) 源极驱动器以及应用该源极驱动器的显示器
US8279155B2 (en) Source driver and display utilizing the source driver
JP2015076718A (ja) レベルシフト回路および表示駆動回路
KR100713907B1 (ko) 반도체 장치의 라인 구동 회로
JP2015019160A (ja) ドライバ回路、それを用いた差動トランスミッタ、電子機器、産業機器
KR20140146368A (ko) 입출력 장치 및 이를 포함하는 입출력 시스템
JP2018082226A (ja) データ通信システム及び半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees