KR101008992B1 - 코드출력회로 - Google Patents

코드출력회로 Download PDF

Info

Publication number
KR101008992B1
KR101008992B1 KR1020090026046A KR20090026046A KR101008992B1 KR 101008992 B1 KR101008992 B1 KR 101008992B1 KR 1020090026046 A KR1020090026046 A KR 1020090026046A KR 20090026046 A KR20090026046 A KR 20090026046A KR 101008992 B1 KR101008992 B1 KR 101008992B1
Authority
KR
South Korea
Prior art keywords
output
code
response
signal
unit
Prior art date
Application number
KR1020090026046A
Other languages
English (en)
Other versions
KR20100107785A (ko
Inventor
강태진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090026046A priority Critical patent/KR101008992B1/ko
Publication of KR20100107785A publication Critical patent/KR20100107785A/ko
Application granted granted Critical
Publication of KR101008992B1 publication Critical patent/KR101008992B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

본 발명은 임피던스 교정 테스트를 수행하여 코드를 생성하는 임피던스 교정회로; 및 테스트신호에 응답하여 상기 코드를 입력받아 출력데이터를 구동하는 출력드라이버를 포함하는 코드출력회로를 제공한다.
임피던스 교정 회로, 출력코드

Description

코드출력회로{Code Output Circuit}
본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 구체적으로는 임피던스 교정 테스트의 신뢰성을 확보할 수 있도록 한 코드출력회로에 관한 것이다.
일반적으로, 반도체 장치의 수신단 또는 송신단에는 전송 채널의 특성 임피던스와 동일한 저항값을 가지는 터미네이션 저항이 연결된다. 터미네이션 저항은 수신단 또는 송신단의 임피던스와 전송 채널의 특성 임피던스를 매칭시켜, 전송 채널을 통하여 전송되는 신호들의 반사를 억제한다. 종래의 터미네이션 저항은 반도체 칩의 외부에 설치되었으나, 최근에는 터미네이션 저항이 반도체 칩의 내부에 설치되는 형태의 온-다이 터미네이션 회로(ODT)가 주로 사용되고 있다. ODT 회로는 온/오프 동작에 의해 내부에 흐르는 전류를 제어하는 스위칭 회로를 포함하기 때문에, 칩 외부에 설치된 터미네이션 저항에 비하여 소모 전력이 더 작다. 그러나 ODT 회로는 PVT(process, voltage, temperature) 변화에 따라 그 저항값이 변하기 때문에, 사용하기에 앞서 ODT 회로의 저항값, 즉 임피던스를 교정하는 테스트가 반드시 필요하다.
임피던스를 교정하는 테스트는 임피던스 교정(ZQ Calivration)회로에서 수행된다. 임피던스 교정회로는 외부에 연결된 ZQ 저항을 이용하여 풀업 구동 및 풀다운 구동을 교정하기 위한 코드신호를 카운팅하고, 카운팅 결과 생성된 코드신호에 의해 ODT 회로의 저항값을 교정하는 방식으로 임피던스 교정 테스트를 진행한다.
그런데, 종래의 임피던스 교정 회로에서는 임피던스 교정 테스트 진행 후 코드신호의 상태를 확인할 수 없으므로, 임피던스 교정 테스트 결과에 대한 신뢰성을 확보할 수 없는 문제가 있다.
본 발명은 임피던스 교정 테스트 후 코드신호를 출력할 수 있는 테스트모드를 구현함으로써, 임피던스 교정 테스트의 신뢰성을 확보할 수 있도록 한 코드출력회로를 개시한다.
이를 위해 본 발명은 임피던스 교정 테스트를 수행하여 코드를 생성하는 임피던스 교정회로; 및 테스트신호에 응답하여 상기 코드를 입력받아 출력데이터를 구동하는 출력드라이버를 포함하는 코드출력회로를 제공한다.
또한, 본 발명은 제1 및 제2 테스트신호에 응답하여 제1 및 제2 코드로부터 출력코드를 생성하는 출력코드 생성부; 상기 제1 및 제2 테스트신호로부터 인에이블신호 및 반전인에이블신호를 생성하는 인에이블신호 생성부; 및 상기 인에이블신호 및 반전인에이블신호에 응답하여 상기 출력코드를 입력받아 출력데이터를 구동하는 데이터 출력부를 포함하는 코드출력회로를 제공한다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1은 본 발명의 일실시예에 따른 코드출력회로의 구성을 도시한 블럭도이다.
도시된 바와 같이, 본 실시예에 따른 코드출력회로는 제1 내지 제N 풀업코 드(PCODE<1:N>) 및 제1 내지 제N 풀다운코드(NCODE<1:N>)를 생성하는 임피던스 교정회로(1)와, 제1 테스트신호(TMP) 및 제2 테스트신호(TMN)에 응답하여 제1 내지 제N 풀업코드(PCODE<1:N>) 및 제1 내지 제N 풀다운코드(NCODE<1:N>)로부터 제1 내지 제N 출력데이터(DOUT<1:N)를 구동하는 출력드라이버(2) 및 제1 내지 제N 출력데이터(DOUT<1:N)가 출력되는 적어도 하나의 DQ 패드를 포함하는 DQ 패드부(3)로 구성된다.
임피던스 교정회로(1)는, 도 2에 도시된 바와 같이, 전원전압(VDD)을 전압분배하여 기준전압(VREF)을 생성하는 기준전압 생성부(10)와, 기준전압(VREF)과 외부저항(RZQ)이 연결된 노드(nd10)의 신호를 비교하는 제1 비교기(11)와, 인에이블신호(ZQC)가 인에이블되는 경우 구동되어 제1 비교기(11)의 출력신호에 응답하여 제1 내지 제N 풀업코드(PCODE<1:N>)를 카운팅하는 제1 카운터(12)와, 제1 내지 제N 풀업코드(PCODE<1:N>)를 입력받아 노드(nd10)를 풀업구동하는 제1 풀업부(13)와, 제1 내지 제N 풀업코드(PCODE<1:N>)를 입력받아 노드(nd12)를 풀업구동하는 제2 풀업부(14)와, 기준전압(VREF)과 노드(nd12)의 신호를 비교하는 제2 비교기(15)와, 인에이블신호(ZQC)가 인에이블되는 경우 구동되어 제2 비교기(15)의 출력신호에 응답하여 제1 내지 제N 풀다운코드(NCODE<1:N>)를 카운팅하는 제2 카운터(16)와, 제1 내지 제N 풀다운코드(NCODE<1:N>)를 입력받아 노드(nd12)를 풀다운구동하는 풀다운부(17)로 구성된다. 여기서, 인에이블신호(ZQC)는 임피던스 교정을 위해 모드 레지스트 셋(Mode Register Set)에서 ZQ 커맨드가 생성되는 경우 인에이블되는 신호이다.
이와 같은 구성의 임피던스 교정회로(1)는 외부저항(RZQ)을 이용하여 제1 내지 제N 풀업코드(PCODE<1:N>)를 카운팅하여 노드(nd10)의 레벨이 전원전압(VDD)의 절반레벨이 되도록 설정한다. 즉, 제1 풀업부(13) 및 제2 풀업부(14)의 저항값이 외부저항(RZQ)의 저항값과 동일하게 설정될 때까지 제1 내지 제N 풀업코드(PCODE<1:N>)를 카운팅한다. 또한, 노드(nd12)의 레벨이 전원전압(VDD)의 절반레벨이 되도록 설정하기 위해 제1 내지 제N 풀다운코드(NCODE<1:N>)를 카운팅한다. 즉, 풀다운부(17)의 저항값이 외부저항(RZQ)의 저항값과 동일하게 설정될 때까지 제1 내지 제N 풀다운코드(NCODE<1:N>)를 카운팅한다.
출력드라이버(2)는, 도 3에 도시된 바와 같이, 제1 테스트신호(TMP) 및 제2 테스트신호(TMN)에 응답하여 제1 내지 제N 풀업코드(PCODE<1:N>) 및 제1 내지 제N 풀다운코드(NCODE<1:N>)로부터 출력코드(CODE<1:N>)를 생성하는 출력코드 생성부(20)와, 제1 테스트신호(TMP) 및 제2 테스트신호(TMN)로부터 인에이블신호(EN) 및 반전인에이블신호(ENB)를 생성하는 인에이블신호 생성부(21)와, 인에이블신호(EN) 및 반전인에이블신호(ENB)에 응답하여 출력코드(CODE<1:N>)를 입력받아 출력데이터(DOUT<1:N>)를 구동하는 데이터 출력부(22)로 구성된다.
출력코드 생성부(20)는, 도 4에 도시된 바와 같이, 제1 테스트신호(TMP)에 응답하여 제1 내지 제N 풀업코드(PCODE<1:N>)를 버퍼링하는 버퍼로 동작하는 낸드게이트(ND20)와, 제2 테스트신호(TMN)에 응답하여 제1 내지 제N 풀다운코드(NCODE<1:N>)를 버퍼링하는 버퍼로 동작하는 낸드게이트(ND21)와, 제1 테스트신호(TMP) 및 제2 테스트신호(TMN)에 응답하여 낸드게이트(ND20) 또는 낸드게이 트(ND21)의 출력신호를 버퍼링하여 출력코드(CODE<1:N>)로 출력하는 버퍼부(200)로 구성된다. 여기서, 출력코드 생성부(20)는 각각의 제1 내지 제N 풀업코드(PCODE<1:N>) 및 제1 내지 제N 풀다운코드(NCODE<1:N>)를 입력받아, 각각의 출력코드(CODE<1:N>)를 생성하는 N개의 회로로 구현되는 것이 바람직하다.
이와 같은 구성의 출력코드 생성부(20)는 제1 테스트신호(TMP)가 하이레벨인 경우 제1 내지 제N 풀업코드(PCODE<1:N>)를 버퍼링하여 출력코드(CODE<1:N>)로 출력하고, 제2 테스트신호(TMN)가 로우레벨인 경우 제1 내지 제N 풀다운코드(NCODE<1:N>)를 버퍼링하여 출력코드(CODE<1:N>)로 출력한다. 여기서, 제1 테스트신호(TMP) 및 제2 테스트신호(TMN)는 선택적으로 인에이블되도록 설정된다.
인에이블신호 생성부(21)는, 도 5에 도시된 바와 같이, 제1 테스트신호(TMP) 또는 제2 테스트신호(TMN)를 입력받아 논리합 연산을 수행하여 인에이블신호(EN)를 생성하는 논리부(210)와, 인에이블신호(EN)를 반전시켜 반전인에이블신호(ENB)를 생성하는 인버터(IV21)로 구성된다. 이와 같은 구성의 인에이블신호 생성부(21)는 제1 테스트신호(TMP) 또는 제2 테스트신호(TMN)가 하이레벨로 인에이블되는 경우 하이레벨의 인에이블신호(EN) 및 로우레벨의 반전인에이블신호(ENB)를 생성한다.
데이터 출력부(22)의 제1 실시예는, 도 6에 도시된 바와 같이, 제1 선택전달부(220), 제2 선택전달부(221), 풀업구동부(222) 및 풀다운구동부(223)로 구성된다. 제1 선택전달부(220)는 인에이블신호(EN) 및 반전인에이블신호(ENB)에 응답하여 데이터(DATA)를 전달하는 전달게이트(T20)와, 인에이블신호(EN) 및 반전인에이블신호(ENB)에 응답하여 출력코드(CODE<1:N>)를 전달하는 전달게이트(T21)와, 전달 게이트(T20) 및 전달게이트(T21)의 출력신호를 버퍼링하여 출력하는 인버터(IV22)로 구성된다. 제2 선택전달부(221)는 인에이블신호(EN) 및 반전인에이블신호(ENB)에 응답하여 데이터(DATA)를 전달하는 전달게이트(T22)와, 인에이블신호(EN) 및 반전인에이블신호(ENB)에 응답하여 출력코드(CODE<1:N>)를 전달하는 전달게이트(T23)와, 전달게이트(T22) 및 전달게이트(T23)의 출력신호를 버퍼링하여 출력하는 인버터(IV23)로 구성된다. 풀업구동부(222)는 제1 내지 제N 풀업코드(PCODE<1:N>) 및 제1 선택전달부(220)의 출력신호에 응답하여 출력데이터(DOUT<1:N>)를 풀업구동한다. 풀다운구동부(223)는 제1 내지 제N 풀다운코드(NCODE<1:N>) 및 제2 선택전달부(221)의 출력신호에 응답하여 출력데이터(DOUT<1:N>)를 풀다운구동한다. 여기서, 데이터 출력부(22)는 각각의 출력코드(CODE<1:N>)를 입력받아 각각의 출력데이터(DOUT<1:N>)를 생성하는 N개의 독립적인 회로로 구현되는 것이 바람직하다.
이와 같은 구성의 데이터 출력부(22)는 제1 테스트신호(TMP) 또는 제2 테스트신호(TMN)가 하이레벨로 인에이블되어 인에이블신호(EN)가 하이레벨로 입력되는 경우 출력코드(CODE<1:N>)에 의해 출력데이터(DOUT<1:N>)를 구동한다. 좀 더 구체적으로, 제1 테스트신호(TMP)가 하이레벨인 경우 제1 내지 제N 풀업코드(PCODE<1:N>)가 출력데이터(DOUT<1:N>)로 출력되고, 제2 테스트신호(TMN)가 하이레벨인 경우 제1 내지 제N 풀다운코드(NCODE<1:N>)가 출력데이터(DOUT<1:N>)로 출력된다.
데이터 출력부(22)의 제2 실시예는, 도 7에 도시된 바와 같이, 제1 선택버퍼부(224), 제2 선택버퍼부(225) 및 풀업구동부(226) 및 풀다운구동부(227)로 구성된 다. 제1 선택버퍼부(224)는 인에이블신호(EN) 및 반전인에이블신호(ENB)에 응답하여 데이터(DATA)를 버퍼링하는 제1 버퍼(230)와, 인에이블신호(EN) 및 반전인에이블신호(ENB)에 응답하여 출력코드(CODE<1:N>)를 버퍼링하는 제2 버퍼(231)로 구성된다. 제2 선택버퍼부(225)는 인에이블신호(EN) 및 반전인에이블신호(ENB)에 응답하여 데이터(DATA)를 버퍼링하는 제3 버퍼(232)와, 인에이블신호(EN) 및 반전인에이블신호(ENB)에 응답하여 출력코드(CODE<1:N>)를 버퍼링하는 제4 버퍼(234)로 구성된다. 풀업구동부(226)는 제1 내지 제N 풀업코드(PCODE<1:N>) 및 제1 선택버퍼부(224)의 출력신호에 응답하여 출력데이터(DOUT<1:N>)를 풀업구동한다. 풀다운구동부(227)는 제1 내지 제N 풀다운코드(NCODE<1:N>) 및 제2 선택버퍼부(225)의 출력신호에 응답하여 출력데이터(DOUT<1:N>)를 풀다운구동한다. 여기서, 데이터 출력부(22)는 각각의 출력코드(CODE<1:N>)를 입력받아 각각의 출력데이터(DOUT<1:N>)를 생성하는 N개의 독립적인 회로로 구현되는 것이 바람직하다.
이와 같은 구성의 데이터 출력부(22)는 제1 테스트신호(TMP) 또는 제2 테스트신호(TMN)가 하이레벨로 인에이블되어 인에이블신호(EN)가 하이레벨로 입력되는 경우 출력코드(CODE<1:N>)에 의해 출력데이터(DOUT<1:N>)를 구동한다. 좀 더 구체적으로, 제1 테스트신호(TMP)가 하이레벨인 경우 제1 내지 제N 풀업코드(PCODE<1:N>)가 출력데이터(DOUT<1:N>)로 출력되고, 제2 테스트신호(TMN)가 하이레벨인 경우 제1 내지 제N 풀다운코드(NCODE<1:N>)가 출력데이터(DOUT<1:N>)로 출력된다.
이상 살펴본 코드출력회로의 동작을 설명하면 다음과 같다.
우선, 모드레지스트 셋에서 ZQ 커맨드가 생성되는 경우 인에이블신호(ZQC)가 인에이블되고, 임피던스 교정회로(1)는 임피던스 교정 동작을 수행하여 제1 내지 제N 풀업코드(PCODE<1:N>)와 제1 내지 제N 풀다운코드(NCODE<1:N>)를 생성한다.
다음으로, 임피던스 교정회로(1)에서 생성된 제1 내지 제N 풀업코드(PCODE<1:N>) 또는 제1 내지 제N 풀다운코드(NCODE<1:N>)를 출력하기 위해 제1 테스트신호(TMP) 또는 제2 테스트신호(TMN)가 하이레벨로 입력되면 출력코드 생성부(20)는 제1 테스트신호(TMP)가 하이레벨인 경우 제1 내지 제N 풀업코드(PCODE<1:N>)를 버퍼링하여 출력코드(CODE<1:N>)로 출력하고, 제2 테스트신호(TMN)가 로우레벨인 경우 제1 내지 제N 풀다운코드(NCODE<1:N>)를 버퍼링하여 출력코드(CODE<1:N>)로 출력한다. 또한, 인에이블신호 생성부(21)는 하이레벨의 인에이블신호(EN) 및 로우레벨의 반전인에이블신호(ENB)를 생성한다.
다음으로, 데이터 출력부(22)는 하이레벨의 인에이블신호(EN) 및 로우레벨의 반전인에이블신호(ENB)를 입력받아 출력코드(CODE<1:N>)에 의해 출력데이터(DOUT<1:N>)를 구동한다. 좀 더 구체적으로 도 6 및 도 7에 도시된 데이터 출력부(22)의 제1 및 제2 실시예를 통해 살펴보면 다음과 같다.
도 6에 도시된 데이터 출력부(22)의 제 1 실시예의 경우 제1 테스트신호(TMP)가 하이레벨인 경우 제1 선택전달부(220)의 전달게이트(T21) 및 제2 선택전달부(221)의 전달게이트(T23)이 턴온되어 출력코드(CODE<1:N>)의 반전신호가 전달된다. 따라서, 풀업구동부(222)는 제1 선택전달부(220)로부터 출력코드(CODE<1:N>)의 반전신호를 입력받아 출력데이터(DOUT<1:N>)를 풀업구동하고, 풀다운구동 부(223)는 제2 선택전달부(221)로부터 출력코드(CODE<1:N>)의 반전신호를 입력받아 출력데이터(DOUT<1:N>)를 풀다운구동한다. 이때, 출력코드(CODE<1:N>)는 제1 내지 제N 풀업코드(PCODE<1:N>)를 버퍼링하여 생성된 신호이므로, 출력데이터(DOUT<1:N>)는 제1 내지 제N 풀업코드(PCODE<1:N>)와 동일한 레벨로 구동된다. 한편, 제2 테스트신호(TMN)가 하이레벨인 경우 제1 선택전달부(220)의 전달게이트(T21) 및 제2 선택전달부(221)의 전달게이트(T23)이 턴온되어 출력코드(CODE<1:N>)의 반전신호가 전달된다. 따라서, 풀업구동부(222)는 제1 선택전달부(220)로부터 출력코드(CODE<1:N>)의 반전신호를 입력받아 출력데이터(DOUT<1:N>)를 풀업구동하고, 풀다운구동부(223)는 제2 선택전달부(221)로부터 출력코드(CODE<1:N>)의 반전신호를 입력받아 출력데이터(DOUT<1:N>)를 풀다운구동한다. 이때, 출력코드(CODE<1:N>)는 제1 내지 제N 풀다운코드(NCODE<1:N>)를 버퍼링하여 생성된 신호이므로, 출력데이터(DOUT<1:N>)는 제1 내지 제N 풀다운코드(NCODE<1:N>)와 동일한 레벨로 구동된다.
도 7에 도시된 데이터 출력부(22)의 제 2 실시예의 경우 제1 테스트신호(TMP)가 하이레벨인 경우 제1 선택버퍼부(224)는 인에이블된 제2 버퍼(231)를 통해 출력코드(CODE<1:N>)의 반전신호를 전달하고, 제2 선택버퍼부(225)는 인에이블된 제4 버퍼(234)를 통해 출력코드(CODE<1:N>)의 반전신호를 전달한다. 따라서, 풀업구동부(226)는 제1 선택버퍼부(224)로부터 출력코드(CODE<1:N>)의 반전신호를 입력받아 출력데이터(DOUT<1:N>)를 풀업구동하고, 풀다운구동부(227)는 제2 선택버퍼부(225)로부터 출력코드(CODE<1:N>)의 반전신호를 입력받아 출력데이터(DOUT<1:N>) 를 풀다운구동한다. 이때, 출력코드(CODE<1:N>)는 제1 내지 제N 풀업코드(PCODE<1:N>)를 버퍼링하여 생성된 신호이므로, 출력데이터(DOUT<1:N>)는 제1 내지 제N 풀업코드(PCODE<1:N>)와 동일한 레벨로 구동된다. 한편, 제2 테스트신호(TMN)가 하이레벨인 경우 제1 선택버퍼부(224)는 인에이블된 제2 버퍼(231)를 통해 출력코드(CODE<1:N>)의 반전신호를 전달하고, 제2 선택버퍼부(225)는 인에이블된 제4 버퍼(234)를 통해 출력코드(CODE<1:N>)의 반전신호를 전달한다. 따라서, 풀업구동부(226)는 제1 선택버퍼부(224)로부터 출력코드(CODE<1:N>)의 반전신호를 입력받아 출력데이터(DOUT<1:N>)를 풀업구동하고, 풀다운구동부(227)는 제2 선택버퍼부(225)로부터 출력코드(CODE<1:N>)의 반전신호를 입력받아 출력데이터(DOUT<1:N>)를 풀다운구동한다. 이때, 출력코드(CODE<1:N>)는 제1 내지 제N 풀다운코드(NCODE<1:N>)를 버퍼링하여 생성된 신호이므로, 출력데이터(DOUT<1:N>)는 제1 내지 제N 풀다운코드(NCODE<1:N>)와 동일한 레벨로 구동된다.
이상 살펴본 본 실시예의 코드출력회로는 임피턴스 교정 테스트 후 제1 테스트신호(TMP) 또는 제2 테스트신호(TMN)를 하이레벨로 인가하여 제1 내지 제N 풀업코드(PCODE<1:N>) 또는 제1 내지 제N 풀다운코드(NCODE<1:N>)를 DQ 패드로 출력할 수 있는 테스트모드를 제공한다. 이와 같은 테스트모드에 의해 출력되는 제1 내지 제N 풀업코드(PCODE<1:N>) 및 제1 내지 제N 풀다운코드(NCODE<1:N>)를 확인함으로써 임피던스 교정 테스트가 올바르게 수행되었는지 확인할 수 있어 테스트의 신뢰성을 확보할 수 있다.
도 1은 본 발명의 일실시예에 따른 코드출력회로의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 코드출력회로에 포함된 ZQ 교정회로의 회로도이다.
도 3은 도 1에 도시된 코드출력회로에 포함된 출력드라이버의 구성을 도시한 블럭도이다.
도 4는 도 3에 도시된 출력드라이버에 포함된 출력코드신호 생성부의 회로도이다.
도 5는 도 3에 도시된 출력드라이버에 포함된 인에이블신호 생성부의 회로도이다.
도 6은 도 3에 도시된 출력드라이버에 포함된 데이터 출력부의 제1 실시예에 관한 도면이다.
도 7은 도 3에 도시된 출력드라이버에 포함된 데이터 출력부의 제2 실시예에 관한 도면이다.
<도면의 주요부분에 대한 부호의 설명>
1: 임피던스 교정회로 10: 기준전압 생성부
11: 제1 비교기 12: 제1 카운터
13: 제1 풀업부 14: 제2 풀업부
15: 제2 비교기 16: 제2 카운터
17: 풀다운부 2: 출력드라이버
22: 임피던스 교정부 C20: 제1 비교기
220: 풀업카운터 222: ZQ 풀업구동부
24: ODT부 C22: 제2 비교기
24: 풀업카운터 260: ZQ 풀업구동부
280: ZQ 풀다운구동부 28: DQ 패드

Claims (20)

  1. 임피던스 교정 테스트를 수행하여 코드를 생성하는 임피던스 교정회로; 및
    테스트신호에 응답하여 상기 코드를 입력받아 출력데이터를 구동하는 출력드라이버를 포함하는 코드출력회로.
  2. 제 1 항에 있어서, 상기 출력드라이버는
    상기 테스트신호에 응답하여 상기 코드로부터 출력코드를 생성하는 출력코드 생성부;
    상기 테스트신호로부터 인에이블신호를 생성하는 인에이블신호 생성부; 및
    상기 인에이블신호에 응답하여 상기 출력코드를 입력받아 상기 출력데이터를 구동하는 데이터 출력부를 포함하는 코드출력회로.
  3. 제 2 항에 있어서, 상기 출력코드 생성부는
    제1 테스트신호에 응답하여 제1 코드를 버퍼링하는 제1 버퍼;
    제2 테스트신호에 응답하여 제2 코드를 버퍼링하는 제2 버퍼; 및
    상기 제1 및 제2 테스트신호에 응답하여 상기 제1 버퍼 또는 제2 버퍼의 출력신호를 버퍼링하여 상기 출력코드로 출력하는 버퍼부를 포함하는 코드출력회로.
  4. 제 2 항에 있어서, 상기 인에이블신호 생성부는
    제1 테스트신호 또는 제2 테스트신호가 인에이블되는 경우 인에이블되는 상기 인에이블신호를 생성하는 논리부; 및
    상기 인에이블신호를 반전시켜 반전인에이블신호를 생성하는 인버터를 포함하는 코드출력회로.
  5. 제 2 항에 있어서, 상기 데이터 출력부는
    상기 인에이블신호에 응답하여 데이터 또는 상기 출력코드를 선택적으로 전달하는 선택전달부; 및
    상기 선택전달부의 출력신호에 응답하여 상기 출력데이터를 구동하는 구동부를 포함하는 코드출력회로.
  6. 제 5 항에 있어서, 상기 선택전달부는
    상기 인에이블신호에 응답하여 상기 데이터를 전달하는 제1 전달소자; 및
    상기 인에이블신호에 응답하여 상기 출력코드를 전달하는 제2 전달소자를 포함하는 코드출력회로.
  7. 제 5 항에 있어서, 상기 구동부는
    제1 코드와 상기 선택전달부의 출력신호에 응답하여 상기 출력데이터를 풀업구동하는 풀업구동부; 및
    제2 코드와 상기 선택전달부의 출력신호에 응답하여 상기 출력데이터를 풀다운구동하는 풀다운구동부를 포함하는 코드출력회로.
  8. 제 2 항에 있어서, 상기 데이터 출력부는
    상기 인에이블신호에 응답하여 데이터 또는 상기 출력코드를 선택적으로 버퍼링하는 선택버퍼부; 및
    상기 선택버퍼부의 출력신호에 응답하여 상기 출력데이터를 구동하는 구동부를 포함하는 코드출력회로.
  9. 제 8 항에 있어서, 상기 선택버퍼부는
    상기 인에이블신호에 응답하여 상기 데이터를 버퍼링하는 제1 버퍼; 및
    상기 인에이블신호에 응답하여 상기 출력코드를 버퍼링하는 제2 버퍼를 포함하는 코드출력회로.
  10. 제 8 항에 있어서, 상기 구동부는
    제1 코드와 상기 선택버퍼부의 출력신호에 응답하여 상기 출력데이터를 풀업구동하는 풀업구동부; 및
    제2 코드와 상기 선택버퍼부의 출력신호에 응답하여 상기 출력데이터를 풀다운구동하는 풀다운구동부를 포함하는 코드출력회로.
  11. 제 1 항에 있어서, 상기 임피던스 교정회로는
    기준전압과 외부저항이 연결된 제1 노드의 신호를 비교하는 제1 비교기;
    상기 제1 비교기의 출력신호에 응답하여 상기 제1 노드 및 제2 노드의 풀업구동을 제어하기 위한 제1 코드를 카운팅하는 제1 카운터;
    상기 기준전압과 상기 제2 노드의 신호를 비교하는 제2 비교기; 및
    상기 제2 비교기의 출력신호에 응답하여 상기 제2 노드의 풀다운 구동을 제어하기 위한 제2 코드를 카운팅하는 제2 카운터를 포함하는 코드출력회로.
  12. 제1 및 제2 테스트신호에 응답하여 제1 및 제2 코드로부터 출력코드를 생성하는 출력코드 생성부;
    상기 제1 및 제2 테스트신호로부터 인에이블신호 및 반전인에이블신호를 생성하는 인에이블신호 생성부; 및
    상기 인에이블신호 및 반전인에이블신호에 응답하여 상기 출력코드를 입력받아 출력데이터를 구동하는 데이터 출력부를 포함하는 코드출력회로.
  13. 제 12 항에 있어서, 상기 출력코드 생성부는
    상기 제1 테스트신호에 응답하여 상기 제1 코드를 버퍼링하는 제1 버퍼;
    상기 제2 테스트신호에 응답하여 상기 제2 코드를 버퍼링하는 제2 버퍼; 및
    상기 제1 및 제2 테스트신호에 응답하여 상기 제1 버퍼 또는 제2 버퍼의 출력신호를 버퍼링하여 상기 출력코드로 출력하는 버퍼부를 포함하는 코드출력회로.
  14. 제 12 항에 있어서, 상기 인에이블신호 생성부는
    상기 제1 테스트신호 또는 상기 제2 테스트신호가 인에이블되는 경우 인에이블되는 상기 인에이블신호를 생성하는 논리부; 및
    상기 인에이블신호를 반전시켜 상기 반전인에이블신호를 생성하는 인버터를 포함하는 코드출력회로.
  15. 제 12 항에 있어서, 상기 데이터 출력부는
    상기 인에이블신호에 응답하여 데이터 또는 상기 출력코드를 선택적으로 전달하는 선택전달부; 및
    상기 선택전달부의 출력신호에 응답하여 상기 출력데이터를 구동하는 구동부를 포함하는 코드출력회로.
  16. 제 15 항에 있어서, 상기 선택전달부는
    상기 인에이블신호에 응답하여 상기 데이터를 전달하는 제1 전달소자; 및
    상기 인에이블신호에 응답하여 상기 출력코드를 전달하는 제2 전달소자를 포함하는 코드출력회로.
  17. 제 15 항에 있어서, 상기 구동부는
    제1 코드와 상기 선택전달부의 출력신호에 응답하여 상기 출력데이터를 풀업구동하는 풀업구동부; 및
    제2 코드와 상기 선택전달부의 출력신호에 응답하여 상기 출력데이터를 풀다운구동하는 풀다운구동부를 포함하는 코드출력회로.
  18. 제 12 항에 있어서, 상기 데이터 출력부는
    상기 인에이블신호에 응답하여 데이터 또는 상기 출력코드를 선택적으로 버퍼링하는 선택버퍼부; 및
    상기 선택버퍼부의 출력신호에 응답하여 상기 출력데이터를 구동하는 구동부를 포함하는 코드출력회로.
  19. 제 18 항에 있어서, 상기 선택버퍼부는
    상기 인에이블신호에 응답하여 상기 데이터를 버퍼링하는 제1 버퍼; 및
    상기 인에이블신호에 응답하여 상기 출력코드를 버퍼링하는 제2 버퍼를 포함하는 코드출력회로.
  20. 제 18 항에 있어서, 상기 구동부는
    제1 코드와 상기 선택버퍼부의 출력신호에 응답하여 상기 출력데이터를 풀업구동하는 풀업구동부; 및
    제2 코드와 상기 선택버퍼부의 출력신호에 응답하여 상기 출력데이터를 풀다운구동하는 풀다운구동부를 포함하는 코드출력회로.
KR1020090026046A 2009-03-26 2009-03-26 코드출력회로 KR101008992B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090026046A KR101008992B1 (ko) 2009-03-26 2009-03-26 코드출력회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090026046A KR101008992B1 (ko) 2009-03-26 2009-03-26 코드출력회로

Publications (2)

Publication Number Publication Date
KR20100107785A KR20100107785A (ko) 2010-10-06
KR101008992B1 true KR101008992B1 (ko) 2011-01-17

Family

ID=43129440

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090026046A KR101008992B1 (ko) 2009-03-26 2009-03-26 코드출력회로

Country Status (1)

Country Link
KR (1) KR101008992B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101204674B1 (ko) 2010-12-29 2012-11-26 에스케이하이닉스 주식회사 반도체집적회로

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100391150B1 (ko) 2000-11-15 2003-07-16 삼성전자주식회사 다단의 상위 코드 선택기를 갖는 반도체 장치의 임피던스콘트롤 출력회로 및 그의 동작방법
KR100588601B1 (ko) 2005-06-09 2006-06-14 삼성전자주식회사 임피던스 제어 회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100391150B1 (ko) 2000-11-15 2003-07-16 삼성전자주식회사 다단의 상위 코드 선택기를 갖는 반도체 장치의 임피던스콘트롤 출력회로 및 그의 동작방법
KR100588601B1 (ko) 2005-06-09 2006-06-14 삼성전자주식회사 임피던스 제어 회로

Also Published As

Publication number Publication date
KR20100107785A (ko) 2010-10-06

Similar Documents

Publication Publication Date Title
US7961001B1 (en) Impedance adjusting device
JP4819378B2 (ja) オンダイターミネーション回路を備えた半導体メモリ素子
KR100583636B1 (ko) 단일의 기준 저항기를 이용하여 종결 회로 및 오프-칩구동 회로의 임피던스를 제어하는 장치
US7853842B2 (en) Semiconductor memory device with ZQ calibration
US7576560B2 (en) Apparatus for measuring on-die termination (ODT) resistance and semiconductor memory device having the same
US9077332B2 (en) Impedance control circuit and semiconductor device including the same
US8441282B2 (en) Impedance calibration circuit and impedance calibration method
US8692585B2 (en) Semiconductor integrated circuit
US9330750B2 (en) Integrated circuit using method for setting level of reference voltage
KR102103019B1 (ko) 임피던스 교정회로
KR100863535B1 (ko) 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치
US20100164540A1 (en) Semiconductor Memory Device
CN111418019B (zh) 用于改进存储器装置中的输入信号质量的系统和方法
US10304503B2 (en) Transmitting device using calibration circuit, semiconductor apparatus and system including the same
US11335386B1 (en) Calibration circuit and semiconductor device including the same
KR20110121162A (ko) 반도체 장치
CN111418017A (zh) 用于在存储器装置的信号质量操作中节省功率的系统及方法
KR20080018779A (ko) 온 다이 터미네이션 장치.
KR101008992B1 (ko) 코드출력회로
CN111406285A (zh) 用于在存储器件中产生交错延迟的系统和方法
KR100976414B1 (ko) 캘리브래이션 회로, 온 다이 터미네이션 장치 및 반도체 메모리 장치
KR20150006305A (ko) 반도체 메모리 장치 및 반도체 시스템
KR101049415B1 (ko) 셀 불량 테스트회로
US20160006432A1 (en) Semiconductor device and operating method thereof
KR100558031B1 (ko) 어드레스 신호의 처리를 테스팅할 수 있는 반도체 메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee