KR102103019B1 - 임피던스 교정회로 - Google Patents

임피던스 교정회로 Download PDF

Info

Publication number
KR102103019B1
KR102103019B1 KR1020130116209A KR20130116209A KR102103019B1 KR 102103019 B1 KR102103019 B1 KR 102103019B1 KR 1020130116209 A KR1020130116209 A KR 1020130116209A KR 20130116209 A KR20130116209 A KR 20130116209A KR 102103019 B1 KR102103019 B1 KR 102103019B1
Authority
KR
South Korea
Prior art keywords
signal
input
latch
pulse
temperature
Prior art date
Application number
KR1020130116209A
Other languages
English (en)
Other versions
KR20150037033A (ko
Inventor
정현식
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130116209A priority Critical patent/KR102103019B1/ko
Priority to US14/177,499 priority patent/US9184749B2/en
Publication of KR20150037033A publication Critical patent/KR20150037033A/ko
Application granted granted Critical
Publication of KR102103019B1 publication Critical patent/KR102103019B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

임피던스 교정회로는 온도코드에 응답하여 내부온도가 제1 온도에서 제2 온도로 변하는 경우 인에이블되는 동작제어신호를 생성하는 동작제어신호생성부 및 외부커맨드 또는 상기 동작제어신호에 응답하여 외부저항에 맞춰 출력신호를 풀업구동하기 위한 풀업코드 및 상기 출력신호를 풀다운구동하기 위한 풀다운코드를 생성하는 임피던스교정부를 포함한다.

Description

임피던스 교정회로{IMPEDANCE CALIBRATION CIRCUIT}
본 발명은 임피던스 매칭을 위한 임피던스 교정회로에 관한 것이다.
반도체 장치의 수신단 또는 송신단에는 전송 채널의 특성 임피던스와 동일한 저항값을 가지는 터미네이션 저항이 연결된다. 터미네이션 저항은 수신단 또는 송신단의 임피던스와 전송 채널의 특성 임피던스를 매칭시켜, 전송 채널을 통하여 전송되는 신호들의 반사를 억제한다. 종래기술의 터미네이션 저항은 반도체 장치의 외부에 설치되었으나, 최근에는 터미네이션 저항이 반도체 장치의 내부에 설치되는 형태의 온다이 터미네이션(ODT)회로가 주로 사용되고 있다.
온다이 터미네이션회로는 온/오프 동작에 의해 내부에 흐르는 전류를 제어하는 스위칭회로를 포함하기 때문에, 외부에 설치된 터미네이션 저항에 비하여 소모 전력이 더 작다. 온다이 터미네이션회로는 PVT(Process, Voltage, Temperature: 프로세스, 전압 , 온도)조건이 변함에 따라 그 저항값이 변하기 때문에, 사용하기에 앞서 임피던스 교정(ZQ Calivration)회로를 적용하여 ODT 회로의 저항값을 교정하는 과정을 수행한다.
임피던스 교정회로는 패드에 연결된 외부저항의 저항값과 기준전압을 비교하는 비교기를 구비하여 온다이 터미네이션회로의 저항값을 교정하기 위한 풀-업코드 및 풀-다운코드를 생성한다. 여기서, 패드에 연결된 외부저항은 PVT 조건 변화에 관계없이 일정한 저항값(일반적으로 240Ω)을 갖는다.
본 발명은 내부온도의 변화량이 큰 경우 내부적으로 임피던스 교정동작을 수행하기 위한 동작제어신호를 생성하여 임피던스 교정동작을 수행할 수 있는 임피던스 교정회로를 제공한다.
이를 위해 본 발명은 온도코드에 응답하여 내부온도가 제1 온도에서 제2 온도로 변하는 경우 인에이블되는 동작제어신호를 생성하는 동작제어신호생성부 및 외부커맨드 또는 상기 동작제어신호에 응답하여 외부저항에 맞춰 출력신호를 풀업구동하기 위한 풀업코드 및 상기 출력신호를 풀다운구동하기 위한 풀다운코드를 생성하는 임피던스교정부를 포함하는 임피던스 교정회로를 제공한다.
또한, 본 발명은 온도코드가 제1 온도에 대응되는 조합으로 입력된 이후 제2 온도에 대응되는 조합으로 입력되는 경우 인에이블되는 래치펄스를 생성하는 래치펄스생성부 및 제1 리셋신호에 응답하여 초기화되고, 상기 래치펄스에 응답하여 외부저항에 맞춰 출력신호를 풀업구동하기 위한 풀업코드 및 상기 출력신호를 풀다운구동하기 위한 풀다운코드를 생성하기 위한 동작제어신호를 생성하는 제어신호생성부를 포함하는 임피던스 교정회로를 제공한다.
본 발명에 의하면 내부온도의 변화량이 큰 경우 내부적으로 임피던스 교정동작을 수행하기 위한 동작제어신호를 생성하여 임피던스 교정동작을 수행함으로써 온도변화가 큰 경우에도 출력신호의 반사를 억제할 수 있는 효과가 있다.
도 1 은 본 발명의 일 실시예에 따른 임피던스 교정회로의 구성을 도시한 블럭도이다.
도 2 는 도 1에 도시된 임피던스 교정회로에 포함된 동작제어신호생성부의 구성을 도시한 블럭도이다.
도 3 은 도 2에 도시된 동작제어신호생성부에 포함된 래치펄스생성부의 구성을 도시한 블럭도이다.
도 4 는 도 3에 도시된 래치펄스생성부에 포함된 제1 감지부의 구성을 도시한 블럭도이다.
도 5 는 도 4에 도시된 제1 감지부에 포함된 제2 내부펄스생성부의 구성을 도시한 도면이다.
도 6 은 도 1에 도시된 임피던스 교정회로에 포함된 임피던스교정부의 구성을 도시한 블럭도이다.
도 7 은 본 발명의 또 다른 실시예에 따른 임피던스 교정회로의 동작을 설명하기위한 타이밍도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1 은 본 발명의 일 실시예에 따른 임피던스 교정회로의 구성을 도시한 블럭도이다.
도 1에 도시된 바와 같이 본 발명의 일 실시예에 따른 임피던스 교정회로는 동작제어신호생성부(1), 임피던스교정부(2) 및 출력드라이버(20)를 포함한다.
동작제어신호생성부(1)는 외부커맨드(EXT_ZQ)에 의해 초기화되고, 반도체 장치의 내부온도에 대응되는 조합을 갖는 제1 및 제2 온도코드(TCODE<1:2>)에 따라 반도체 장치의 내부온도가 제1 온도(0℃)에서 제2 온도(100℃)로 변하는 경우 인에이블되는 동작제어신호(CAL_CON)를 생성한다. 그리고, 동작제어신호생성부(1)는 반도체 장치의 내부온도에 대응되는 조합을 갖는 제1 및 제2 온도코드(TCODE<1:2>)에 따라 반도체 장치의 내부온도가 제2 온도(100℃)에서 제1 온도(0℃)로 변하는 경우 인에이블되는 동작제어신호(CAL_CON)를 생성한다. 여기서, 외부커맨드(EXT_ZQ)는 임피던스 매칭동작을 수행하기 위하여 외부에서 입력되는 신호이다.
좀더 구체적으로, 반도체 장치의 내부온도에 대응되는 제1 및 제2 온도코드(TCODE<1:2>)의 조합을 아래 표 1을 참고하여 설명하면 다음과 같다.
제1 및 제2 온도코드 조합 내부온도 제2 온도코드
(TCODE<2>)		 제1 온도코드
(TCODE<1>)
제1 조합 0℃ L L
제2 조합 65℃ L H
제3 조합 85℃ H L
제4 조합 100℃ H H
제1 및 제2 온도코드(TCODE<1:2>)는 반도체 장치의 내부온도가 0℃인 경우 제1 온도코드(TCODE<1>)가 로직로우레벨 'L'이고, 제2 온도코드(TCODE<2>)가 로직로우레벨 'L'인 제1 조합으로 설정된다.
제1 및 제2 온도코드(TCODE<1:2>)는 반도체 장치의 내부온도가 65℃인 경우 제1 온도코드(TCODE<1>)가 로직하이레벨 'H'이고, 제2 온도코드(TCODE<2>)가 로직로우레벨 'L'인 제2 조합으로 설정된다.
제1 및 제2 온도코드(TCODE<1:2>)는 반도체 장치의 내부온도가 85℃인 경우 제1 온도코드(TCODE<1>)가 로직로우레벨 'L'이고, 제2 온도코드(TCODE<2>)가 로직하이레벨 'H'인 제3 조합으로 설정된다.
제1 및 제2 온도코드(TCODE<1:2>)는 반도체 장치의 내부온도가 100℃인 경우 제1 온도코드(TCODE<1>)가 로직하이레벨 'H'이고, 제2 온도코드(TCODE<2>)가 로직하이레벨 'H'인 제4 조합으로 설정된다.
여기서, 반도체 장치의 내부온도에 대응되는 제1 및 제2 온도코드(<1:2>)의 조합은 실 실예에 따라 다양하게 설정될 수 있다.
임피던스교정부(2)는 외부커맨드(EXT_ZQ) 또는 동작제어신호(CAL_CON)가 입력되는 경우 임피던스 매칭동작을 수행하여 외부저항에 맞춰 출력신호(OUT)를 풀업구동하기 위한 풀업코드(PCODE<1:N>) 및 상기 출력신호(OUT)를 풀다운구동하기 위한 풀다운코드(NCODE<1:N>)를 생성한다.
출력드라이버(3)는 풀업코드(PCODE<1:N>) 및 풀다운코드(NCODE<1:N>)에 따라 내부저항값이 조절되어 출력신호(OUT)를 구동하여 출력한다.
좀 더 구체적으로 동작제어신호생성부(1)의 구성을 도 2를 참고하여 살펴보면 다음과 같다.
도 2에 도시된 바와 같이, 동작제어신호생성부(1)는 제1 논리부(11), 래치펄스생성부(12), 제어신호생성부(13) 및 제1 지연부(14)를 포함한다.
제1 논리부(11)는 외부커맨드(EXT_ZQ) 또는 동작지연신호(CAL_COND)가 입력되는 경우 로직하이레벨로 인에이블되는 제1 리셋신호(RST<1>)를 생성한다.
래치펄스생성부(12)는 외부커맨드(EXT_ZQ)가 입력되는 경우 로직로우레벨로 초기화되고, 온도코드(TCODE<1:2>)가 제1 온도(O℃)에 대응되는 제1 조합으로 입력된 이후 온도코드(TCODE<1:2>)가 제2 온도(100℃)에 대응되는 제4 조합으로 입력되는 경우 발생하는 펄스를 포함하는 래치펄스(LPUL)를 생성한다. 그리고, 래치펄스생성부(12)는 외부커맨드(EXT_ZQ)가 입력되는 경우 로직로우레벨로 초기화되고, 온도코드(TCODE<1:2>)가 제2 온도(10O℃)에 대응되는 제4 조합으로 입력된 이후 온도코드(TCODE<1:2>)가 제1 온도(0℃)에 대응되는 제1 조합으로 입력되는 경우 발생하는 펄스를 포함하는 래치펄스(LPUL)를 생성한다.
제어신호생성부(13)는 제1 리셋신호(RST<1>)가 입력되는 경우 로직로우레벨로 초기화되고, 래치펄스(LPUL)가 입력되는 경우 전원전압(VDD)을 래치하여 로직하이레벨의 제1 래치신호(LS<1>)를 생성하는 제1 래치부(131) 및 제1 래치신호(LS<1>)가 로직하이레벨로 입력되는 경우 발생하는 펄스를 포함하는 동작제어신호(CAL_CON)를 생성하는 동작제어신호출력부(132)로 구성된다.
제1 지연부(14)는 동작제어신호(CAL_CON)를 소정구간 지연하여 동작지연신호(CAL_COND)를 생성한다.
좀 더 구체적으로 래치펄스생성부(12)의 구성을 도 3을 참고하여 살펴보면 다음과 같다.
도 3에 도시된 바와 같이, 래치펄스생성부(12)는 제1 감지부(120), 제2 감지부(130) 및 제2 논리부(140)를 포함한다.
제1 감지부(120)는 외부커맨드(EXT_ZQ)가 입력되는 경우 로직로우레벨로 초기화되고, 제1 및 제2 온도코드(TCODE<1:2>)가 제1 조합으로 입력된 이후 제4 조합으로 입력되는 경우 로직하이레벨로 인에이블되는 제1 감지신호(DET<1>)를 생성한다.
제2 감지부(130)는 외부커맨드(EXT_ZQ)가 입력되는 경우 로직로우레벨로 초기화되고, 제1 및 제2 온도코드(TCODE<1:2>)의 조합이 제4 조합으로 입력된 이후 제1 조합으로 입력되는 경우 로직하이레벨로 인에이블되는 제2 감지신호(DET<2>)를 생성한다. 여기서, 제2 감지부(130)는 제1 및 제2 온도코드(TCODE<1:2>)가 반전된 신호를 입력받아 제2 감지신호(DET<2>)를 생성할 뿐, 제1 감지부(130)와 동일한 회로로 구성되어 동일한 동작을 수행한다.
제2 논리부(140)는 제1 감지신호(DET<1>) 또는 제2 감지신호(DET<2>) 중 어느 하나가 로직하이레벨로 입력되는 경우 로직하이레벨로 인에이블되는 래치펄스신호(LPUL)를 생성한다.
좀 더 구체적으로 제1 감지부(120)의 구성을 도 4를 참고하여 살펴보면 다음과 같다.
도 4에 도시된 바와 같이, 제1 감지부(120)는 제1 펄스생성부(111), 제2 펄스생성부(112), 제1 래치신호생성부(113) 및 제1 감지신호생성부(114)를 포함한다.
제1 펄스생성부(111)는 외부커맨드(EXR_ZQ) 또는 제1 지연감지신호(DETD<1>)가 로직하이레벨로 입력되는 경우 로직하이레벨로 인에이블되는 제2 리셋신호(RST<2>)를 생성하는 제3 논리부(1111) 및 제2 리셋신호(RST<2>)가 로직하이레벨로 인에이블되는 경우 발생하는 펄스를 포함하는 제1 내부펄스(IPUL<1>)를 생성하는 제1 내부펄스생성부(1112)로 구성된다.
제2 펄스생성부(112)는 제1 및 제2 온도코드(TCODE<1:2>)가 제1 조합으로 입력되는 경우 발생하는 펄스를 포함하는 제2 내부펄스신호(IPUL<2>)를 생성하는 제2 내부펄스생성부(1121) 및 인버터(IV12)에 의해 제1 및 제2 온도코드(TCODE<1:2>)가 반전된 신호가 제1 조합인 경우 발생하는 펄스를 포함하는 제3 내부펄스신호(IPUL<3>)를 생성하는 제3 내부펄스생성부(1122)로 구성된다. 즉, 제3 내부펄스생성부(1122)는 제1 및 제2 온도코드(TCODE<1:2>)가 제4 조합으로 입력되는 경우 발생하는 펄스를 포함하는 제3 내부펄스신호(IPUL<3>)를 생성한다. 여기서, 제3 내부펄스생성부(1122)는 제1 및 제2 온도코드(TCODE<1:2>)가 반전된 신호를 입력받아 제3 내부펄스신호(IPUL<3>)를 생성할 뿐, 제2 내부펄스생성부(1121)와 동일한 회로로 구성되어 동일한 동작을 수행한다.
제1 래치신호생성부(113)는 제1 내부펄스신호(IPUL<1>)의 펄스가 입력되는 경우 로직로우레벨로 초기화되고, 제2 내부펄스신호(IPUL<2>)의 펄스가 입력되는 경우 전원전압(VDD)을 래치하여 로직하이레벨의 제2 래치신호(LS<2>)를 생성하는 제2 래치부(1131) 및 제1 내부펄스신호(IPUL<1>)의 펄스가 입력되는 경우 로직로우레벨로 초기화되고, 제3 내부펄스신호(IPUL<3>)의 펄스가 입력되는 경우 제2 래치신호(LS<2>)를 래치하여 로직하이레벨의 제4 래치신호(LS<4>)를 생성하는 제4 래치부(1132)로 구성된다.
제1 감지신호생성부(114)는 외부커맨드(EXT_CON)가 입력되는 경우 로직로우레벨로 초기화되고, 제2 내부펄스신호(IPUL<2>)의 펄스가 입력되는 경우 전원전압(VDD)을 래치하여 로직하이레벨의 제3 래치신호(LS<3>)를 생성하는 제3 래치부(1141), 제3 래치신호(LS<3>)가 로직하이레벨로 입력된 이후 제4 래치신호(LS<4>)가 로직하이레벨로 입력되는 경우 로직하이레벨로 인에이블되는 제1 감지신호(DET<1>)를 생성하는 제4 논리부(1142) 및 제1 감지신호(DET<1>)를 소정구간 지연하여 제1 지연감지신호(DETD<1>)를 생성하는 제2 지연부(1143)로 구성된다.
좀 더 구체적으로 제2 내부펄스생성부(1121)의 구성을 도 5를 참고하여 살펴보면 다음과 같다.
도 5에 도시된 바와 같이, 제2 내부펄스생성부(1121)는 제1 구동신호생성부(1122), 제2 구동신호생성부(1123), 구동부(1124), 래치(1125), 제4 내부펄스생성부(1126) 및 버퍼(1127)를 포함한다.
제1 구동신호생성부(1122)는 제1 온도코드(TCODE<1>)가 로직로우레벨로 입력되는 경우 로직하이레벨의 펄스를 포함하는 제1 구동신호(DRV<1>)를 생성한다.
제2 구동신호생성부(1123)는 제2 온도코드(TCODE<2>)가 로직로우레벨로 입력되는 경우 로직하이레벨의 펄스를 포함하는 제2 구동신호(DRV<2>)를 생성한다.
구동부(1124)는 제1 및 제2 구동신호(DRV<1:2>)가 로직하이레벨의 펄스로 입력되는 경우 턴온되어 노드(nd11)를 풀다운구동하는 NMOS 트랜지스터들(N11,N12) 및 노드(nd13)가 로직로우레벨로 구동되는 경우 턴온되어 노드(nd11)를 풀업구동하는 PMOS 트랜지스터(P11)로 구성된다. 여기서, 구동부(1124)의 노드(nd11)는 로직하이레벨로 초기화되어 있는 것이 바람직하다.
래치(1125)는 노드(nd11)의 신호를 래치하고, 노드(nd11)의 신호를 반전버퍼링하여 노드(nd12)로 출력한다.
제4 내부펄스생성부(1126)는 노드(nd12)가 로직하이레벨로 구동되는 경우 발생하는 펄스를 포함하는 제4 내부펄스신호(IPUL<4>)를 생성한다.
버퍼(1127)는 제4 내부펄스신호(IPUL<4>)를 반전버퍼링하여 노드(nd13)로 출력하는 인버터(IV13) 및 노드(nd13)의 신호를 반전버퍼링하여 제2 내부펄스신호(IPUL<2>)로 출력하는 인버터(IV14)로 구성된다.
즉, 제2 내부펄스생성부(1121)는 제1 온도코드(TCODE<1>)가 로직로우레벨로 입력되고, 제2 온도코드(TCODE<2>)가 로직로우레벨로 입력되는 경우 발생하는 펄스를 포함하는 제2 내부펄스신호(IPUL<2>)를 생성한다.
제3 내부펄스생성부(1122)는 제1 및 제2 온도코드(TCODE<1:2>)가 반전된 신호를 입력받아 제3 내부펄스신호(IPUL<3>)를 생성할 뿐, 제2 내부펄스생성부(1121)와 동일한 구성으로 구성되어 동일한 동작을 수행하므로 구체적인 설명은 생략한다.
좀 더 구체적으로 임피던스교정부(2)의 구성을 도 6를 참고하여 살펴보면 다음과 같다.
도 6에 도시된 바와 같이, 임피던스교정부(2)는 교정신호생성부(21), 외부저항(R)이 연결된 패드(22), 제1 및 제2 비교기(23,27), 제1 및 제2 카운터(24,28), 제1 및 제2 풀업부(25,26) 및 풀다운부(29)를 포함한다.
교정신호생성부(21)는 외부커맨드(EXT_ZQ) 또는 동작제어신호(CAL_CON) 중 어느 하나가 로직하이레벨로 입력되는 경우 로직하이레벨의 교정신호(CAL)를 생성한다.
제1 비교기(23)는 로직하이레벨의 교정신호(CAL)를 입력받아 구동되고, 패드(22)의 전압(ZQ)과 기준전압(VREF)을 비교하여 제1 비교신호(COMP1)를 생성한다.
제1 카운터(24)는 제1 비교신호(COMP1)를 입력받아 카운팅동작을 수행하여 제1 및 제2 풀업부(25,26)의 저항값을 외부저항(R)의 저항값과 동일하게 조절하기 위해 풀업코드(PCODE<1:N>)를 카운팅한다. 여기서, 제1 카운터(24)에서 카운팅되는 풀업코드(PCODE<1:N>)에 의해 제1 및 제2 풀업부(25,26)의 저항값이 외부저항(R)의 저항값과 동일하게 조절되는 경우 제1 카운터(24)는 구동을 중단한다.
제2 비교기(27)는 로직하이레벨의 교정신호(CAL)를 입력받아 구동되고, 제2 풀업부(26)의 저항값과 동일한 저항값을 갖는 노드(nd21)의 전압과 기준전압(VREF)을 비교하여 제2 비교신호(COMP2)를 생성한다.
제2 카운터(28)는 제2 비교신호(COMP2)를 입력받아 카운팅동작을 수행하여 풀다운부(29)의 저항값을 제2 풀업부(26)의 저항값과 동일하게 조절하기 위해 풀다운코드(NCODE<1:N>)를 카운팅한다. 여기서, 제2 카운터(28)에서 카운팅되는 풀다운코드(NCODE<1:N>)에 의해 풀다운부(29)의 저항값이 제2 풀업부(26)의 저항값과 동일하게 조절되는 경우 제2 카운터(28)는 구동을 중단한다.
이와 같이 구성된 본 실시의 임피던스 교정회로의 동작을 도 7을 참고하여 살펴보되, 반도체 장치의 내부온도가 0℃부터 100℃까지 변화하는 경우와 100℃부터 0℃까지 변하는 경우 및 외부커맨드(EXT_ZQ)에 의해 임피던스 매칭동작을 수행하는 동작을 나누어 살펴보면 다음과 같다.
우선, 반도체 장치의 내부온도가 0℃부터 100℃까지 변화하는 경우를 설명하면 다음과 같다.
T1 시점에 반도체 장치의 내부온도가 0℃인 경우 제1 온도코드(TCODE<1>)가 로직로우레벨이고, 제2 온도코드(TCODE<2>)가 로직로우레벨인 제1 조합으로 입력된다.
동작제어신호생성부(1)의 제1 논리부(11)는 외부커맨드(EXT_ZQ)가 입력되지 않으므로 로직로우레벨의 제1 리셋신호(RST<1>)를 생성한다.
동작제어신호생성부(1)의 래치펄스생성부(12)는 외부커맨드(EXT_CON)가 입력되지 않고, 제1 및 제2 온도코드(TCODE<1:2>)가 제1 조합으로 입력되므로 래치펄스(LPUL)의 펄스를 생성하지 않는다.
동작제어신호생성부(1)의 제어신호생성부(13)는 래치펄스(LPUL)의 펄스가 입력되지 않으므로 동작제어신호(CAL_CON)의 펄스를 생성하지 않는다.
임피던스교정부(2)의 교정신호생성부(21)는 로직로우레벨의 외부커맨드(EXT_ZQ)와 로직로우레벨의 동작제어신호(CAL_CON)를 입력받아 로직로우레벨의 교정신호(CAL)를 생성하여 임피던스 매칭동작을 수행하지 않는다.
T2 시점에 반도체 장치의 내부온도가 85℃인 경우 제1 온도코드(TCODE<1>)가 로직로우레벨이고, 제2 온도코드(TCODE<2>)가 로직하이레벨인 제3 조합으로 입력된다.
동작제어신호생성부(1)의 제1 논리부(11)는 외부커맨드(EXT_ZQ)가 입력되지 않으므로 로직로우레벨의 제1 리셋신호(RST<1>)를 생성한다.
동작제어신호생성부(1)의 래치펄스생성부(12)는 외부커맨드(EXT_CON)가 입력되지 않고, 제1 및 제2 온도코드(TCODE<1:2>)가 제3 조합으로 입력되므로 래치펄스(LPUL)의 펄스를 생성하지 않는다.
동작제어신호생성부(1)의 제어신호생성부(13)는 래치펄스(LPUL)의 펄스가 입력되지 않으므로 동작제어신호(CAL_CON)의 펄스를 생성하지 않는다.
임피던스교정부(2)의 교정신호생성부(21)는 로직로우레벨의 외부커맨드(EXT_ZQ)와 로직로우레벨의 동작제어신호(CAL_CON)를 입력받아 로직로우레벨의 교정신호(CAL)를 생성하여 임피던스 매칭동작을 수행하지 않는다.
T3 시점에 반도체 장치의 내부온도가 100℃인 경우 제1 온도코드(TCODE<1>)가 로직하이레벨이고, 제2 온도코드(TCODE<2>)가 로직하이레벨인 제4 조합으로 입력된다.
동작제어신호생성부(1)의 제1 논리부(11)는 외부커맨드(EXT_ZQ)가 입력되지 않으므로 로직로우레벨의 제1 리셋신호(RST<1>)를 생성한다.
동작제어신호생성부(1)의 래치펄스생성부(12)는 외부커맨드(EXT_CON)가 입력되지 않고, 제1 및 제2 온도코드(TCODE<1:2>)가 T1 시점에 제1 조합으로 입력된 이후 제1 및 제2 온도코드(TCODE<1:2>)가 제4 조합으로 입력되므로 로직하이레벨의 펄스를 포함하는 래치펄스(LPUL)를 생성한다.
동작제어신호생성부(1)의 제어신호생성부(13)는 로직하이레벨의 래치펄스(LPUL)를 입력받아 로직하이레벨의 펄스를 포함하는 동작제어신호(CAL_CON)를 생성한다.
임피던스교정부(2)의 교정신호생성부(21)는 로직로우레벨의 외부커맨드(EXT_ZQ)와 로직하이레벨의 동작제어신호(CAL_CON)를 입력받아 로직하이레벨의 교정신호(CAL)를 생성하여 임피던스 매칭동작을 수행하여 풀업코드(PCODE<1:N>) 및풀다운코드(NCODE<1:N>)를 생성한다.
출력드라이버(3)는 풀업코드(PCODE<1:N>) 및 풀다운코드(NCODE<1:N>)에 의해 출력신호(OUT)를 구동하여 출력한다.
다음으로, 반도체 장치의 내부온도가 100℃부터 0℃까지 변화하는 경우를 설명하면 다음과 같다.
T4 시점에 반도체 장치의 내부온도가 100℃인 경우 제1 온도코드(TCODE<1>)가 로직하이레벨이고, 제2 온도코드(TCODE<2>)가 로직하이레벨인 제4 조합으로 입력된다.
동작제어신호생성부(1)의 제1 논리부(11)는 외부커맨드(EXT_ZQ)가 입력되지 않으므로 로직로우레벨의 제1 리셋신호(RST<1>)를 생성한다.
동작제어신호생성부(1)의 래치펄스생성부(12)는 외부커맨드(EXT_CON)가 입력되지 않고, 제1 및 제2 온도코드(TCODE<1:2>)가 제4 조합으로 입력되므로 래치펄스(LPUL)의 펄스를 생성하지 않는다.
동작제어신호생성부(1)의 제어신호생성부(13)는 래치펄스(LPUL)의 펄스가 입력되지 않으므로 동작제어신호(CAL_CON)의 펄스를 생성하지 않는다.
임피던스교정부(2)의 교정신호생성부(21)는 로직로우레벨의 외부커맨드(EXT_ZQ)와 로직로우레벨의 동작제어신호(CAL_CON)를 입력받아 로직로우레벨의 교정신호(CAL)를 생성하여 임피던스 매칭동작을 수행하지 않는다.
T5 시점에 반도체 장치의 내부온도가 0℃인 경우 제1 온도코드(TCODE<1>)가 로직로우레벨이고, 제2 온도코드(TCODE<2>)가 로직로우레벨인 제1 조합으로 입력된다.
동작제어신호생성부(1)의 제1 논리부(11)는 외부커맨드(EXT_ZQ)가 입력되지 않으므로 로직로우레벨의 제1 리셋신호(RST<1>)를 생성한다.
동작제어신호생성부(1)의 래치펄스생성부(12)는 외부커맨드(EXT_CON)가 입력되지 않고, 제1 및 제2 온도코드(TCODE<1:2>)가 T4 시점에 제4 조합으로 입력된 이후 제1 및 제2 온도코드(TCODE<1:2>)가 제1 조합으로 입력되므로 로직하이레벨의 펄스를 포함하는 래치펄스(LPUL)를 생성한다.
동작제어신호생성부(1)의 제어신호생성부(13)는 로직하이레벨의 래치펄스(LPUL)를 입력받아 로직하이레벨의 펄스를 포함하는 동작제어신호(CAL_CON)를 생성한다.
임피던스교정부(2)의 교정신호생성부(21)는 로직로우레벨의 외부커맨드(EXT_ZQ)와 로직하이레벨의 동작제어신호(CAL_CON)를 입력받아 로직하이레벨의 교정신호(CAL)를 생성하여 임피던스 매칭동작을 수행하여 풀업코드(PCODE<1:N>) 및풀다운코드(NCODE<1:N>)를 생성한다.
출력드라이버(3)는 풀업코드(PCODE<1:N>) 및 풀다운코드(NCODE<1:N>)에 의해 출력신호(OUT)를 구동하여 출력한다.
다음으로, 외부커맨드(EXT_ZQ)에 의해 임피던스 매칭동작을 수행하는 동작을 설명하면 다음과 같다.
T6 시점에 외부에서 임피던스 매칭동작을 수행하기 위한 외부커맨드(EXT_ZQ)가 입력된다.
동작제어신호생성부(1)의 제1 논리부(11)는 로직하이레벨의 펄스를 포함하는 외부커맨드(EXT_ZQ)를 입력받아 제1 리셋신호(RST)를 로직하이레벨로 생성한다.
동작제어신호생성부(1)의 래치펄스생성부(12)는 로직하이레벨의 펄스를 포함하는 외부커맨드(EXT_CON)를 입력받아 로직로우레벨의 래치펄스(LPUL)를 생성한다.
동작제어신호생성부(1)의 제어신호생성부(13)는 로직하이레벨의 제1 리셋신호(RST<1>)를 입력받아 로직로우레벨의 동작제어신호(CAL_CON)를 생성한다.
임피던스교정부(2)의 교정신호생성부(21)는 로직하이레벨의 외부커맨드(EXT_ZQ)와 로직로우레벨의 동작제어신호(CAL_CON)를 입력받아 로직하이레벨의 교정신호(CAL)를 생성하여 임피던스 매칭동작을 수행하여 풀업코드(PCODE<1:N>) 및풀다운코드(NCODE<1:N>)를 생성한다.
출력드라이버(3)는 풀업코드(PCODE<1:N>) 및 풀다운코드(NCODE<1:N>)에 의해 출력신호(OUT)를 구동하여 출력한다.
이와 같이 구성된 본 발명의 일 실시예에 따른 임피던스 교정회로는 반도체 장치의 내부온도 변화량이 큰 경우 내부적으로 임피던스 교정동작을 수행하기 위한 동작제어신호를 생성함으로써 외부커맨드의 입력없이 임피던스 매칭동작을 수행하여 내부온도 변화가 큰 경우에도 출력신호의 반사를 억제할 수 있다.
1. 동작제어신호생성부 2. 임피던스교정부
3. 출력드라이버 11. 제1 논리부
12. 래치펄스생성부 13. 제어신호생성부
14. 제1 지연부 21. 교정신호생성부
22. 패드 23. 제1 비교기
24. 제1 카운터 25. 제1 풀업부
26. 제2 풀업부 27. 제2 비교기
28. 제2 카운터 29. 풀다운부
111. 제1 펄스생성부 112. 제1 펄스생성부
113. 제1 래치신호생성부 114. 제1 감지신호생성부
120. 제1 감지부 130. 제2 감지부
131. 제1 래치부 132. 동작제어신호출력부
140. 제2 논리부 1111. 제3 논리부
1112. 제1 내부펄스생성부 1121. 제2 내부펄스생성부
1122. 제3 내부펄스생성부 1131. 제2 래치부
1132. 제4 래치부 1141. 제3 래치부
1142. 제4 논리부 1143. 제2 지연부
1122. 제1 구동신호생성부 1123. 제2 구동신호생성부
1124. 구동부 1125. 래치
1126. 제4 내부펄스생성부 1127. 버퍼부

Claims (20)

  1. 온도코드에 응답하여 내부온도가 제1 온도에서 제2 온도로 변하는 경우 인에이블되는 동작제어신호를 생성하는 동작제어신호생성부;
    상기 동작제어신호생성부는
    외부커맨드 또는 동작지연신호가 입력되는 경우 인에이블되는 제1 리셋신호를 생성하는 제1 논리부;
    상기 온도코드가 상기 제1 온도에 대응되는 조합으로 입력된 이후 상기 제2 온도에 대응되는 조합으로 입력되는 경우 인에이블되는 래치펄스를 생성하는 래치펄스생성부;
    상기 제1 리셋신호에 응답하여 초기화되고, 상기 래치펄스에 응답하여 인에이블되는 상기 동작제어신호를 생성하는 제어신호생성부;
    상기 동작제어신호를 소정구간 지연하여 상기 동작지연신호를 생성하는 제1 지연부; 및
    상기 외부커맨드 또는 상기 동작제어신호에 응답하여 외부저항에 맞춰 출력신호를 풀업구동하기 위한 풀업코드 및 상기 출력신호를 풀다운구동하기 위한 풀다운코드를 생성하는 임피던스교정부를 포함하는 임피던스 교정회로.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 동작제어신호는 상기 외부커맨드가 입력되는 경우 디스에이블되는 신호인 임피던스 교정회로.
  3. 삭제
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 래치펄스생성부는
    상기 외부커맨드가 입력되는 경우 초기화되고, 상기 온도코드가 상기 제1 온도에 대응되는 조합으로 입력된 이후 상기 제2 온도에 대응되는 조합으로 입력되는 경우 인에이블되는 제1 감지신호를 생성하는 제1 감지부;
    상기 외부커맨드가 입력되는 경우 초기화되고, 상기 온도코드가 상기 제2 온도에 대응되는 조합으로 입력된 이후 상기 제1 온도에 대응되는 조합으로 입력되는 경우에 인에이블되는 제2 감지신호를 생성하는 제2 감지부; 및
    상기 제1 감지신호 또는 상기 제2 감지신호가 입력되는 경우 인에이블되는 상기 래치펄스를 생성하는 제2 논리부를 포함하는 임피던스 교정회로.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4 항에 있어서, 상기 제1 감지부는
    상기 외부커맨드 또는 상기 제1 감지신호가 소정구간 지연되어 생성되는 제1 지연감지신호에 응답하여 발생하는 펄스를 포함하는 제1 내부펄스신호를 생성하는 제1 펄스생성부;
    상기 온도코드가 상기 제1 온도에 대응되는 조합으로 입력되는 경우 발생하는 펄스를 포함하는 제2 내부펄스신호를 생성하고, 상기 온도코드가 상기 제2 온도에 대응되는 조합으로 입력되는 경우 발생하는 펄스를 포함하는 제3 내부펄스신호를 생성하는 제2 펄스생성부;
    상기 제1 내부펄스신호에 응답하여 초기화되고, 상기 제2 내부펄스신호가 입력되는 경우 전원전압을 래치하여 제2 래치신호를 생성하고, 상기 제3 내부펄스신호가 입력되는 경우 상기 제2 래치신호를 래치하여 제4 래치신호를 생성하는 제1 래치신호생성부; 및
    상기 외부커맨드가 입력되는 경우 초기화되고, 상기 제2 내부펄스신호가 입력되는 경우 상기 전원전압을 래치하여 제3 래치신호를 생성하고, 상기 제3 래치신호가 입력된 이후 상기 제4 래치신호가 입력되는 경우 인에이블되는 상기 제1 감지신호를 생성하는 제1 감지신호생성부를 포함하는 임피던스 교정회로.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5 항에 있어서, 상기 제1 펄스생성부는
    상기 외부커맨드 또는 상기 제1 지연감지신호가 입력되는 경우 인에이블되는 제2 리셋신호를 생성하는 제3 논리부; 및
    상기 제2 리셋신호가 입력되는 경우 발생하는 펄스를 포함하는 제1 내부펄스를 생성하는 제1 내부펄스생성부를 포함하는 임피던스 교정회로.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5 항에 있어서, 상기 제2 펄스생성부는
    상기 온도코드가 상기 제1 온도에 대응되는 조합으로 입력되는 경우 발생하는 펄스를 포함하는 상기 제2 내부펄스신호를 생성하는 제2 내부펄스생성부; 및
    상기 온도코드가 상기 제2 온도에 대응되는 조합으로 입력되는 경우 발생하는 펄스를 포함하는 상기 제3 내부펄스신호를 생성하는 제3 내부펄스생성부를 포함하는 임피던스 교정회로.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5 항에 있어서, 상기 제1 래치신호생성부는
    상기 제1 내부펄스신호에 응답하여 초기화되고, 상기 제2 내부펄스신호에 응답하여 상기 전원전압을 래치하여 제2 래치신호를 생성하는 제2 래치부; 및
    상기 제1 내부펄스신호에 응답하여 초기화되고, 상기 제3 내부펄스신호에 응답하여 상기 제2 래치신호를 래치하여 상기 제4 래치신호를 생성하는 제4 래치부를 포함하는 임피던스 교정회로.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5 항에 있어서, 상기 제1 감지신호생성부는
    상기 외부커맨드에 응답하여 초기화되고, 상기 제2 내부펄스신호가 입력되는 경우 상기 전원전압을 래치하여 상기 제3 래치신호를 생성하는 제3 래치부;
    상기 제3 래치신호가 입력된 이후 상기 제4 래치신호가 입력되는 경우 인에이블되는 상기 제1 감지신호를 생성하는 제4 논리부; 및
    상기 제1 감지신호를 소정구간 지연하여 상기 제1 지연감지신호를 생성하는 제2 지연부를 포함하는 임피던스 교정회로.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 제어신호생성부는
    상기 제1 리셋신호가 입력되는 경우 초기화되고, 상기 래치펄스가 입력되는 경우 전원전압을 래치하여 제1 래치신호를 생성하는 제1 래치부; 및
    상기 제1 래치신호에 응답하여 발생하는 펄스를 포함하는 상기 동작제어신호를 생성하는 동작제어신호출력부를 포함하는 임피던스 교정회로.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5 항에 있어서, 상기 제2 감지부는
    상기 외부커맨드 또는 상기 제2 감지신호가 소정구간 지연되어 생성되는 제2 감지지연신호에 응답하여 발생하는 펄스를 포함하는 제4 내부펄스신호를 생성하는 제3 펄스생성부;
    상기 온도코드가 상기 제2 온도에 대응되는 조합으로 입력되는 경우 발생하는 펄스를 포하하는 제5 내부펄스신호를 생성하고, 상기 온도코드가 상기 제1 온도에 대응되는 조합으로 입력되는 경우 발생하는 펄스를 포함하는 제6 내부펄스신호를 생성하는 제4 펄스생성부;
    상기 제4 내부펄스신호에 응답하여 초기화되고, 상기 제5 내부펄스신호가 입력되는 경우 상기 전원전압을 래치하겨 제5 래치신호를 생성하고, 상기 제6 내부펄스신호가 입력되는 경우 상기 제5 래치신호를 래치하여 제7 래치신호를 생성하는 제2 래치신호생성부; 및
    상기 외부커맨드가 입력되는 경우 초기화되고, 상기 제4 내부펄스신호가 입력되는 경우 상기 전원전압을 래치하여 제6 래치신호를 생성하고, 상기 제6 래치신호가 입력된 이후 상기 제7 래치신호가 입력되는 경우 인에이블되는 상기 제2 감지신호를 생성하는 제2 감지신호생성부를 포함하는 임피던스 교정회로.
  12. 온도코드가 제1 온도에 대응되는 조합으로 입력된 이후 제2 온도에 대응되는 조합으로 입력되는 경우 인에이블되는 래치펄스를 생성하는 래치펄스생성부; 및
    제1 리셋신호에 응답하여 초기화되고, 상기 래치펄스에 응답하여 외부저항에 맞춰 출력신호를 풀업구동하기 위한 풀업코드 및 상기 출력신호를 풀다운구동하기 위한 풀다운코드를 생성하기 위한 동작제어신호를 생성하는 제어신호생성부를 포함하는 임피던스 교정회로.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12 항에 있어서,
    외부커맨드 또는 동작지연신호가 입력되는 경우 인에이블되는 상기 제1 리셋신호를 생성하는 제1 논리부; 및
    상기 동작제어신호를 소정구간 지연하여 상기 동작지연신호를 생성하는 제1 지연부를 더 포함하는 임피던스 교정회로.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12 항에 있어서, 상기 래치펄스생성부는
    외부커맨드가 입력되는 경우 초기화되고, 상기 온도코드가 상기 제1 온도에 대응되는 조합으로 입력된 이후 상기 제2 온도에 대응되는 조합으로 입력되는 경우 인에이블되는 제1 감지신호를 생성하는 제1 감지부;
    상기 외부커맨드가 입력되는 경우 초기화되고, 상기 온도코드가 상기 제2 온도에 대응되는 조합으로 입력된 이후 상기 제1 온도에 대응되는 조합으로 입력되는 경우에 인에이블되는 제2 감지신호를 생성하는 제2 감지부; 및
    상기 제1 감지신호 또는 상기 제2 감지신호가 입력되는 경우 인에이블되는 상기 래치펄스를 생성하는 제2 논리부를 포함하는 임피던스 교정회로.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14 항에 있어서, 상기 제1 감지부는
    상기 외부커맨드 또는 상기 제1 감지신호가 소정구간 지연되어 생성되는 제1 지연감지신호에 응답하여 발생하는 펄스를 포함하는 제1 내부펄스신호를 생성하는 제1 펄스생성부;
    상기 온도코드가 상기 제1 온도에 대응되는 조합으로 입력되는 경우 발생하는 펄스를 포함하는 제2 내부펄스신호를 생성하고, 상기 온도코드가 상기 제2 온도에 대응되는 조합으로 입력되는 경우 발생하는 펄스를 포함하는 제3 내부펄스신호를 생성하는 제2 펄스생성부;
    상기 제1 내부펄스신호에 응답하여 초기화되고, 상기 제2 내부펄스신호가 입력되는 경우 전원전압을 래치하여 제2 래치신호를 생성하고, 상기 제3 내부펄스신호가 입력되는 경우 상기 제2 래치신호를 래치하여 제4 래치신호를 생성하는 제1 래치신호생성부; 및
    상기 외부커맨드가 입력되는 경우 초기화되고, 상기 제2 내부펄스신호가 입력되는 경우 상기 전원전압을 래치하여 제3 래치신호를 생성하고, 상기 제3 래치신호가 입력된 이후 상기 제4 래치신호가 입력되는 경우 인에이블되는 상기 제1 감지신호를 생성하는 제1 감지신호생성부를 포함하는 임피던스 교정회로.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15 항에 있어서, 상기 제1 펄스생성부는
    상기 외부커맨드 또는 상기 제1 지연감지신호가 입력되는 경우 인에이블되는 제2 리셋신호를 생성하는 제3 논리부; 및
    상기 제2 리셋신호가 입력되는 경우 발생하는 펄스를 포함하는 제1 내부펄스를 생성하는 제1 내부펄스생성부를 포함하는 임피던스 교정회로.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15 항에 있어서, 상기 제2 펄스생성부는
    상기 온도코드가 상기 제1 온도에 대응되는 조합으로 입력되는 경우 발생하는 펄스를 포하하는 상기 제2 내부펄스신호를 생성하는 제2 내부펄스생성부; 및
    상기 온도코드가 상기 제2 온도에 대응되는 조합으로 입력되는 경우 발생하는 펄스를 포함하는 상기 제3 내부펄스신호를 생성하는 제3 내부펄스생성부를 포함하는 임피던스 교정회로.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15 항에 있어서, 상기 제1 래치신호생성부는
    상기 제1 내부펄스신호에 응답하여 초기화되고, 상기 제2 내부펄스신호에 응답하여 상기 전원전압을 래치하여 제2 래치신호를 생성하는 제2 래치부; 및
    상기 제1 내부펄스신호에 응답하여 초기화되고, 상기 제3 내부펄스신호에 응답하여 상기 제2 래치신호를 래치하여 상기 제4 래치신호를 생성하는 제4 래치부를 포함하는 임피던스 교정회로.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15 항에 있어서, 상기 제1 감지신호생성부는
    상기 외부커맨드에 응답하여 초기화되고, 상기 제2 내부펄스신호가 입력되는 경우 상기 전원전압을 래치하여 상기 제3 래치신호를 생성하는 제3 래치부;
    상기 제3 래치신호가 입력된 이후 상기 제4 래치신호가 입력되는 경우 인에이블되는 상기 제1 감지신호를 생성하는 제4 논리부; 및
    상기 제1 감지신호를 소정구간 지연하여 상기 제1 지연감지신호를 생성하는 제2 지연부를 포함하는 임피던스 교정회로.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12 항에 있어서, 상기 제어신호생성부는
    상기 제1 리셋신호가 입력되는 경우 초기화되고, 상기 래치펄스가 입력되는 경우 전원전압을 래치하여 제1 래치신호를 생성하는 제1 래치부; 및
    상기 제1 래치신호에 응답하여 발생하는 펄스를 포함하는 상기 동작제어신호를 생성하는 동작제어신호출력부를 포함하는 임피던스 교정회로.
KR1020130116209A 2013-09-30 2013-09-30 임피던스 교정회로 KR102103019B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130116209A KR102103019B1 (ko) 2013-09-30 2013-09-30 임피던스 교정회로
US14/177,499 US9184749B2 (en) 2013-09-30 2014-02-11 Impedance calibration circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130116209A KR102103019B1 (ko) 2013-09-30 2013-09-30 임피던스 교정회로

Publications (2)

Publication Number Publication Date
KR20150037033A KR20150037033A (ko) 2015-04-08
KR102103019B1 true KR102103019B1 (ko) 2020-04-21

Family

ID=52739507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130116209A KR102103019B1 (ko) 2013-09-30 2013-09-30 임피던스 교정회로

Country Status (2)

Country Link
US (1) US9184749B2 (ko)
KR (1) KR102103019B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170080845A (ko) * 2015-12-30 2017-07-11 에스케이하이닉스 주식회사 데이터 출력 회로
DE102017106713A1 (de) * 2016-04-20 2017-10-26 Samsung Electronics Co., Ltd. Rechensystem, nichtflüchtiges Speichermodul und Verfahren zum Betreiben einer Speichervorrichtung
KR102584637B1 (ko) * 2016-08-22 2023-10-05 삼성전자주식회사 반도체 메모리 장치 및 반도체 장치
KR102310508B1 (ko) * 2017-09-12 2021-10-08 에스케이하이닉스 주식회사 임피던스 조절 회로 및 이를 포함하는 집적 회로
US10530324B1 (en) * 2018-08-21 2020-01-07 Xilinx, Inc. On-die resistor measurement
CN109817258B (zh) * 2019-01-02 2021-04-27 长江存储科技有限责任公司 一种zq校准电路和方法
KR20210077976A (ko) * 2019-12-18 2021-06-28 에스케이하이닉스 주식회사 임피던스 조정회로 및 이를 포함하는 반도체 장치
JP6916929B1 (ja) * 2020-05-25 2021-08-11 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． インピーダンスキャリブレーション回路
TWI742694B (zh) * 2020-05-26 2021-10-11 華邦電子股份有限公司 阻抗校正電路
KR20220084592A (ko) * 2020-12-14 2022-06-21 에스케이하이닉스 주식회사 캘리브레이션 회로 및 이를 포함하는 반도체 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101069733B1 (ko) * 2010-07-02 2011-10-04 주식회사 하이닉스반도체 임피던스 조정 회로

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7410293B1 (en) * 2006-03-27 2008-08-12 Altera Corporation Techniques for sensing temperature and automatic calibration on integrated circuits
KR20100124896A (ko) 2009-05-20 2010-11-30 주식회사 하이닉스반도체 온 다이 터미네이션 회로를 포함하는 반도체 집적 회로
KR20110097470A (ko) 2010-02-25 2011-08-31 주식회사 하이닉스반도체 온도센서

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101069733B1 (ko) * 2010-07-02 2011-10-04 주식회사 하이닉스반도체 임피던스 조정 회로
US20120002697A1 (en) 2010-07-02 2012-01-05 Hynix Semiconductor Inc. Impedance calibration circuit

Also Published As

Publication number Publication date
US20150091611A1 (en) 2015-04-02
KR20150037033A (ko) 2015-04-08
US9184749B2 (en) 2015-11-10

Similar Documents

Publication Publication Date Title
KR102103019B1 (ko) 임피던스 교정회로
KR102008019B1 (ko) 임피던스 교정회로
KR101965788B1 (ko) 단일 종단형 구성가능한 다중 모드 드라이버
KR100846369B1 (ko) 출력 드라이빙 장치
KR101204674B1 (ko) 반도체집적회로
US8416634B2 (en) Semiconductor memory device
US8441283B2 (en) Integrated circuit
JP2007097142A (ja) 出力ドライバ
US8334706B2 (en) Impedance calibration mode control circuit
US9496870B2 (en) Semiconductor device
KR101697358B1 (ko) 출력버퍼
KR101113332B1 (ko) 출력드라이버
JP6880663B2 (ja) データ通信システム及び半導体装置
US9621165B2 (en) Transmitting/receiving system
US20050093610A1 (en) Delay circuit with constant delay time regardless of process condition or voltage variation and pulse generator using the same
US11515876B2 (en) Driver for a shared bus, in particular a LIN bus
TW201701587A (zh) 接收電路
KR101082105B1 (ko) 파워업신호 생성회로
JP3818433B2 (ja) 外部プルアップ抵抗器検出および出力バッファの補償
KR101008992B1 (ko) 코드출력회로
Choi et al. A novel on-chip impedance calibration method for LPDDR4 interface between DRAM and AP/SoC
JP3878419B2 (ja) 半導体集積回路
KR20190116023A (ko) 리시버 회로
KR101924860B1 (ko) 신호송신회로
TWI772240B (zh) 多重電壓輸出緩衝器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant