TWI742694B - 阻抗校正電路 - Google Patents

Abstract

一種阻抗校正電路，包括第一及第二校正電路、開關電路及控制電路。第一校正電路適於透過接墊耦接外接電阻，且產生第一電壓。第二校正電路產生第二電壓及第三電壓。開關電路耦接該第一及第二校正電路，開關電路選擇性地將第一、第二及第三電壓提供至第一及第二節點。控制電路耦第一及第二節點，控制電路依據第一及第二節點的電壓產生第一、第二及第三控制訊號。在第一時間區間中，開關電路將第一電壓提供至第一及第二節點。在第二時間區間中，開關電路將第二電壓提供至第一及第二節點，或將第二及第三電壓分別提供至第一及第二節點。

Description

阻抗校正電路

本發明是有關於一種電路，且特別是有關於一種阻抗校正電路。

傳統技術中在進行記憶體的阻抗校正(例如ZQ校正)時，記憶體僅能利用有限的週期進行校正，以將記憶體的內部阻抗值校正至接近預設阻抗，但在有限的週期中進行校正下，校正的結果通常精準度不足且阻抗值具有相當大的誤差，進而產生記憶體裝置中的內部阻抗為不符合規格的情況。

本發明提供一種阻抗校正電路，針對記憶體裝置進行阻抗校正。

本發明的一種阻抗校正電路，包括第一校正電路、第二校正電路、開關電路及控制電路。第一校正電路適於透過接墊耦接外接電阻，且依據第一控制訊號產生第一電壓。第二校正電路依據第一控制訊號、第二控制訊號及第三控制訊號產生第二電壓 及第三電壓。開關電路耦接第一校正電路、第二校正電路，開關電路選擇性地將第一電壓、第二電壓及第三電壓提供至第一節點及第二節點。控制電路耦接開關電路於第一節點及第二節點，控制電路將第一節點及第二節點的電壓分別與第一參考訊號及第二參考訊號進行比較，控制電路依據比較結果產生第一控制訊號、第二控制訊號及第三控制訊號，其中在第一時間區間中，開關電路將第一電壓提供至第一節點及第二節點；其中在第二時間區間中，開關電路將第二電壓提供至第一節點及第二節點，或將第二電壓及第三電壓分別提供至第一節點及第二節點。

基於上述，本發明的阻抗校正電路可同時進行多個比較操作，有效降低阻抗校正的所需時間以及增加阻抗校正的精準度。

1、2:阻抗校正電路

10、11、21:校正電路

12、22:開關電路

13、23:控制電路

110、111、210、211、212:偏壓電路

130、230:運算電路

A1、A2、A3:節點

Amp1、Amp2:比較器

Comp1、Comp2:比較結果

Gnd:接地電壓

N1、N2、N3、P0、P1、P2、P3:電晶體

PD:接墊

Rext:外接電阻

SW1、SW2、SW3、SW4、SW5、SW6:開關

V1、V2、V3、V4:電壓

Vc1、Vc2、Vc3、Vc4:控制訊號

Vdd:操作電壓

Vref1、Vref2、Vref3:參考訊號

圖1A為本發明一實施例的阻抗校正電路的示意圖。

圖1B為本發明一實施例的校正電路的阻抗值與控制訊號的電壓關係圖。

圖1C本發明一實施例的阻抗校正電路的操作週期示意圖。

圖1D為本發明一實施例的阻抗校正電路在時間區間中的切換示意圖。

圖1E為本發明一實施例的阻抗校正電路在時間區間中的切 換示意圖。

圖1F為本發明另一實施例的阻抗校正電路在時間區間中的切換示意圖。

圖2A為本發明一實施例的阻抗校正電路的示意圖。

圖2B為本發明一實施例的阻抗校正電路在時間區間中的切換示意圖。

圖2C為本發明一實施例的阻抗校正電路在時間區間中的切換示意圖。

圖2D為本發明另一實施例的阻抗校正電路在時間區間中的切換示意圖。

圖1A為本發明一實施例的阻抗校正電路1的示意圖。阻抗校正電路1包括校正電路10、校正電路11、開關電路12、控制電路13。校正電路10會透過接墊PD耦接於外接電阻Rext，並可接收控制訊號Vc1以調整校正電路10的阻抗值，因此可與外接電阻Rext進行偏壓而產生電壓V1。電壓V1會透過開關電路12傳遞至控制電路13，控制電路13會據此調整傳遞至校正電路10的控制訊號Vc1，以調整校正電路10的阻抗值。校正電路11可接收控制訊號Vc1、Vc2、Vc3來調整校正電路11的阻抗值，使校正電路11依據經過校正的控制訊號Vc1進行偏壓而產生電壓V2、V3。控制電路13會據此調整傳遞至校正電路10的控制訊號Vc2、 Vc3，以調整校正電路11的阻抗值。進一步，控制電路13中可同時進行多個比較操作，以降低阻抗校正電路1校正阻抗的時間。

詳細而言，校正電路10包含電晶體P0，電晶體P0的一端接收操作電壓Vdd且另一端耦接於接墊PD，電晶體P0的控制端接收控制訊號Vc1以調整電晶體P0的阻抗值。因此，電晶體P0會依據控制訊號Vc1調整其阻抗值，而與外接電阻Rext偏壓後產生相對應的電壓V1。

校正電路11包含偏壓電路110、111。偏壓電路110可接收控制訊號Vc1、Vc2以產生電壓V2，偏壓電路111可接收控制訊號Vc1、Vc3以產生電壓V3。偏壓電路110中具有電晶體P1、N1。電晶體P1的一端接收操作電壓Vdd且另一端耦接電晶體N1的一端，電晶體N1的另一端接收接地電壓Gnd。電晶體P1、N1的控制端分別接收控制訊號Vc1、Vc2，以調整電晶體P1、N1的阻抗值。偏壓電路111中具有電晶體P2、N2。電晶體P2的一端接收操作電壓Vdd且另一端耦接電晶體N2的一端，電晶體N2的另一端接收接地電壓Gnd。電晶體P2、N2的控制端分別接收控制訊號Vc1、Vc3，以調整電晶體P2、N2的阻抗值。因此，偏壓電路110中的電晶體P1、N1可依據控制訊號Vc1、Vc2調整各自的阻抗值，以於電晶體P1、N1相耦接的節點進行偏壓而產生電壓V2。偏壓電路111中的電晶體P2、N2可依據控制訊號Vc1、Vc3調整各自的阻抗值，以於電晶體P2、N2相耦接的節點進行偏壓而產生電壓V3。

開關電路12中具有開關SW1~SW4。開關電路12可選擇性地將電壓V1~V3提供節點A1、A2。開關SW1耦接於校正電路10與節點A1之間。開關SW2耦接於校正電路11中的偏壓電路110與節點A1之間。開關SW3耦接於校正電路11中的偏壓電路111與節點A2之間。開關SW4耦接於節點A1與節點A2之間。

控制電路13包含比較器Amp1、Amp2、運算電路130。比較器Amp1的一輸入端耦接節點A1，另一輸入端接收參考訊號Vref1，且於輸出端產生兩輸入端的比較結果Comp1。比較器Amp2的一輸入端耦接節點A2，另一輸入端接收參考訊號Vref2，且於輸出端產生兩輸入端的比較結果Comp2。運算電路130耦接比較器Amp1、Amp2，接收比較結果Comp1、Comp2，並據此產生控制訊號Vc1、Vc2、Vc3。

控制訊號Vc1、Vc2、Vc3以及運算電路130可配合校正電路10、11的實施方式而以相對應的方式來實現控制訊號Vc1、Vc2、Vc3的訊號類型。在一實施例中，當校正電路10、11中的電晶體P0、P1、P2、N1、N2可接收類比的控制訊號Vc1、Vc2、Vc3時，運算電路130中可包含有數位類比轉換器(Digital-to-Analog Converter，DAC)，以將運算出來的數位訊號轉換為類比訊號，以調整校正電路10、11中的電晶體P0、P1、P2、N1、N2。在另一實施例中，電晶體P0、P1、P2、N1、N2中可包含多個互相並聯的電晶體，互相並聯的電晶體經過設計可具有相同或是不同的尺寸 以及電流驅動能力，據此，運算電路130可將相對應編碼型式的控制訊號Vc1、Vc2、Vc3，按照位元順序提供給電晶體P0、P1、P2、N1、N2。舉例而言，控制訊號Vc1、Vc2、Vc3可為獨熱(One-Hot)、溫度計編碼(Thermometer Code)、二進制等，或是其他適合的數位編碼型式。因此，本發明對於控制訊號Vc1、Vc2、Vc3的訊號類型不加以限制。

圖1B為本發明一實施例的校正電路10的阻抗值與控制訊號Vc1的電壓關係圖。當電晶體P0可接收類比的控制訊號Vc1時，運算電路130會將控制訊號Vc1的二進制數值轉換為類比電壓值以提供至電晶體P0，使電晶體P0產生相對應的阻抗值。請參考圖1B左側，其繪示了電晶體P0的阻抗值與控制訊號Vc1的變化關係圖，其中縱軸為電晶體P0的阻抗值且橫軸為控制訊號Vc1的控制值。控制訊號Vc1的控制值可透過數位類比轉換器轉換而產生類比電壓來控制電晶體P0。當控制訊號Vc1的控制值為低的時候，電晶體P0阻抗為高，隨著控制訊號Vc1的控制值增高，電晶體P0的阻抗會非線性的降低。

請參考圖1B的中間，其繪示了圖1B左側的虛線圈選處的放大示意圖。由於控制訊號Vc1的電壓值是由數位訊號所轉換的，故控制訊號Vc1的控制值為離散性分布。控制訊號Vc1的控制值為N-1、N、N+1時，透過轉換後的相對應的電壓值提供至電晶體P0，可使電晶體P0以產生相對應的阻抗值。

請參考圖1B的右側，其繪示了校正電路10產生的電壓 V2與控制訊號Vc1的控制值的關係圖。由圖1B的中間可知所示，隨著控制訊號Vc1控制值的增加(即控制訊號Vc1的電壓增加)，電晶體P0的阻抗會相對應的降低，因此，電晶體P0與外接電阻Rext偏壓所產生的電壓V2會隨著電晶體P0的阻抗值降低而上升，故控制電路13即可依據電壓V2的位準來判斷電晶體P0的阻抗值。

圖1C本發明一實施例的阻抗校正電路1的操作週期示意圖。具體而言，在時間區間T10中，阻抗校正電路1可進行電路設定，且在時間區間T11中，阻抗校正電路1可校正電路內部的設定參數(例如校正比較器的偏差)。在時間區間T12中，阻抗校正電路1可針對校正電路10進行校正操作，且在時間區間T12之後的時間區間T13中，阻抗校正電路1可針對校正電路11進行校正操作。

詳細而言，在時間區間T12中，控制電路13會先提供預設的控制訊號Vc1至校正電路10，並依據校正電路10與外接電阻Rext所產生的偏壓電壓V1來調整控制訊號Vc1，阻抗校正電路1會首先針對P型金氧半電晶體的阻抗值進行校正，使電晶體P0的阻抗值可調整至接近預設阻抗。接著，在時間區間T13中，經調整的控制訊號Vc1會提供至校正電路11中的偏壓電路110、111的電晶體P1、P2，阻抗校正電路1會接著針對N型金氧半電晶體的阻抗值進行校正，依據校正電路11產生的電壓V2、V3來調整控制訊號Vc2、Vc3，使電晶體N1、N2的阻抗值可調整至接 近預設阻抗。簡言之，在時間區間T12中，阻抗校正電路1可透過外接電阻Rext對校正電路10中的P型金氧半電晶體的阻抗值進行校正，以產生適於校正P型金氧半電晶體的控制訊號Vc1。接著，在時間區間T13中，將校正過的控制訊號Vc1提供至校正電路11的偏壓電路110、111中的P型電晶體P1、P2。阻抗校正電路1可在時間區間T13中針對校正電路11進行校正，以產生適於校正N型金氧半電晶體的控制訊號Vc2、Vc3。

圖1D為本發明一實施例的阻抗校正電路1在時間區間T12中的切換示意圖。在時間區間T12中，阻抗校正電路1可針對校正電路10進行校正，且開關電路12可將電壓V1提供至節點A1、A2，故開關電路12中的開關SW1、SW4可導通，開關SW2、SW3可斷開。比較器Amp1可於節點A1上接收電壓V1以與參考訊號Vref1進行比較，而比較器Amp2可於節點A2上接收電壓V1以與參考訊號Vref2進行比較。在一實施例中，運算電路130可以二元逼近法來調整控制訊號Vc1及參考訊號Vref1、Vref2來將電晶體P0的阻抗值調整至接近預設阻抗。舉例而言，運算電路130可先以預設的控制訊號Vc1電壓(例如為操作電壓Vdd的一半)來設定電晶體P0的阻抗值並產生電壓V1，透過比較電壓V1與參考訊號Vref1、Vref2後，遞迴式地調整控制訊號Vc1及參考訊號Vref1、Vref2，進而在時間區間T12中產生適當的控制訊號Vc0以將電晶體P0的阻抗值調整。因此，在本實施例中，控制電路13可在時間區間T12中同時進行多個比較操作，將比較電壓V1與多 個參考訊號Vref1、Vref2進行比較，可降低調整電晶體P0阻抗值的所需週期，故有效提升阻抗校正電路1的速度。

圖1E為本發明一實施例的阻抗校正電路1在時間區間T13中的切換示意圖。在此實施例中，開關電路12可在時間區間T13中將電壓V2傳遞至節點A1、A2，故開關電路12中的開關SW2、SW4可導通，開關SW1、SW3可斷開，比較器Amp1、Amp2可於節點A1、A2接收電壓V2，比較器Amp1、Amp2可將電壓V2分別與參考訊號Vref1、Vref2進行比較。在本實施例中，控制電路13可以透過相似於校正電晶體P0的方式，以遞迴式的比較操作來調整控制訊號Vc2及參考訊號Vref1、Vref2，進而在時間區間T13中產生適當的控制訊號Vc2以將電晶體N1的阻抗值調整至接近預設阻抗。因此，在本實施例中，控制電路13可在時間區間T13中同時進行多個比較操作，以將校正電路11中的偏壓電路110所產生的電壓V2與多個參考訊號Vref1、Vref2進行比較，可降低調整電晶體N1、N2阻抗值的所需週期，故有效提升阻抗校正電路1的速度。

另外，圖1F為本發明另一實施例的阻抗校正電路1在時間區間T13中的切換示意圖。在此實施例中，開關電路12可在時間區間T13中將電壓V2傳遞至節點A1，且將電壓V3傳遞至節點A2，故開關電路12中的開關SW2、SW3可導通，開關SW1、SW4可斷開，比較器Amp1可接收電壓V2以與參考訊號Vref1進行比較，而比較器Amp2可接收電壓V3以與參考訊號Vref2進行 比較，此時，比較器Amp1、Amp2所接收的參考訊號Vref1、Vref2可切換至相同的電壓位準來與電壓V2、V3來進行比較。在本實施例中，控制電路13可以預設的控制訊號Vc2、Vc3來設定電晶體N1、N2的阻抗值來產生電壓V2、V3，再透過遞迴式的比較操作來調整控制訊號Vc2、Vc3及參考訊號Vref1、Vref2，進而在時間區間T13中產生適當的控制訊號Vc2、Vc3，以將電晶體N1、N2的阻抗值調整至接近預設阻抗。因此，在本實施例中，控制電路13可在時間區間T13中同時進行多個比較操作，將校正電路11中的偏壓電路110產生的多個電壓V2、V3與相同位準的參考訊號Vref1、Vref2進行比較，有效減少校正阻抗值的時間。

圖2A為本發明一實施例的阻抗校正電路2的示意圖。阻抗校正電路2與阻抗校正電路1的差別在於，阻抗校正電路2中的校正電路21、開關電路22及控制電路23分別取代了阻抗校正電路1中的校正電路11、開關電路12及控至電路13。阻抗校正電路2包含有校正電路10、21、開關電路22、控制電路23。阻抗校正電路2中與阻抗校正電路1相同的原件以相同符號標示，故相關內容請參考前述相關段落。

詳細而言，校正電路21包含有偏壓電路210、211、212。校正電路21可透過偏壓電路212以產生電壓V4。偏壓電路212包含有電晶體P3、N3。電晶體P3的一端接收操作電壓Vdd且另一端耦接電晶體N3的一端，電晶體N3的另一端接收接地電壓Gnd。電晶體P3、N3的控制端分別接收控制訊號Vc1、Vc4，以調 整電晶體P3、N3的阻抗值。電晶體P3、N3可透過互相耦接的節點產生電壓V4。

開關電路22中除了包含有開關SW1~SW4之外，另外包含有開關SW5、SW6。開關SW5耦接於校正電路21中的偏壓電路212與節點A3之間。開關SW6耦接於節點A1及節點A3之間。

控制電路23中包含比較器Amp1、Amp2、Amp3、運算電路230。比較器Amp3的一輸入端耦接節點A3，另一輸入端接收參考訊號Vref3，且於輸出端產生兩輸入端的比較結果Comp3。運算電路230接收比較結果Comp1、Comp2、Comp3可據此產生控制訊號Vc1、Vc2、Vc3、Vc4，以調整阻抗校正電路2中的阻抗值。

請共同參考圖1C與圖2A，以幫助理解阻抗校正電路2的校正過程。具體而言，阻抗校正電路2可在時間區間T10中進行設定且在時間區間T11中校正設定參數(例如校正比較器的偏差)，並在時間區間T11之後的時間區間T12中針對校正電路10進行校正，且在時間區間T12之後的時間區間T13中針對電路21進行校正。詳細而言，阻抗校正電路2可在時間區間T12中依據外接電阻Rext針對校正電路10進行校正，以產生適於校正P型金氧半電晶體的控制訊號Vc1。依據經校正的控制訊號Vc1設定偏壓電路210、211、212中的P型電晶體P0、P1、P2、P3。阻抗校正電路2可在時間區間T12之後的時間區間T13中針對校正電 路21進行校正，以產生適於校正N型金氧半電晶體的控制訊號Vc2、Vc3、Vc4。

圖2B為本發明一實施例的阻抗校正電路2在時間區間T12中的切換示意圖。在時間區間T12中，阻抗校正電路2可針對校正電路10進行校正，開關電路22可將電壓V1提供至節點A1、A2、A3，故開關電路12中的開關SW1、SW4、SW6可導通，開關SW2、SW3、SW5可斷開。比較器Amp1、Amp2、Amp3可分別透過節點A1、A2、A3於各自的接收端接收電壓V1，並分別與參考訊號Vref1、Vref2、Vref3進行比較，進而產生比較結果Comp1、Comp2、Comp3，並透過遞迴式的二元逼近法來判斷出控制訊號Vc1。

具體而言，本實施例中的控制訊號Vc1可具有六個控制位元，而在時間區間T12的第一個週期中，控制電路23可將控制訊號Vc1設定至〔100000〕，而提供至比較器的參考訊號Vref1、Vref2、Vref3可分別設定為1/4Vdd、1/2Vdd、3/4Vdd，透過比較器Amp1~Amp3於第一個週期中的比較結果Comp1、Comp2、Comp3來判斷出控制訊號Vc1的前兩個位元。接著，依據控制訊號Vc1所判斷出的前兩個位元來調整參考訊號Vref1、Vref2、Vref3至相對應的電壓位準，以判斷控制訊號Vc1的後續兩個位元。如此遞迴的進行操作，阻抗校正電路2僅需要三個週期即可精準地判斷出六個位元的控制訊號Vc1。

另外，雖然未繪示於圖2B中，但阻抗校正電路2在時間 區間T12之後，可額外針對校正電路21的控制訊號Vc1進行微調的比較操作。詳細而言，控制電路23透過二元逼近法可調整控制訊號Vc1，使電晶體P0的阻抗值可逼近欲調整的目標阻抗值，直到欲調整的目標阻抗值落入控制訊號Vc1的二進制數值(例如為〔010010〕)與控制訊號Vc1二進制數值加一(例如為〔010011〕)的範圍之間。但以數位形式的控制訊號Vc1在調整電晶體P0的阻抗值的時候，會受限於控制訊號Vc1的解析度，而無法判斷目標阻抗值是比較接近於控制訊號Vc1，或是比較接近於控制訊號Vc1的二進制數值加一。因此，阻抗校正電路2可透過在時間區間T12之後進行額外的微調比較操作，進一步改善阻抗校正電路2的精準度。

詳細而言，控制電路23可調整參考訊號Vref1、Vref2、Vref3，使三者的差值為電壓最小解析度的一半。舉例而言，Vref1的電壓可設定為Vdd/2-V_LSB/2，Vref2的電壓可設定為Vdd/2，Vref3的電壓可設定為Vdd/2+V_LSB/2。如此一來，控制電路23可透過兩個額外的週期來調整控制訊號Vc1的最低有效位元(Least Significant Bit，LSB)，在第一個週期中，將控制訊號Vc1設定為時間區間T12所產生的二進制數值，並與解析度加倍的參考訊號Vref1、Vref2、Vref3進行比較。在第二個週期中，將控制訊號Vc1設定為時間區間T12所產生的二進制數值加一，並與解析度加倍的參考訊號Vref1、Vref2、Vref3進行比較。因此，控制電路23透過兩個額外的週期，即可更精確地設定控制訊號Vc1的最低有效 位元，使電晶體P0的阻抗值可校正以更接近至目標阻抗值。

圖2C為本發明一實施例的阻抗校正電路2在時間區間T13中的切換示意圖。在時間區間T13中，阻抗校正電路2可針對校正電路21進行校正，開關電路22可將電壓V2提供至節點A1、A2、A3，故開關電路12中的開關SW2、SW4、SW6可導通，開關SW1、SW3、SW5可斷開。比較器Amp1、Amp2、Amp3可分別透過節點A1、A2、A3於各自的接收端接收電壓V2，並分別與參考訊號Vref1、Vref2、Vref3進行比較，進而產生比較結果Comp1、Comp2、Comp3。控制電路23透過二元逼近法可於每次週期的比較中判斷出控制訊號Vc2的兩個位元。

具體而言，控制訊號Vc2的產生過程相似於前述段落關於控制訊號Vc1的產生過程，在時間區間T13的第一個週期中，控制電路23可將控制訊號Vc2設定至〔100000〕，而提供至比較器的參考訊號Vref1、Vref2、Vref3可分別設定為1/4Vdd、1/2Vdd、3/4Vdd，透過比較器Amp1~Amp3於第一個週期中的比較結果Comp1、Comp2、Comp3來判斷出控制訊號Vc2的前兩個位元。依據控制訊號Vc2所判斷出的前兩個位元來調整參考訊號Vref1、Vref2、Vref3至相對應的電壓位準，以判斷控制訊號Vc2的後續兩個位元。如此遞迴的進行操作，阻抗校正電路2僅需要三個週期即可精準地判斷出六個位元的控制訊號Vc2。

另外，圖2D為本發明另一實施例的阻抗校正電路2在時間區間T13中的切換示意圖。在此實施例中，阻抗校正電路2可 針對校正電路21進行校正。在此實施例中，開關電路22可將電壓V2傳遞至節點A1，將電壓V3傳遞至節點A2，且將電壓V4傳遞至節點A3，故開關電路22中的開關SW2、SW3、SW5可導通，開關SW1、SW4、SW6可斷開。比較器Amp1可接收電壓V2以與參考訊號Vref1進行比較，比較器Amp2可接收電壓V3以與參考訊號Vref2進行比較，比較器Amp3可接收電壓V4以與參考訊號Vref3進行比較。此時，比較器Amp1、Amp2、Amp3所接收的參考訊號Vref1、Vref2、Vref3可切換至相同電壓位準來與電壓V2、V3、V4來進行比較。

具體而言，在時間區間T13的第一個週期中，控制電路23可將控制訊號Vc2、Vc3、Vc4分別設定為〔010000〕、〔100000〕、〔110000〕，而提供至比較器的參考訊號Vref1、Vref2、Vref3可皆設定為1/2Vdd。透過比較器Amp1~Amp3於第一個週期中的比較結果Comp1、Comp2、Comp3來判斷出控制訊號Vc1~Vc3的前兩個位元，並進一步調整參考訊號Vref1、Vref2、Vref3至相對應的電壓位準，以判斷控制訊號Vc2~Vc4的後續兩個位元。如此遞迴的進行操作，阻抗校正電路2僅需要三個週期即可精準地判斷出六個位元的控制訊號Vc2~Vc4。

綜上所述，阻抗校正電路可透過校正電路、開關電路及運算電路的操作，以同時進行多個比較操作，有效的提升校正阻抗值的速度，且提升校正的精準度。

1:阻抗校正電路

10、11:校正電路

12:開關電路

13:控制電路

110、111:偏壓電路

130:運算電路

A1、A2:節點

Amp1、Amp2:比較器

Comp1、Comp2:比較結果

Gnd:接地電壓

N1、N2、P0、P1、P2:電晶體

PD:接墊

Rext:外接電阻

SW1、SW2、SW3、SW4:開關

V1、V2、V3:電壓

Vc1、Vc2、Vc3:控制訊號

Vdd:操作電壓

Vref1、Vref2:參考訊號

Claims (14)

1. 一種阻抗校正電路，包括：一第一校正電路，適於透過一接墊耦接一外接電阻，且依據一第一控制訊號產生一第一電壓；一第二校正電路，依據該第一控制訊號、一第二控制訊號及一第三控制訊號產生一第二電壓及一第三電壓；一開關電路，耦接該第一校正電路、該第二校正電路，該開關電路選擇性地將該第一電壓、該第二電壓及該第三電壓提供至一第一節點及一第二節點；以及一控制電路，耦接該開關電路於該第一節點及該第二節點，該控制電路將該第一節點及該第二節點的電壓分別與一第一參考訊號及一第二參考訊號進行比較，依據比較結果產生該第一控制訊號、該第二控制訊號及該第三控制訊號，其中在一第一時間區間中，該開關電路將該第一電壓提供至該第一節點及該第二節點；其中在一第二時間區間中，該開關電路將該第二電壓提供至該第一節點及該第二節點，或將該第二電壓及該第三電壓分別提供至該第一節點及該第二節點。
2. 如請求項1所述的阻抗校正電路，其中該開關電路先提供該第一電壓至該第一節點及該第二節點，使該控制電路將該第一電壓與該第一參考訊號及該第二參考訊號的電壓進行比較以產生該第一控制訊號之後，提供該第二電壓至該第一節點及該第 二節點，使該控制電路將該第二電壓與該第一參考訊號及該第二參考訊號的電壓進行比較以產生該第二控制訊號。
3. 如請求項1所述的阻抗校正電路，其中該開關電路先提供該第一電壓至該第一節點及該第二節點，使該控制電路將該第一電壓與該第一參考訊號及該第二參考訊號的電壓進行比較以產生該第一控制訊號之後，再提供該第二電壓及該第三電壓至該第一節點及該第二節點，使該控制電路將該第二電壓及該第三電壓分別與該第一參考訊號及該第二參考訊號的電壓進行比較以產生該第二控制訊號及該第三控制訊號。
4. 如請求項1所述的阻抗校正電路，其中該第一校正電路包括一第一電晶體，該第一電晶體的第一端接收一操作電壓，該第一電晶體的第二端耦接該接墊，該第一電晶體的控制端接收該第一控制訊號，以調整該第一電晶體的阻抗值，且於該第一電晶體的第二端產生該第一電壓。
5. 如請求項1所述的阻抗校正電路，其中該第二校正電路包括：一第一偏壓電路，包括一第一電晶體及一第二電晶體，該第一電晶體的第一端接收一操作電壓，該第一電晶體的第二端耦接該第二電晶體的第一端，該第二電晶體的第二端接收一接地電壓，該第一電晶體及該第二電晶體的控制端分別接收該第一控制訊號及該第二控制訊號；以及 一第二偏壓電路，包括一第三電晶體及一第四電晶體，該第三電晶體的第一端接收該操作電壓，該第三電晶體的第二端耦接該第四電晶體的第一端，該第四電晶體的第二端接收該接地電壓，該第三電晶體及該第四電晶體的控制端分別接收該第一控制訊號及該第二控制訊號，其中該第一偏壓電路於該第一電晶體的第二端產生該第二電壓，該第二偏壓電路於該第三電晶體的第二端產生該第三電壓。
6. 如請求項5所述的阻抗校正電路，其中該開關電路包括：一第一開關，該第一開關的第一端耦接該接墊以接收該第一電壓，該第一開關的第二端耦接該第一節點；一第二開關，該第二開關的第一端耦接該第一偏壓電路以接收該第二電壓，該第二開關的第二端耦接該第一節點；一第三開關，該第三開關的第一端耦接該第二偏壓電路以接收該第三電壓，該第三開關的第二端耦接該第二節點；以及一第四開關，該第四開關的第一端耦接該第一節點，該第四開關的第二端耦接該第二節點。
7. 如請求項6所述的阻抗校正電路，其中當該開關電路將該第一電壓提供至該第一節點及該第二節點時，該第一開關及該第四開關導通，該第二開關及該第三開關截止。
8. 如請求項6所述的阻抗校正電路，當該開關電路將該第二電壓提供至該第一節點及該第二節點時，該第一開關及該第三開關截止，該第二開關及該第四開關導通。
9. 如請求項6所述的阻抗校正電路，其中當該開關電路將該第二電壓及該第三電壓分別提供至該第一節點及該第二節點時，該第一開關及該第四開關截止，該第二開關及該第三開關導通。
10. 如請求項6所述的阻抗校正電路，其中該控制電路包括：一第一比較器，該第一比較器的第一輸入端耦接該第一節點，該第一比較器的第二輸入端接收該第一參考訊號，以於該第一比較器的輸出端產生比較結果；一第二比較器，該第二比較器的第一輸入端耦接該第二節點，該第二比較器的第二輸入端接收該第二參考訊號，以於該第二比較器的輸出端產生比較結果；以及一運算電路，耦接該第一比較器及該第二比較器的輸出端，以依據該第一比較器及該第二比較器的比較結果產生該第一控制訊號及該第二控制訊號。
11. 如請求項10所述的阻抗校正電路，其中該第二校正電路還依據一第四控制訊號產生一第四電壓，該第二校正電路還包括： 一第三偏壓電路，包括一第五電晶體及一第六電晶體，該第五電晶體的第一端接收該操作電壓，該第五電晶體的第二端耦接該第六電晶體的第一端，該第六電晶體的第二端接收該接地電壓，該第五電晶體及該第六電晶體的控制端分別接收該第一控制訊號及該第四控制訊號，其中該第三偏壓電路於該第五電晶體的第二端產生該第四電壓。
12. 如請求項11所述的阻抗校正電路，其中該開關電路還包括：一第五開關，該第五開關的第一端耦接該第三偏壓電路以接收該第四電壓，該第五開關的第二端耦接一第三節點；以及一第六開關，該第六開關的第一端耦接該第一節點，該第六開關的第二端耦接該第三節點，其中當該開關電路將該第一電壓提供至該第一節點及該第二節點時，該第五開關截止，該第六開關導通，使該開關電路還提供該第一電壓至該第三節點，其中該開關電路將該第二電壓提供至該第一節點及該第二節點時，該第五開關截止，該第六開關導通，使該開關電路還提供該第二電壓至該第三節點，其中當該該開關電路將該第二電壓及該第三電壓分別提供至該第一節點及該第二節點時，該第五開關導通，該第六開關截止，使該開關電路還提供該第四電壓至該第三節點。
13. 如請求項12所述的阻抗校正電路，其中該控制電路還耦接該開關電路於該第三節點，該控制電路將該第三節點的電壓與一第三參考訊號進行比較以產生該第四控制訊號，該控制電路還包括：一第三比較器，該第三比較器的第一輸入端耦接該第三節點，該第三比較器的第二輸入端接收該第三參考訊號，該第三比較器的輸出端產生比較結果，其中該運算電路還耦接該第三比較器的輸出端，以依據該第三比較器的比較結果產生該第四控制訊號。
14. 如請求項1所述的阻抗校正電路，其中該第一時間區間先於該第二時間區間。

Images