KR100448901B1 - 종결 회로를 갖는 반도체 집적 회로의 레이아웃 - Google Patents

종결 회로를 갖는 반도체 집적 회로의 레이아웃 Download PDF

Info

Publication number
KR100448901B1
KR100448901B1 KR10-2002-0050117A KR20020050117A KR100448901B1 KR 100448901 B1 KR100448901 B1 KR 100448901B1 KR 20020050117 A KR20020050117 A KR 20020050117A KR 100448901 B1 KR100448901 B1 KR 100448901B1
Authority
KR
South Korea
Prior art keywords
pad
pull
transmitter
termination circuit
termination
Prior art date
Application number
KR10-2002-0050117A
Other languages
English (en)
Other versions
KR20040017691A (ko
Inventor
박윤식
강창만
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0050117A priority Critical patent/KR100448901B1/ko
Priority to US10/426,687 priority patent/US6856164B2/en
Priority to CNB031543987A priority patent/CN1310327C/zh
Publication of KR20040017691A publication Critical patent/KR20040017691A/ko
Application granted granted Critical
Publication of KR100448901B1 publication Critical patent/KR100448901B1/ko
Priority to US11/030,302 priority patent/US7268579B2/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

여기에 개시된 반도체 집적 회로는 버스 라인과 연결된 적어도 하나의 패드, 상기 패드를 통해 내부 회로로부터의 신호를 외부로 전송하는 송신기 및 상기 버스 라인을 종결시키는 종결 회로를 포함한다. 특히, 상기 송신기와 상기 종결 회로는 상기 패드를 둘러싸도록 배치되어서 반도체 집적 회로의 사이즈를 감소시킨다.

Description

종결 회로를 갖는 반도체 집적 회로의 레이아웃{LAYOUT FOR SEMICONDUCTOR INTEGRATED CIRCUIT HAVING ON-CHIP DETERMINATION}
본 발명은 반도체 집적 회로에 관한 것으로, 좀 더 구체적으로는 버스를 종결시키기 위한 버스 종결 회로(bus termination circuit)가 내부에 포함되는 반도체 집적 회로에 관한 것이다.
잘 알려진 바와 같이, 상이한 집적 회로 장치들(예를 들면, 마이크로프로세서, 칩셋, 메모리 컨트롤러, 메모리, 그래픽 컨트롤러 등)간의 신호 전송을 위해 사용되는 버스는 종결 저항(termination resistor)을 통해 종결되며, 이는 수신측 또는 송신측 집적 회로 장치에 의한 신호 반사(signal reflection)를 억제하기 위함이다. 신호 반사는 신호 집적도(signal integrity)에 상당히 나쁜 영향을 미친다. 특히, 고속 동작(high-speed operation)을 지원하는 시스템의 경우, 그러한 신호 반사는 신호 집적도(signal integrity)에 더욱 더 나쁜 영향을 미친다. 따라서 신호 전송을 위한 버스는 반드시 종결되어야 한다. 종결 저항은, 일반적으로, 신호 반사를 최대한 억제하기 위해서(또는 버스를 확실하게 종결시키기 위해서) 가능한 집적 회로 장치와 가장 인접한 곳의 버스에 설치되어야 한다.
최근 마이크로프로세서나 주문형 반도체(application specific integrated circuit: ASIC)와 같은 비메모리 제품을 중심으로 경박단소화에 대한 요구가 급진전되어 오고 있다. 이에 따라, 다핀화에 유리하도록 외부 단자(볼 형태의 납)를 패키지 밑면에 배열하는 볼 그리드 어레이(ball grid array: BGA) 패키지가 주력 반도체 패키지로 자리잡아가고 있다. 볼 그리드 어레이 형태의 반도체 집적 회로패키지는 PGA(pin grid array)와 플립 칩(flip chip) 개념을 상호 수용한 것으로, 기존의 QFP(quad flat package)와 비교해 반도체 패키지가 차지하는 공간을 줄일 수 있으며 전기적, 열적 수행 능력도 향상됨은 물론 300핀 이상의 다핀으로 갈수록 비용면에서도 유리하다.
패키지 밑면에 배열된 외부 단자들은 버스 라인들과 전기적으로 연결된다. 버스 라인들이 종결되는 경우, 불행하게도, 패키지의 중심에 근접하여 배치되는 외부 단자들은 패키지의 에지들에 근접하여 배치되는 외부 단자들과 비교하여 볼 때 대응하는 종결 저항들과 상대적으로 멀리 떨어져 있다. 즉, 패키지 중심에 있는 외부 단자와 대응하는 종결 저항 사이에 잔여 버스 라인이 존재하게 되며, 이는 신호 반사의 원인이 된다. 볼 그리드 어레이 형태의 반도체 집적 회로 패키지가 사용되는 경우, 그러므로, 신호 집적도를 보다 향상시키기 위한 종결 구조가 요구되어 오고 있다. 그러한 요구를 만족시키기 위해서, 버스가 칩 내에서 종결되는 온-다이 종결(on-die termination) 구조가 제안되어 오고 있다. 여기서, 온-다이 종결이라는 용어 대신에, 온-칩 종결(on-chip termination) 또는 액티브 종결(active termination)이라는 용어가 사용될 수 있다.
온-다이 종결 구조의 예가 미국 특허 등록 번호 6,157,206에 "ON-CHIP TERMINATION"이라는 제목으로 게재되어 있다. 상기한 특허에 게재된 반도체 집적 회로 장치는 온-칩 입력 버퍼(on-chip input buffer), 종결 회로(termination circuit), 그리고 임피던스 제어 회로(impedance control circuit)를 포함한다. 종결 회로는 집적 회로 장치 내에 포함되며, 입력 버퍼에 연결되는 버스 라인을 종결시킨다. 임피던스 제어 회로는 외부 기준 저항기에 연결되며, 상기 외부 기준 저항기의 임피던스와 동일한 값을 갖도록 종결 회로의 임피던스를 제어한다.
상기 입력 버퍼(또는 출력 버퍼) 그리고 종결 회로는 긴 신호 라인에서의 노이즈에 의한 영향을 최소화하기 위해 패드 주변에 배치되어야 한다. 그러므로, 패드, 입력 버퍼(또는 출력 버퍼) 그리고 종결 회로를 효율적으로 배치함으로써 반도체 집적 회로의 사이즈를 감소시킬 수 있는 레이아웃이 요구된다.
본 발명의 목적은 패드, 입력 버퍼(또는 출력 버퍼) 그리고 종결 회로가 효율적으로 배치된 반도체 집적 회로를 제공하는데 있다.
도 1은 본 발명에 따른 반도체 집적 회로의 블록도;
도 2는 도 1에 도시된 출력 그리고 종결 회로의 상세한 구성 및 배치를 보여주는 도면; 그리고
도 3a 및 도 3b는 도 1에 도시된 풀-업 트랜지스터 어레이, 풀-다운 트랜지스터 어레이, 풀-업 저항기 어레이 그리고 풀-다운 저항기 어레이의 다른 실시예들에 따른 배치를 보여주는 도면이다.
*도면의 주요 부분에 대한 설명
100 : 반도체 집적 회로 101 : 본딩 패드
102 : 버스 110 : 모드 레지스터 셋(MRS)
120 : 내부 회로 130 : 출력 구동기
130a : 풀-업 트랜지스터 어레이 130b : 풀-다운 트랜지스터 어레이
140 : 출력 임피던스 제어 회로 150 : 종단 임피던스 제어 회로
160 : 종단 회로 160a : 풀-업 저항기 어레이
160b : 풀-다운 저항기 어레이
(구성)
상술한 바와 같은 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 반도체 집적 회로는, 버스 라인과 연결된 적어도 하나의 패드, 상기 패드를 통해 내부 회로로부터의 신호를 외부로 전송하는 송신기 및 상기 버스 라인을 종결시키는 종결 회로를 포함하며, 사기 송신기와 상기 종결 회로는 상기 패드를 둘러싸도록 배치된다.
바람직한 실시예에 있어서, 상기 패드는 제 1 내지 제 4 면을 갖는 정방형 패드이다.
이 실시예에 있어서, 상기 송신기는, 전원 전압과 상기 패드 사이에 연결된 풀-업 트랜지스터들 및 상기 패드와 상기 접지 전압 사이에 연결된 풀-다운 트랜지스터들을 포함한다. 상기 종결 회로는, 전원 전압과 상기 패드 사이에 연결된 풀-업 저항기들 및 상기 패드와 상기 접지 전압 사이에 연결된 풀-다운 저항기들을 포함한다.
이 실시예에 있어서, 상기 송신기의 상기 풀-업 트랜지스터들과 상기 풀-다운 트랜지스터들은 상기 정방형 패드의 상기 제 1 면과 제 3 면에 마주보고 배치된다. 상기 종결 회로의 상기 풀-업 저항기들과 상기 풀-다운 저항기들은 상기 정방형 패드의 상기 제 2 면과 제 4 면에 마주보고 배치되는 반도체 집적 회로.
본 발명의 다른 특징에 의하면, 반도체 집적 회로는, 버스 라인과 연결되고, 제 1 내지 제 4 면을 갖는 정방형 패드, 상기 패드를 통해 내부 회로로부터의 신호를 외부로 전송하는 송신기 및 상기 버스 라인을 종결시키는 종결 회로를 포함한다. 상기 송신기는 상기 정방형 패드의 상기 제 1 면과 상기 제 3 면에 인접하여 배치되고, 상기 종결 회로는 상기 정방형 패드의 상기 제 2 면과 상기 제 4 면에 인접하여 배치된다.
본 발명의 또다른 특징에 의하면, 반도체 집적 회로는, 버스 라인과 연결된 적어도 하나의 패드, 상기 패드를 통해 내부 회로로부터의 신호를 외부로 전송하며, 전원 전압과 상기 패드 사이에 연결된 풀-업 트랜지스터들과 상기 패드와 상기 접지 전압 사이에 연결된 풀-다운 트랜지스터들을 포함하는 송신기, 그리고 상기 버스 라인을 종결시키는 종결 회로를 포함한다. 상기 종결 회로는, 상기 전원 전압과 상기 패드 사이에 연결된 풀-업 저항기들과 상기 패드와 상기 접지 전압 사이에 연결된 풀-다운 저항기들을 포함하고, 상기 송신기의 상기 풀-업 트랜지스터들과 상기 종결 회로의 상기 풀-업 저항기들은 상기 패드의 일부를 감싸도록 제 1 영역에 배치되고 그리고 상기 송신기의 풀-다운 트랜지스터들과 상기 종결 회로의 상기 풀-다운 저항기들은 상기 패드의 일부를 감싸도록 제 2 영역에 배치된다.
바람직한 실시예에 있어서, 상기 제 1 영역과 상기 제 2 영역은 상기 패드를 사이에 두고 대칭적으로 배치되며, 상기 제 1 영역과 상기 제 2 영역은 각각 상기 패드를 감싸는 말굽형상이다.
(실시예)
이하 본 발명에 따른 바람직한 실시예들이 참조 도면들에 의거하여 상세히 설명될 것이다.
도 1은 본 발명에 따른 반도체 집적 회로의 블록도이다. 도 1을 참조하면, 본 발명의 반도체 집적 회로(100)는 본딩 패드(bonding pad)(101), 모드 레지스터 셋(Mode Register Set : MRS)(110), 내부 회로(internal circuit)(120), 출력 구동기(output driver)(또는, 출력 버퍼)(130), 출력 임피던스 제어 회로(output impedance control circuit)(140), 종결 임피던스 제어 회로(termination impedance control circuit)(50) 그리고 종결 회로(termination circuit)(160)를 포함한다. 본딩 패드(101)는 신호를 전송하기 위한 버스 라인(102)과 전기적으로 연결된다. 출력 구동기(130)는 본딩 패드(101)에 연결되며, 내부 회로(120)로부터 출력된 신호를 상기 본딩 패드(101)로 전달한다. 종결 회로(160)는 버스 라인(102)을 종결시키도록 본딩 패드(101)에 연결되어 있다. 비록 도면에는 도시되지 않았지만, 대응하는 본딩 패드들에 각각 연결되는 출력 구동기들이 더 제공됨을 이해하여야 한다. 이 때 각 본딩 패드에는 종결 회로(160)가 연결될 것이다.
모드 레지스터 셋(10)에는 출력 구동기(130)와 종결 회로(160)의 임피던스들을 각각 설정하기 위한 출력 임피던스 데이터와 종결 임피던스 데이터가 저장된다. 출력 임피던스 제어 회로(140)는 모드 레지스터 셋(10)에 저장된 출력 임피던스 데이터를 독출해서 출력 구동기(130)의 임피던스를 설정하기 위한 출력 임피던스 제어 신호들(OU1-OUn 및 OD1-ODn)을 발생한다. 종결 임피던스 제어 회로(150)는 모드 레지스터 셋(10)에 저장된 종결 임피던스 데이터를 독출해서 종결 회로(160)의 임피던스를 설정하기 위한 종결 임피던스 제어 신호들(TU1-TUn 및 TD1-TDn)을 발생한다.
상기 출력 구동기(130)는 풀-업 트랜지스터 어레이(130a)와 풀-다운 트랜지스터 어레이(130b)를 포함하고, 종결 회로(160)는 풀-업 저항기 어레이(160a)와 풀-다운 저항기 어레이(160b)를 포함한다.
도 2는 도 1에 도시된 출력 구동기 그리고 종결 회로의 상세한 구성 및 배치를 보여주는 도면이다. 도 2를 참조하면, 풀-업 트랜지스터 어레이(130a)는 전원 전압(VDDQ)과 본딩 패드(101) 사이에 병렬로 연결되는 복수 개의 PMOS 트랜지스터들(OP1-OPn)을 포함한다. PMOS 트랜지스터들(OP1-OPn)은 출력 임피던스 제어 회로(140)로부터의 대응하는 출력 임피던스 제어 신호들(OU1-OUn)에 의해서 각각 제어된다. 풀-다운 트랜지스터 어레이(130b)는 본딩 패드(10)와 접지 전압(VSSQ) 사이에 병렬로 연결되는 복수 개의 NMOS 트랜지스터들(ON1-ONn)을 포함한다. NMOS 트랜지스터들(OD1-ODn)은 출력 임피던스 제어 회로(140)로부터의 대응하는 출력 임피던스 제어 신호들(OD1-ODn)에 의해서 각각 제어된다.
풀-업 저항기 어레이(160a)는 일단이 패드(101)에 각각 연결된 저항들(RU1-RUn)과 드레인-소스가 전원 전압(VDDQ) 및 대응하는 저항들(RU1-RUn)의 타단 사이에 각각 연결되는 PMOS 트랜지스터들(TP1-TPn)을 포함한다. PMOS 트랜지스터들(TP1-TPn)은 종결 임피던스 제어 회로(150)로부터의 대응하는 종결 임피던스 제어 신호들(TU1-TUn)에 의해서 각각 제어된다. 풀-다운 저항기 어레이(160b)는 일단이 패드(101)에 각각 연결된 저항들(RD1-RDn)과 드레인-소스가 전원 전압 및 대응하는 저항들(RD1-RDn)의 타단 사이에 각각 연결되는 NMOS 트랜지스터들(TN1-TNn)을 포함한다. NMOS 트랜지스터들(TN1-TNn)은 종결 임피던스 제어 회로(150)로부터의 대응하는 종결 임피던스 제어 신호들(TD1-TDn)에 의해서 각각 제어된다.
풀-업 트랜지스터 어레이(130a), 풀-다운 트랜지스터 어레이(130b), 풀-업 저항기 어레이(160a) 그리고 풀-다운 저항기 어레이(160b)는 제 1 내지 제 4 면을 갖는 정방형 패드(101)의 둘레에 각각 배치된다. 풀-업 트랜지스터 어레이(130a)와 풀-업 저항기 어레이(160a)는 패드(101)의 제 1 면 및 제 3 면에 마주보고 배치되고, 풀-다운 트랜지스터 어레이(130b)와 풀-다운 저항기 어레이(160b)는 패드(101)의 제 2 면 및 제 4 면에 마주보고 배치된다.
이와 같은 레이아웃에 의하면, 본 발명의 반도체 집적 회로(100)에는 본딩 패드(101)의 각 면들에 인접하게 출력 구동기(130)와 종결 회로(160)가 배치된다. 그러므로, 레이아웃 면적이 감소된다.
이 실시예에서는 출력 구동기(130) 내의 풀-업 트랜지스터 어레이(130a)와 풀-다운 트랜지스터 어레이(130b), 그리고 종결 회로(160) 내의 풀-업 저항기 어레이(160a) 및 풀-다운 저항기 어레이(160b)의 개수를 각각 n 개로 하였으나, 그들의 수는 다양하게 변경될 수 있다.
도 3a 및 도 3b는 도 1에 도시된 풀-업 트랜지스터 어레이(130a), 풀-다운 트랜지스터 어레이(130b), 풀-업 저항기 어레이(160a) 그리고 풀-다운 저항기 어레이(160b)의 다른 실시예들에 따른 배치를 보여주는 도면이다.
먼저 도 3a를 참조하면, 출력 구동기(130)의 풀-업 트랜지스터 어레이(130a)와 종결 회로(160)의 풀-업 저항기 어레이(160a)는 패드(101)의 중심 세로축을 기준으로 좌측에 배열되며, 그들의 형상은 패드(101)를 감싸는 말굽 모양이다. 출력 구동기(130)의 풀-업 트랜지스터 어레이(130b)와 종결 회로(160)의 풀-업 저항기 어레이(160b)는 패드(101)의 중심 세로축을 기준으로 우측에 배열되며, 그들의 형상은 패드(101)를 감싸는 말굽 모양이다.
도 3b를 참조하면, 출력 구동기(130)의 풀-업 트랜지스터 어레이(130a)와 종결 회로(160)의 풀-업 저항기 어레이(160a)는 패드(101)의 중심 가로축을 기준으로 상측에 배열되며, 그들의 형상은 패드(101)를 감싸는 말굽 모양이다. 출력 구동기(130)의 풀-업 트랜지스터 어레이(130b)와 종결 회로(160)의 풀-업 저항기 어레이(160b)는 패드(101)의 중심 가로축을 기준으로 하측에 배열되며, 그들의 형상은 패드(101)를 감싸는 말굽 모양이다.
예시적인 바람직한 실시예들을 이용하여 본 발명의 설명하였지만, 본 발명의범위는 개시된 실시예들에 한정되지 않는다는 것이 잘 이해될 것이다. 오히려, 본 발명의 범위에는 다양한 변형 예들 및 그 유사한 구성들을 모두 포함될 수 있도록 하려는 것이다. 따라서, 청구범위는 그러한 변형 예들 및 그 유사한 구성들 모두를 포함하는 것으로 가능한 폭넓게 해석되어야 한다.
이와 같은 본 발명에 의하면, 패드, 출력 버퍼(즉, 출력 구동기) 그리고 종결 회로를 효율적으로 배치함으로써 반도체 집적 회로의 사이즈를 감소시킬 수 있다.

Claims (11)

  1. 버스 라인과 연결된 적어도 하나의 패드와;
    상기 패드를 통해 내부 회로로부터의 신호를 외부로 전송하는 송신기; 및
    상기 버스 라인을 종결시키는 종결 회로를 포함하되;
    상기 송신기와 상기 종결 회로는 상기 패드를 둘러싸도록 배치되는 반도체 집적 회로.
  2. 제 1 항에 있어서,
    상기 패드는 제 1 내지 제 4 면을 갖는 정방형 패드인 것을 특징으로 하는 반도체 집적 회로.
  3. 제 2 항에 있어서,
    상기 송신기는,
    전원 전압과 상기 패드 사이에 연결된 풀-업 트랜지스터들; 및
    상기 패드와 상기 접지 전압 사이에 연결된 풀-다운 트랜지스터들을 포함하는 것을 특징으로 하는 반도체 집적 회로.
  4. 제 2 항에 있어서,
    상기 종결 회로는,
    전원 전압과 상기 패드 사이에 연결된 풀-업 저항기들; 및
    상기 패드와 상기 접지 전압 사이에 연결된 풀-다운 저항기들을 포함하는 것을 특징으로 하는 반도체 집적 회로.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 송신기의 상기 풀-업 트랜지스터들과 상기 풀-다운 트랜지스터들은 상기 정방형 패드의 상기 제 1 면과 제 3 면에 마주보고 배치되는 것을 특징으로 하는 반도체 집적 회로.
  6. 제 3 항 또는 제 4 항에 있어서,
    상기 종결 회로의 상기 풀-업 저항기들과 상기 풀-다운 저항기들은 상기 정방형 패드의 상기 제 2 면과 제 4 면에 마주보고 배치되는 반도체 집적 회로.
  7. 버스 라인과 연결되고, 제 1 내지 제 4 면을 갖는 정방형 패드와;
    상기 패드를 통해 내부 회로로부터의 신호를 외부로 전송하는 송신기; 및
    상기 버스 라인을 종결시키는 종결 회로를 포함하되;
    상기 송신기는 상기 정방형 패드의 상기 제 1 면과 상기 제 3 면에 인접하여 배치되고,
    상기 종결 회로는 상기 정방형 패드의 상기 제 2 면과 상기 제 4 면에 인접하여 배치되는 반도체 집적 회로.
  8. 제 7 항에 있어서,
    상기 송신기는,
    전원 전압과 상기 패드 사이에 연결된 풀-업 트랜지스터들; 및
    상기 패드와 상기 접지 전압 사이에 연결된 풀-다운 트랜지스터들을 포함하는 것을 특징으로 하는 반도체 집적 회로.
  9. 제 7 항에 있어서,
    상기 종결 회로는,
    전원 전압과 상기 패드 사이에 연결된 풀-업 저항기들; 및
    상기 패드와 상기 접지 전압 사이에 연결된 풀-다운 저항기들을 포함하는 것을 특징으로 하는 반도체 집적 회로.
  10. 버스 라인과 연결된 적어도 하나의 패드와;
    상기 패드를 통해 내부 회로로부터의 신호를 외부로 전송하는 송신기와;
    상기 송신기는, 전원 전압과 상기 패드 사이에 연결된 풀-업 트랜지스터들과 상기 패드와 상기 접지 전압 사이에 연결된 풀-다운 트랜지스터들을 포함하고;
    상기 버스 라인을 종결시키는 종결 회로를 포함하되;
    상기 종결 회로는, 상기 전원 전압과 상기 패드 사이에 연결된 풀-업 저항기들과 상기 패드와 상기 접지 전압 사이에 연결된 풀-다운 저항기들을 포함하고,
    상기 송신기의 상기 풀-업 트랜지스터들과 상기 종결 회로의 상기 풀-업 저항기들은 상기 패드의 일부를 감싸도록 제 1 영역에 배치되고; 그리고
    상기 송신기의 풀-다운 트랜지스터들과 상기 종결 회로의 상기 풀-다운 저항기들은 상기 패드의 일부를 감싸도록 제 2 영역에 배치되는 반도체 집적 회로.
  11. 제 10 항에 있어서,
    상기 제 1 영역과 상기 제 2 영역은 상기 패드를 사이에 두고 대칭적으로 배치되며, 상기 제 1 영역과 상기 제 2 영역은 각각 상기 패드를 감싸는 말굽형상인 반도체 집적 회로.
KR10-2002-0050117A 2002-08-23 2002-08-23 종결 회로를 갖는 반도체 집적 회로의 레이아웃 KR100448901B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2002-0050117A KR100448901B1 (ko) 2002-08-23 2002-08-23 종결 회로를 갖는 반도체 집적 회로의 레이아웃
US10/426,687 US6856164B2 (en) 2002-08-23 2003-05-01 Semiconductor integrated circuit having on-chip termination
CNB031543987A CN1310327C (zh) 2002-08-23 2003-08-22 具有芯片上端接器的半导体集成电路
US11/030,302 US7268579B2 (en) 2002-08-23 2005-01-07 Semiconductor integrated circuit having on-chip termination

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0050117A KR100448901B1 (ko) 2002-08-23 2002-08-23 종결 회로를 갖는 반도체 집적 회로의 레이아웃

Publications (2)

Publication Number Publication Date
KR20040017691A KR20040017691A (ko) 2004-02-27
KR100448901B1 true KR100448901B1 (ko) 2004-09-16

Family

ID=31884973

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0050117A KR100448901B1 (ko) 2002-08-23 2002-08-23 종결 회로를 갖는 반도체 집적 회로의 레이아웃

Country Status (3)

Country Link
US (1) US6856164B2 (ko)
KR (1) KR100448901B1 (ko)
CN (1) CN1310327C (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7268579B2 (en) 2002-08-23 2007-09-11 Samsung Electronics Co., Ltd. Semiconductor integrated circuit having on-chip termination
JP2004136009A (ja) * 2002-10-21 2004-05-13 Nintendo Co Ltd 無線通信ゲームシステム
KR100605601B1 (ko) * 2004-05-06 2006-07-31 주식회사 하이닉스반도체 스위칭 노이즈를 감소시킨 온다이 터미네이션 회로를구비한 반도체 메모리 장치
KR100670699B1 (ko) * 2004-11-01 2007-01-17 주식회사 하이닉스반도체 온 다이 터미네이션 회로를 갖는 반도체메모리소자
KR100773397B1 (ko) * 2005-03-14 2007-11-05 삼성전자주식회사 종결 회로를 갖는 반도체 집적 회로의 레이아웃
US20070005826A1 (en) * 2005-06-30 2007-01-04 Hsien-Pao Yang Termination control in memory systems
KR100660873B1 (ko) * 2005-07-22 2006-12-26 삼성전자주식회사 인덕턴스를 갖는 온-다이 터미네이션을 포함하는 메모리시스템
US20070046308A1 (en) * 2005-08-26 2007-03-01 Ronald Baker Test modes for a semiconductor integrated circuit device
KR100666177B1 (ko) * 2005-09-30 2007-01-09 삼성전자주식회사 모드 레지스터 셋트를 이용하여 초기강화 드라이버의 임피던스 및 강도를 제어하는 출력 드라이버
KR100731120B1 (ko) * 2005-12-28 2007-06-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
KR100738961B1 (ko) * 2006-02-22 2007-07-12 주식회사 하이닉스반도체 반도체 메모리의 출력 드라이빙 장치
US7486104B2 (en) * 2006-06-02 2009-02-03 Rambus Inc. Integrated circuit with graduated on-die termination
US7446558B2 (en) 2006-09-29 2008-11-04 Mediatek Inc. High speed IO buffer
US7843213B1 (en) * 2009-05-21 2010-11-30 Nanya Technology Corp. Signal termination scheme for high speed memory modules
JP5578820B2 (ja) * 2009-09-11 2014-08-27 ピーエスフォー ルクスコ エスエイアールエル 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01162360A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 終端抵抗内蔵集積回路
JPH0969604A (ja) * 1995-08-30 1997-03-11 Oki Electric Ind Co Ltd インピーダンス整合回路、インピーダンス整合方法
JPH11251561A (ja) * 1998-02-26 1999-09-17 Nec Ic Microcomput Syst Ltd 半導体集積回路装置及びその機能セルの配置方法
KR20000038594A (ko) * 1998-12-08 2000-07-05 윤종용 임피던스 조절기능을 갖는 반도체 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6157206A (en) * 1998-12-31 2000-12-05 Intel Corporation On-chip termination
US6411122B1 (en) * 2000-10-27 2002-06-25 Intel Corporation Apparatus and method for dynamic on-die termination in an open-drain bus architecture system
US6424170B1 (en) * 2001-05-18 2002-07-23 Intel Corporation Apparatus and method for linear on-die termination in an open drain bus architecture system
US6690191B2 (en) * 2001-12-21 2004-02-10 Sun Microsystems, Inc. Bi-directional output buffer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01162360A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 終端抵抗内蔵集積回路
JPH0969604A (ja) * 1995-08-30 1997-03-11 Oki Electric Ind Co Ltd インピーダンス整合回路、インピーダンス整合方法
JPH11251561A (ja) * 1998-02-26 1999-09-17 Nec Ic Microcomput Syst Ltd 半導体集積回路装置及びその機能セルの配置方法
KR20000038594A (ko) * 1998-12-08 2000-07-05 윤종용 임피던스 조절기능을 갖는 반도체 장치

Also Published As

Publication number Publication date
CN1485918A (zh) 2004-03-31
KR20040017691A (ko) 2004-02-27
US6856164B2 (en) 2005-02-15
CN1310327C (zh) 2007-04-11
US20040036498A1 (en) 2004-02-26

Similar Documents

Publication Publication Date Title
KR100448901B1 (ko) 종결 회로를 갖는 반도체 집적 회로의 레이아웃
US6411539B2 (en) Memory system
US7102905B2 (en) Stacked memory, memory module and memory system
US8183880B2 (en) Devices and methods for driving a signal off an integrated circuit
JP4221238B2 (ja) メモリモジュール
US6583365B2 (en) Conductive pads layout for BGA packaging structure
US6724237B2 (en) Semiconductor integrated circuit for multi-chip package with means to optimize internal drive capacity
KR100800486B1 (ko) 개선된 신호 전달 경로를 갖는 반도체 메모리 장치 및 그구동방법
KR20050095387A (ko) 온-다이 종단 회로를 구비한 메모리 모듈 및 그 제어 방법
KR100553397B1 (ko) 내장 드라이버의 소형화를 도모한 반도체 장치
JP2007053370A (ja) マルチチップパッケージ内の差動チップパフォーマンス
US7005748B2 (en) Flip chip interface circuit of a semiconductor memory device
US7495975B2 (en) Memory system including on-die termination unit having inductor
US20060056215A1 (en) Method for increasing frequency yield of memory chips through on-chip or on-module termination
US7268579B2 (en) Semiconductor integrated circuit having on-chip termination
US8138787B2 (en) Apparatus and method for input/output module that optimizes frequency performance in a circuit
KR100773397B1 (ko) 종결 회로를 갖는 반도체 집적 회로의 레이아웃
US20190181865A1 (en) Flexible transmitter circuitry for integrated circuits
US7099175B2 (en) Semiconductor memory integrated circuit
JP2004103703A (ja) 半導体装置及び当該半導体装置を用いた異なるレベルの信号の処理システム
US6646952B2 (en) Semiconductor circuit and semiconductor device
KR100533561B1 (ko) 반도체 메모리 장치
US20070090500A1 (en) Housed DRAM chip for high-speed applications
US20060133123A1 (en) Semiconductor memory device and method of making design change to semiconductor chip
KR20070007429A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee