JPH01162360A - 終端抵抗内蔵集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 概　　　要 終端抵抗を内蔵した集積回路に関し、 入力側伝送路との整合性の最適化を目的とし、入力側伝
送路の特性インピーダンスを整合するための終端抵抗を
内蔵してなる集積回路において、適正な終端抵抗値の概
略整数倍の抵抗値を有する複数の抵抗パターンを、集積
回路上の入力信号端子パターンと終端電圧端子パターン
間に並設し、前記複数の抵抗パターンの一部又は全部と
前記入力信号端子パターン及び終端電圧端子パターンと
をコンタクトホールにて接続して、前記適正な終端抵抗
値に最も近い最適な終端抵抗値を得るようにして構成す
る。

Ｌ皇」ＩＩす」九！ 本発明は、入力側伝送路の特性インピーダンスを整合す
るための終端抵抗を内蔵してなる集積回路に関する。

伝送路として極めて広帯域なシングルモード光ファイバ
が実用されるに至り、数Ｇｂ／ｓ程度の高速伝送システ
ムの適用範囲が大幅に拡大されつつある。このような高
速伝送システムにおいては、送信回路、受信回路共に分
布定数回路としての取扱いが要求される。分布定数回路
では、伝送路と負荷とのインピーダンス不整合が反射波
を生じさせ、その結果、減衰量が増大すると共に例えば
デジタル信号伝送における符号誤り等の伝送品質劣化が
生じるから、伝送路と負荷（例えば光送信様回路基板に
おけるストリップラインと集積回路）のインピーダンス
均等性を十分配慮する必要がある。

従来の技術 第６図は従来の集積回路における入力側伝送路とのイン
ピーダンス整合を説明するための図である。同図（ａ）
に示されるように、集積回路３１の入力信号端子３２と
特性インピーダンスＺ。のストリップライン３３とをボ
ンディングワイヤ３４で接続するに際し、ストリップラ
イン３３の当該接続部近傍と図示しないプリント基板上
の終端電圧端子３６との間にインピーダンスＺ。の終端
抵抗３５を接続するか、あるいは、同図（ｂ）に示され
るように、屈曲したストリップライン３７の端部と終端
電圧端子３６との間に終端抵抗３５を接続し、ストリッ
プライン３７の屈曲部と集積回路３１上の入力信号端子
３２とをボンディングワイヤ３４で接続するようにして
いたものである。

しかし、（ａ）の方式であると、ストリップライン３３
において終端抵抗接続部がストリップライン３３の先端
ではないことから、この間の整合性が良好でないため、
少なからず特性劣化が生じる。一方、（ｂ）の方式にあ
っては、集積回路３１の入力インピーダンスが極めて大
である場合には有効であるものの、これを全ての集積回
路に要求することは困難である。他方、（ａ）、（ｂ）
のいずれの方式ともストリップラインと集積回路との接
続にボンディングワイヤを使用していることから、集積
回路が高速処理用のものである場合には、ボンディング
ワイヤのインダクタンス成分と集積回路内の入力信号端
子（ポンディングパッド）の容量による共振周波数（ｆ
ｏ＝１／２π１／２ （ＬＣ）　　　）が伝送帯域内に入り、周波数伝達特性
においてピーキングが生じ、最悪の場合発振する。

これらの不都合、つまり不完全なインピーダンス整合に
起因する反射特性の劣化並びに共振回路形成に伴う周波
数伝達特性の劣化を解消するものとして、第７図に示す
ように、終端抵抗を集積回路内に形成することが提案さ
れ得る。すなわち、ボンディングワイヤ４１によりスト
リップライン４２と接続される集積回路４３上の入力信
号端子４４を、集積回路４３上に形成された終端抵抗４
５で終端処理することによって、終端抵抗の本来の機能
である反射特性の改善を行なうと共に、前記共振回路の
Ｑ値を低下させて周波数伝達特性を改善しようとするも
のである。尚同図中４６は集積回路４３上に形成された
終端電圧端子であり、場合によっては接地端子と同電位
である。

が　決しようとする　　、 しかし、一般に集積回路上に形成することのできる拡散
抵抗及び薄膜抵抗等の抵抗は、その抵抗値を精度良くコ
ントロールして作成することが困難であるから、第７図
に示される終端抵抗内蔵集積回路にあっては、周波数伝
達特性を向上させることができるものの、反射特性につ
いては、終端抵抗値の最適化を図れないことからこれを
十分に向上させることができないという問題があった。

本発明はこのような問題点に鑑みて創作されたもので、
入力側伝送路との整合性の最適化を図り反射特性を向上
させることを目的としている。

問題点を解決するための手段 第１図は本発明の原理図である。

入力側伝送路の特性インピーダンスを整合するための終
端抵抗を内蔵してなる集積回路において、適正な終端抵
抗値の概略整数倍の抵抗値を有する複数の抵抗パターン
１を、集積回路２上の入力信号端子パターン３と終端電
圧端子パターン４間に並設し、前記複数の抵抗パターン
１の一部又は全部と前記入力信号端子パターン３及び終
端電圧端子パターン４とをコンタクトホール５にて接続
して、前記適正な終端抵抗値に最も近い最適な終端抵抗
値を得るようにしたものである。

ここで、集積回路とは、能動・受動画素子による２つ又
はそれ以上の回路が単一の半導体基板上に一体として作
り込まれた回路構造をいう。又、基板上というのは、単
に基板表面上のことだけでなく、基板内のことを含む。

尚同図においては、コンタクトホール５により入力信号
端子パターン３及び終端電圧端子パターン４に接続され
た抵抗パターン１の数がＮ１抵抗パターン１の全数がＭ
であるとしている。

作　　　用 一般に集積回路上に形成することのできる抵抗はその抵
抗値を精度良くコントロールすることが困難であるが、
同一プロセスにより形成された複数の抵抗はほぼ同一の
抵抗値を有する。いま第１図に示される終端抵抗内蔵集
積回路に接続すべき入力側伝送路の特性インピーダンス
を抵抗値換算で７゜とじ、個々の抵抗パターンの抵抗値
をＮ・Ｚｌとすると、Ｚｏ＝７１である場合には、抵抗
パターンをＮ並列接続することにより適正な終端抵抗値
を得ることができる。Ｚｏ＜７１である場合には、抵抗
パターンをＮより大きな（Ｎ＋１）又は（Ｎ＋２）、・
・・、並列接続することにより適正な終端抵抗値に最も
近い最適な終端抵抗値を得ることができる。Ｚ　くＺ。

である場合には、抵抗パターンをＮより小さな（Ｎ−１
）又は（Ｎ−２）、・・・、並列接続することにより適
正な終端抵抗値に最も近い最適な終端抵抗値を得ること
ができる。このように本発明ではあらかじめ集積回路上
に並設された複数の抵抗パターンを所望数だけコンタク
トホールにより並列接続するようにしているので、個々
の抵抗パターンの抵抗値にかかわらず最適な終端抵抗値
を得ることができるものである。

衷−ＪＬＪ 以下本発明の実施例を図面に基づいて説明する。

第２図は本発明を適用して構成される集積回路等の平面
図である。プリント基板１１上に形成された電位Ｖ１□
の終端電圧パターン１２及び特性インピーダンスが５０
Ωのストリップライン１３は、ボンディングワイヤ１４
．１５によってそれぞれ集積回路１６上の終端電圧端子
パターン１７及び入力信号端子パターン１８に接続され
ている。１９．２０．２１．２２．２３はストリップラ
イン１３の特性インピーダンスの整数倍（この実施例で
は４倍）の抵抗値（この実施例では２００Ω）をターゲ
ツト値として集積回路１６上にそれぞれ形成された抵抗
パターンであり、２４はこれらの抵抗パターン１９〜２
３と終端電圧端子パターン１７及び入力信号端子パター
ン１８とを絶縁するための層間絶縁物である。尚、集積
回路１６上の積層順序は、抵抗パターン１９〜２３、層
間絶縁物２４、終端電圧端子パターン１７及び入力信号
端子パターン１８の順である。

第２図（ａ）は抵抗パターン１９〜２３の抵抗値がター
ゲット通りとなった場合についてのものであり、このよ
うな場合には、４つの抵抗パターン１９〜２２を終端電
圧端子パターン１７及び入力信号端子パターン１８間に
コンタクトホール２５〜２８によって電気的に接続する
ようにすればよい。これにより全体としての終端抵抗値
を５０Ω（２００Ω÷４＝５０Ω）とすることができ、
ストリップライン１３に対する最適なインピーダンス整
合が可能となる。

第３図は第２図（ａ）において■−■線で示される電気
的接続がなされていない部分の断面図であり、第４図は
第２図（ａ）においてＩＶ−ＩＶ線で示される電気的な
接続がなされている部分の断面図である。第４図に示さ
れるコンタクトホール２７は、層間絶縁物２４に開口部
を形成することによって、端子パターン１７．１８と抵
抗パターン２１とを電気的に接続するようにしたもので
ある。

尚、第３図及び第４図においては抵抗パターン２１．２
３が集積回路１６内に形成された拡散抵抗であるがごと
く図示されているが、集積回路１６の表面に形成された
薄膜抵抗であってもよい。

第２図（ｂ）は抵抗パターン１９〜２３の抵抗値がター
ゲツト値に対して＋３０％となった場合についてのもの
である。この場合には全部の抵抗パターン１９〜２３を
接続すべくコンタクトホール２５〜２９を形成すること
によって、ターゲツト値に最も近い５２Ω（２００Ω×
１．３÷５−５２Ω）とすることができる。

第２図（Ｃ）は抵抗パターン１９〜２３の抵抗値がター
ゲツト値に対して一３０％となった場合についてのもの
である。この場合には３つの抵抗パターン１９〜２１を
接続すべくコンタクトホール２５〜２７を形成すること
によって、終端抵抗値をターゲツト値に最も近い４７Ω
（２００Ω×０．７÷３＝４７Ω）とすることができる
。

本実施例において各抵抗パターンの抵抗値のターゲット
値からのずれを知るためには、例えば集積回路１６上に
図示しないダミー抵抗を形成してその抵抗値を求めるよ
うにすればよい。同一プロセスにより形成された抵抗パ
ターンはほぼ同一の抵抗率を有するからである。

第５図は、本発明の実施による反射特性（ａ）及び周波
数伝達特性（ｂ）の改善度合を第６図に示される従来例
と比較して示したものである。実線Ａで示される特性は
本発明の実施例、点線Ｂで示されるのは第６図（ａ）に
示される従来例、破線Ｃで示されるのは第６図（ｂ）に
示される従来例に対応している。反射特性にあっては、
第６図（ａ）と比較して十分に改善され、周波数伝達特
性にあっては、第６図（ａ）、（ｂ）に見られるような
ピーキングが解消されているものである。

発明の効果 以上詳述したように、本発明によれば、入力側伝送路の
特性インピーダンスを整合するだめの終端抵抗を集積回
路内に設けているので、接続用ボンデイングワイＶのイ
ンダクタンス成分等により形成される共振回路のＱ値を
減少させることができ、その結果周波数伝達特性を良好
なものとすることが可能になるという効果を奏する。

又、本発明の構成によれば、一般に高精度な抵抗値を得
ることが困難な集積回路内の抵抗を用いて終端抵抗値の
最適化を図ることができるから、良好な反射特性を慢る
ことが可能になるという効果を奏する。

【図面の簡単な説明】

第１図は本発明の原理図、 第２図は本発明の実施例を示す集積回路等の平面図、 第３図は第２図（ａ）における■−■線に沿った断面図
、 第４図は第２図（ａ）におけるＴＶ　−ＩＶ線に沿った
断面図、 第５図は本発明の実施による反射特性（ａ）及び周波数
伝達特性（ｂ）の改善を説明するためのグラフ、 第６図は従来例説明図、 第７図は改良された従来例説明図である。 １．１９．２０，２１．２２．２３ ・・・抵抗パターン、 ２．１６・・・集積回路、 ３．１８・・・入力信号端子パターン、４．１７・・・
終端電圧端子パターン、５．２５，２６，２７，２８．
２９ ・・・コンタクトホール、 １１・・・プリント基板。 ０　　　　　　　　　　．０ Ｉｆ）　　　ｌ’Ｑ （Ｅｌｆ））　　　’ｔｒ：１＜−１ｒ（＋（９ｐ）−
ｉＪｌ［才 ＆

Claims (1)

1. 【特許請求の範囲】 　入力側伝送路の特性インピーダンスを整合するための
   終端抵抗を内蔵してなる集積回路において、適正な終端
   抵抗値の概略整数倍の抵抗値を有する複数の抵抗パター
   ン（１）を、集積回路（２）上の入力信号端子パターン
   （３）と終端電圧端子パターン（４）間に並設し、 前記複数の抵抗パターン（１）の一部又は全部と前記入
   力信号端子パターン（３）及び終端電圧端子パターン（
   ４）とをコンタクトホール（５）にて接続して、前記適
   正な終端抵抗値に最も近い最適な終端抵抗値を得るよう
   にしたことを特徴とする終端抵抗内蔵集積回路。