JP3769388B2 - 光半導体装置 - Google Patents
光半導体装置 Download PDFInfo
- Publication number
- JP3769388B2 JP3769388B2 JP24579698A JP24579698A JP3769388B2 JP 3769388 B2 JP3769388 B2 JP 3769388B2 JP 24579698 A JP24579698 A JP 24579698A JP 24579698 A JP24579698 A JP 24579698A JP 3769388 B2 JP3769388 B2 JP 3769388B2
- Authority
- JP
- Japan
- Prior art keywords
- optical semiconductor
- layer
- semiconductor device
- optical
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/023—Mount members, e.g. sub-mount members
- H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
- H01S5/02326—Arrangements for relative positioning of laser diodes and optical components, e.g. grooves in the mount to fix optical fibres or lenses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
- H01S5/06226—Modulation at ultra-high frequencies
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば２．５ＧＨｚ以上の広帯域の光ファイバー通信システムに使用される光半導体装置に関する。
【０００２】
【従来の技術】
近年、ＣＡＴＶ，公衆通信の分野において、光ファイバー通信の実用化が始まっている。従来より、高速，高信頼性の光半導体モジュールが同軸型あるいはDual-inline 型と呼ばれるモジュール構造で実現されており、これらは主に幹線系と呼ばれる領域ですでに実用化されている。
【０００３】
これに対し、最近では、Ｓｉ（シリコン）ベース基板（パッケージ内に載置されるサブマウント、Ｓｉプラットホームともいう）上で、光半導体素子と光ファイバを機械的精度のみで高精度に位置決め実装する技術を用いた光モジュールが盛んに開発されている。これらは主に加入者系と呼ばれる領域での実用化が目標とされており、小型化，低背化，低コスト化等が要求されている。またその一方で、広帯域化が重要な課題となっている。
【０００４】
〔従来例１〕
従来、光半導体素子として半導体レーザが配設されたＳｉベース基板上への実装構造は、図３に示すように、半導体レーザ素子２の活性層がＳｉベース基板１側に位置し、半導体レーザ素子２はその活性層側の電極層４４における所定位置にアライメントされ、例えばＡｕＳｎ等の半田で接合されている。また、半導体レーザ素子２の活性層に対して反対側に位置する面の電極と電極層４３とはワイヤ６で電気的に接続される。また、光ファイバ３はＶ溝１０上に実装されることにより、先に実装された半導体レーザ素子２との間で機械的に光学的なアライメントが行われる。
【０００５】
〔従来例２〕
また、Ｓｉベース基板の下面にグラウンド電極、上面にストリップ線路が形成されていわゆるマイクロストリップラインを構成し、このストリップ線路の一部に薄膜抵抗が用いられることにより、負荷とのインピーダンス整合が行われる方法が提案されている（例えば、米国特許番号4,937,660 号を参照）。この方法によれば、インピーダンス整合が負荷の直近のシリコンベース基板上でなされており、従来例１に比べて高周波での損失が小さく、装置が小型化できるという利点を有する。
【０００６】
なお一般に、半導体レーザ素子等の光半導体素子のインピーダンスは典型的には５オーム前後と、信号源および負荷までの伝送線で用いられる５０オームあるいは２５オームに比べて低い。そのため、信号源と負荷とのあいだで、マイクロストリップライン，リアクタンス素子等の回路部品の適当な組み合わせにより、インピーダンス整合が行われるのは一般的な技術としてあり、本従来例の他にも例えば特開平10-75003号公報にも記載がある。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来例１では、Ｓｉベース基板上の配線が信号源側のインピーダンスに整合していないため、高周波での反射波による信号波形の劣化が増大するという問題や、Ｓｉの有する大きな誘電正接のため、高周波で誘電体損失が増大するという問題がある。また、ワイヤリングの寄生インダクタンスと配線の寄生容量により、帯域内に共振による不要なディップが発生するといった問題もあり、帯域が大幅に制限される。
【０００８】
また、従来例２では、上記従来例１と同様に、Ｓｉの大きな誘電正接のため、高周波で誘電体損失が増大するという問題と、ワイヤリングの寄生インダクタンスと配線の寄生容量により、帯域内に共振による不要なディップが発生するという問題がある。
【０００９】
そこで本発明は、上記従来の問題に鑑み提案されたものであり、２．５ＧＨｚ以上の広帯域でも特性の良好な光半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明の光半導体装置は、シリコン基板と、前記シリコン基板上に載置された光導波体と、前記シリコン基板上の前記光導波体の光入射側に形成された接地電極層と、前記接地電極層上に活性層を下側にして配設され、この活性層の背面側に背面側電極を有する光半導体素子と、前記シリコン基板上に配設され、前記背面側電極に接続されたマイクロ波信号入力用の線状導電層が上面に形成された誘電体層と、から成ることを特徴とする。
【００１１】
また特に、前記背面側電極は、前記線状導電層とワイヤボンドにより接続され、前記シリコン基板上の前記光半導体素子の実装領域とその他の領域に段差を形成することによって、前記背面側電極と前記線状導電層との前記ワイヤボンドの接合面同士を近づけるようにしたことを特徴とする。
【００１２】
また、上記光半導体装置の具体的は製造方法としては、例えば耐エッチング膜をマスクに異方性エッチングにより第１の溝および第２の溝を所望の形状にパターン形成する工程と、第１の溝を含む領域に下部電極をパターン形成する工程と、耐エッチング膜および下部電極をマスクに第１の溝をさらに深く異方性エッチングする工程と、誘電体層をパターン形成する工程と、上部電極をパターン形成する工程とを含むものとする。
【００１３】
【発明の実施の形態】
以下、本発明の光半導体装置Ｍ１の実施形態を図面に基づき詳細に説明する。
【００１４】
図１において、１は不図示のパッケージ内に収容されるＳｉベース基板、２は光半導体素子である半導体レーザ、３は光導波体である光ファイバ、４１はマイクロ波信号入力用の線状導電層である上部電極層、４２は高周波をシールドする接地電極層である下部電極層、５は誘電体層、６はワイヤ（リード線）、１０はＶ溝、１２はＵ溝を示す。また、図中２ａは半導体レーザ２の活性層であり、光ファイバ３のコア部３ａと略同一高さに位置して位置決めされている。また、２ｂは半導体レーザ２の背面側電極、２ｃは活性層電極である。
【００１５】
半導体レーザ２は活性層電極２ｃをＳｉベース基板１側に配置し、下部電極層４２上の所定の位置にアライメントされ、ＡｕＳｎ等の半田で接合される。また、背面側電極２ｂと上部電極層４１とはワイヤ６で電気的に接続される。また、光ファイバ３はＶ溝１０上に実装されることにより、先に実装された半導体レーザ２との間で機械的に光学的なアライメントが高精度に行われる。
【００１６】
上部電極層４１，下部電極層４２，誘電体層５はマイクロストリップライン４を構成する。マイクロストリップライン４は外部電気系インピーダンスの５０オームに整合するように上部電極層４１の幅および誘電体層５の厚みが制御される。また、マイクロストリップライン４の一部には負荷とのインピーダンス整合を行うために、小型のチップ抵抗等の回路部品が用いられる。この回路部品の配置等は図から省略した。
【００１７】
Ｓｉベース基板１にマイクロストリップライン４を構成することにより、Ｓｉベース基板１上でマイクロ波信号は下部電極層４２でシールドされ、Ｓｉの高い誘電正接の影響を受けなくなり、従来構成よりも大幅に誘電損失を減らす効果がある。また、半導体レーザ２は基板垂直方向に上下２面に電気接続点を有する構造であるため、マイクロストリップライン４との接続の整合性が良好であるという効果もある。
【００１８】
次に、各部の特徴的な形状、材質、寸法の詳細について述べる。上部電極層４１の幅（光ファイバ３の光軸方向）は１００〜４００ミクロン前後が好適である。これは、ワイヤボンドに最低必要な電極面積と形成可能な誘電体層５の厚さ限界から決まる。誘電体層５には例えばシリカやポリイミド樹脂等を用いることができる。これらの材質が選択される理由としては、誘電正接が小さく、マイクロ波の誘電体損失を抑制できることによる。マイクロ波の伝送損失を1dB/cm以下とするには誘電正接は0.015 以下とする必要があり、0.001 以下ではマイクロ波の伝送損失0.2dB/cm以下が得られ一層好適である。誘電体層５の厚みは上部電極層４１の幅と誘電体層５の誘電率に従い、マイクロストリップライン４のインピーダンスが５０オームに整合するように２０〜１００ミクロンの幅で調整できる。このとき、誘電体層５の厚みと半導体レーザ２の厚みとの差がワイヤ６のボンディング部に段差を生じさせ、ワイヤ６が過剰に長くなってしまう原因を発生させる。これはワイヤ６のボンディング部の段差をなくすことにより、解消することができる。すなわち、マイクロストリップライン４の厚みを半導体レーザ２の厚みに整合させるか、Ｓｉベース基板１に半導体レーザ２の実装領域とその他領域に段差を形成してワイヤ６両端の接合面を整合させることにより実現できる。好ましくは、ワイヤ６両端の接合面の段差が完全に０であることが最っとも望ましいが、少なくとも半導体レーザ２の厚みよりも小さければ、従来に比し、十分な効果が得られ、許容される。これにより、ワイヤ６に起因するインダクタンスを小さくすることができ、共振によって発生する帯域内の局所的に伝送損失の大きな部分（ディップ）を高周波側にシフトさせることができ、広帯域を確保できる。
【００１９】
次に、上記光半導体装置の製造方法について述べる。
【００２０】
まず、Ｓｉベース基板１の表層に所望の形状に耐エッチング膜である窒化シリコン膜をパターン形成し、そのパターンをマスクにしてＵ溝１２を所望の深さまで水酸化カリウム液を用い、異方性エッチングする。
【００２１】
次に、下部電極層４２をパターン形成する。これには例えばメタルマスクと真空蒸着を用いて行うことができる。下部電極層４２の材質は次に行うエッチングへの耐性と導電性の点からＡｕが望ましい。また、シリコンとの密着性からＣｒまたはＴｉ等を下地層として形成する必要がある。また、半導体レーザ２を接合するために、厚さ２〜３μｍ程度のＡｕＳｎ半田層がＵ溝１２内の一領域に形成される。次に、先に形成した窒化シリコン膜および下部電極層４２をマスクにして水酸化カリウム液を用い、異方性エッチングを行い、Ｖ溝１０を形成する。最後に誘電体層５および上部電極層４１をパターン形成し、Ｖ溝１０とＵ溝１２の交叉部にダイシングで溝を形成し、光ファイバ３の突き当て部を形成して完成する。
【００２２】
なお、図２（ａ）〜（ｄ）に示す光半導体装置Ｍ２のように、下部電極層４２を平坦な基板１上に形成し、その上に半導体レーザ２及び誘電体層５，上部電極層４１から成るマイクロストリップライン４を形成してもよく、本発明の要旨を逸脱しない範囲で適宜変更し実施が可能である。
【００２３】
【実施例】
次に、さらに詳細な実施例について説明する。
【００２４】
まず、Ｓｉベース基板１には、厚さ１ｍｍ、抵抗率１０Ω・cmの基板を用いた。Ｓｉベース基板１の外形は1.6 ×4.0mm にし、光ファイバ３が実装されるＶ溝１０の長さは3mm にした。マイクロストリップライン４はＳｉベース基板１上で半導体レーザ２の実装部から基板の外周に向かって0.65mm配線した。これはＳｉベース基板１の外形に依存しており、Ｓｉベース基板１のパッケージへの実装上、最低必要な長さである。マイクロストリップライン４はＳｉベース基板１上の厚さ０．５ミクロンのＣｒ／Ａｕ下部電極層４２と、その上に厚さ３０ミクロンのシリカ誘電体層５と、さらにその上に厚さ４ミクロン、幅１００ミクロンのＣｒ／Ａｕ上部電極層とで構成した。
【００２５】
これにより、マイクロストリップライン４を伝搬するマイクロ波信号は下部電極層４２よりも上に電磁界が閉じこめられることから、Ｓｉの高い誘電正接の影響を全く受けない効果があり、マイクロストリップライン４の伝搬損失を例えば１０ＧＨｚで0.1dB 未満に抑制できた。従来の電極構成ではＳｉ基板への電磁界のしみだしがあるため、Ｓｉによる大きな誘電体損失を受けることになる。Ｓｉの誘電正接はその抵抗率によって異なり、例えば本実施例で用いた１０Ω・cmでは誘電正接は約3.3 であり、１０ＧＨｚのマイクロ波信号では単位長あたりの損失は1 0dB/cm以上となり、配線長0.65mmの損失は6.5dB 以上となる。これは抵抗率の高いＳｉを用いることで改善することができるが、誘電正接0.01程度が限界であり、シリカと比較して二桁以上大きい。
【００２６】
次に、Ｕ溝１２の深さは７０ミクロン、Ｖ溝１０の深さは177.6 ミクロンにし、厚さ１００ミクロンの半導体レーザ２をＵ溝１２内に実装した。半導体レーザ２の活性層形成面の電極はＵ溝１２内に引きまわされた下部電極層４２上に形成された厚さ２ミクロンのＡｕＳｎ半田を介して下部電極層４２と接続した。ワイヤ６には金リボンを用い、半導体レーザ２の活性層反対面の電極と上部電極層４１とを配線長５０ミクロンで接続した。光ファイバ３はＶ溝１０内に実装することにより、機械的な精度のみで半導体レーザ２との光接続を行った。
【００２７】
これにより、ワイヤ６によるインダクタンスは０．１ｎＨ以下に抑えることができ、半導体レーザ２の帯域幅１５ＧＨｚ以内では共振によるディップが発生しなかった。従来ワイヤ６は接続点に段差があるため、ワイヤボンドで約４００ミクロンの配線を行っていた。そのため約７ＧＨｚにディップが発生していたが、本発明により一層改善できた。
【００２８】
【発明の効果】
本発明の光半導体装置によれば、以下に示す顕著で優れた効果を奏することができる。
【００２９】
・基板上でマイクロ波を伝送する際、基板による誘電体損失をなくすことができ、高周波での伝送損失を飛躍的に抑制できる上、基板上の配線長を長くとることが可能である。
【００３０】
・いかなる抵抗率の基板材料も利用できることから、汎用性のあるモジュール設計とすることが可能である。
【００３１】
・複数の素子に配線を行う必要のある場合、配線間の容量を小さくできる上に、グランド電極の共通化が容易となる。
【００３２】
・基板上の伝送線から光半導体素子へのマイクロ波給電用リード線の長さを極力短くできることにより、リード線のインダクタンスによる共振をより高周波側へ退避させることができ、光半導体装置の広帯域化を図れる。
【００３３】
・基板上の伝送線と光半導体素子との電磁界フィールドの整合性をきわめて良好とすることができる。
【００３４】
・非常に簡便な工程により、深さの異なるＶ溝もしくはＵ溝を形成することができ、マイクロ波の接続部と光波の接続部の整合性を各々独立に好適に制御することが可能である。
【００３５】
・光，電気，それぞれに最適な結合設計を見いだすことができる以上の効果により、本発明を採用すれば広帯域で優れた光半導体装置を提供することが可能になる。
【図面の簡単な説明】
【図１】本発明に係る光半導体装置を説明する図であり、（ａ）は光半導体装置の平面図、（ｂ）は側面図、（ｃ）はＶ溝の領域を示す（ａ）におけるＡ−Ａ線断面図、（ｄ）は光半導体素子の活性層の近傍を示す（ａ）におけるＢ−Ｂ線断面図である。
【図２】本発明に係る他の光半導体装置を説明する図であり、（ａ）は光半導体装置の平面図、（ｂ）は側面図、（ｃ）はＶ溝の領域を示す（ａ）におけるＡ−Ａ線断面図、（ｄ）は光半導体素子の活性層の近傍を示す（ａ）におけるＢ−Ｂ線断面図である。
【図３】従来の光半導体装置を説明する図であり、（ａ）は平面図、（ｂ）は側面図である。
【符号の説明】
１ Ｓｉベース基板
２ 半導体レーザ
３ 光ファイバ
４ マイクロストリップライン
５ 誘電体層
６ ワイヤ
１０ Ｖ溝
１１ Ｖ溝
１２ Ｕ溝
４１ 上部電極層
４２ 下部電極層
４３，４４ 電極層
Ｍ１，Ｍ２ 光半導体装置
【発明の属する技術分野】
本発明は、例えば２．５ＧＨｚ以上の広帯域の光ファイバー通信システムに使用される光半導体装置に関する。
【０００２】
【従来の技術】
近年、ＣＡＴＶ，公衆通信の分野において、光ファイバー通信の実用化が始まっている。従来より、高速，高信頼性の光半導体モジュールが同軸型あるいはDual-inline 型と呼ばれるモジュール構造で実現されており、これらは主に幹線系と呼ばれる領域ですでに実用化されている。
【０００３】
これに対し、最近では、Ｓｉ（シリコン）ベース基板（パッケージ内に載置されるサブマウント、Ｓｉプラットホームともいう）上で、光半導体素子と光ファイバを機械的精度のみで高精度に位置決め実装する技術を用いた光モジュールが盛んに開発されている。これらは主に加入者系と呼ばれる領域での実用化が目標とされており、小型化，低背化，低コスト化等が要求されている。またその一方で、広帯域化が重要な課題となっている。
【０００４】
〔従来例１〕
従来、光半導体素子として半導体レーザが配設されたＳｉベース基板上への実装構造は、図３に示すように、半導体レーザ素子２の活性層がＳｉベース基板１側に位置し、半導体レーザ素子２はその活性層側の電極層４４における所定位置にアライメントされ、例えばＡｕＳｎ等の半田で接合されている。また、半導体レーザ素子２の活性層に対して反対側に位置する面の電極と電極層４３とはワイヤ６で電気的に接続される。また、光ファイバ３はＶ溝１０上に実装されることにより、先に実装された半導体レーザ素子２との間で機械的に光学的なアライメントが行われる。
【０００５】
〔従来例２〕
また、Ｓｉベース基板の下面にグラウンド電極、上面にストリップ線路が形成されていわゆるマイクロストリップラインを構成し、このストリップ線路の一部に薄膜抵抗が用いられることにより、負荷とのインピーダンス整合が行われる方法が提案されている（例えば、米国特許番号4,937,660 号を参照）。この方法によれば、インピーダンス整合が負荷の直近のシリコンベース基板上でなされており、従来例１に比べて高周波での損失が小さく、装置が小型化できるという利点を有する。
【０００６】
なお一般に、半導体レーザ素子等の光半導体素子のインピーダンスは典型的には５オーム前後と、信号源および負荷までの伝送線で用いられる５０オームあるいは２５オームに比べて低い。そのため、信号源と負荷とのあいだで、マイクロストリップライン，リアクタンス素子等の回路部品の適当な組み合わせにより、インピーダンス整合が行われるのは一般的な技術としてあり、本従来例の他にも例えば特開平10-75003号公報にも記載がある。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来例１では、Ｓｉベース基板上の配線が信号源側のインピーダンスに整合していないため、高周波での反射波による信号波形の劣化が増大するという問題や、Ｓｉの有する大きな誘電正接のため、高周波で誘電体損失が増大するという問題がある。また、ワイヤリングの寄生インダクタンスと配線の寄生容量により、帯域内に共振による不要なディップが発生するといった問題もあり、帯域が大幅に制限される。
【０００８】
また、従来例２では、上記従来例１と同様に、Ｓｉの大きな誘電正接のため、高周波で誘電体損失が増大するという問題と、ワイヤリングの寄生インダクタンスと配線の寄生容量により、帯域内に共振による不要なディップが発生するという問題がある。
【０００９】
そこで本発明は、上記従来の問題に鑑み提案されたものであり、２．５ＧＨｚ以上の広帯域でも特性の良好な光半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明の光半導体装置は、シリコン基板と、前記シリコン基板上に載置された光導波体と、前記シリコン基板上の前記光導波体の光入射側に形成された接地電極層と、前記接地電極層上に活性層を下側にして配設され、この活性層の背面側に背面側電極を有する光半導体素子と、前記シリコン基板上に配設され、前記背面側電極に接続されたマイクロ波信号入力用の線状導電層が上面に形成された誘電体層と、から成ることを特徴とする。
【００１１】
また特に、前記背面側電極は、前記線状導電層とワイヤボンドにより接続され、前記シリコン基板上の前記光半導体素子の実装領域とその他の領域に段差を形成することによって、前記背面側電極と前記線状導電層との前記ワイヤボンドの接合面同士を近づけるようにしたことを特徴とする。
【００１２】
また、上記光半導体装置の具体的は製造方法としては、例えば耐エッチング膜をマスクに異方性エッチングにより第１の溝および第２の溝を所望の形状にパターン形成する工程と、第１の溝を含む領域に下部電極をパターン形成する工程と、耐エッチング膜および下部電極をマスクに第１の溝をさらに深く異方性エッチングする工程と、誘電体層をパターン形成する工程と、上部電極をパターン形成する工程とを含むものとする。
【００１３】
【発明の実施の形態】
以下、本発明の光半導体装置Ｍ１の実施形態を図面に基づき詳細に説明する。
【００１４】
図１において、１は不図示のパッケージ内に収容されるＳｉベース基板、２は光半導体素子である半導体レーザ、３は光導波体である光ファイバ、４１はマイクロ波信号入力用の線状導電層である上部電極層、４２は高周波をシールドする接地電極層である下部電極層、５は誘電体層、６はワイヤ（リード線）、１０はＶ溝、１２はＵ溝を示す。また、図中２ａは半導体レーザ２の活性層であり、光ファイバ３のコア部３ａと略同一高さに位置して位置決めされている。また、２ｂは半導体レーザ２の背面側電極、２ｃは活性層電極である。
【００１５】
半導体レーザ２は活性層電極２ｃをＳｉベース基板１側に配置し、下部電極層４２上の所定の位置にアライメントされ、ＡｕＳｎ等の半田で接合される。また、背面側電極２ｂと上部電極層４１とはワイヤ６で電気的に接続される。また、光ファイバ３はＶ溝１０上に実装されることにより、先に実装された半導体レーザ２との間で機械的に光学的なアライメントが高精度に行われる。
【００１６】
上部電極層４１，下部電極層４２，誘電体層５はマイクロストリップライン４を構成する。マイクロストリップライン４は外部電気系インピーダンスの５０オームに整合するように上部電極層４１の幅および誘電体層５の厚みが制御される。また、マイクロストリップライン４の一部には負荷とのインピーダンス整合を行うために、小型のチップ抵抗等の回路部品が用いられる。この回路部品の配置等は図から省略した。
【００１７】
Ｓｉベース基板１にマイクロストリップライン４を構成することにより、Ｓｉベース基板１上でマイクロ波信号は下部電極層４２でシールドされ、Ｓｉの高い誘電正接の影響を受けなくなり、従来構成よりも大幅に誘電損失を減らす効果がある。また、半導体レーザ２は基板垂直方向に上下２面に電気接続点を有する構造であるため、マイクロストリップライン４との接続の整合性が良好であるという効果もある。
【００１８】
次に、各部の特徴的な形状、材質、寸法の詳細について述べる。上部電極層４１の幅（光ファイバ３の光軸方向）は１００〜４００ミクロン前後が好適である。これは、ワイヤボンドに最低必要な電極面積と形成可能な誘電体層５の厚さ限界から決まる。誘電体層５には例えばシリカやポリイミド樹脂等を用いることができる。これらの材質が選択される理由としては、誘電正接が小さく、マイクロ波の誘電体損失を抑制できることによる。マイクロ波の伝送損失を1dB/cm以下とするには誘電正接は0.015 以下とする必要があり、0.001 以下ではマイクロ波の伝送損失0.2dB/cm以下が得られ一層好適である。誘電体層５の厚みは上部電極層４１の幅と誘電体層５の誘電率に従い、マイクロストリップライン４のインピーダンスが５０オームに整合するように２０〜１００ミクロンの幅で調整できる。このとき、誘電体層５の厚みと半導体レーザ２の厚みとの差がワイヤ６のボンディング部に段差を生じさせ、ワイヤ６が過剰に長くなってしまう原因を発生させる。これはワイヤ６のボンディング部の段差をなくすことにより、解消することができる。すなわち、マイクロストリップライン４の厚みを半導体レーザ２の厚みに整合させるか、Ｓｉベース基板１に半導体レーザ２の実装領域とその他領域に段差を形成してワイヤ６両端の接合面を整合させることにより実現できる。好ましくは、ワイヤ６両端の接合面の段差が完全に０であることが最っとも望ましいが、少なくとも半導体レーザ２の厚みよりも小さければ、従来に比し、十分な効果が得られ、許容される。これにより、ワイヤ６に起因するインダクタンスを小さくすることができ、共振によって発生する帯域内の局所的に伝送損失の大きな部分（ディップ）を高周波側にシフトさせることができ、広帯域を確保できる。
【００１９】
次に、上記光半導体装置の製造方法について述べる。
【００２０】
まず、Ｓｉベース基板１の表層に所望の形状に耐エッチング膜である窒化シリコン膜をパターン形成し、そのパターンをマスクにしてＵ溝１２を所望の深さまで水酸化カリウム液を用い、異方性エッチングする。
【００２１】
次に、下部電極層４２をパターン形成する。これには例えばメタルマスクと真空蒸着を用いて行うことができる。下部電極層４２の材質は次に行うエッチングへの耐性と導電性の点からＡｕが望ましい。また、シリコンとの密着性からＣｒまたはＴｉ等を下地層として形成する必要がある。また、半導体レーザ２を接合するために、厚さ２〜３μｍ程度のＡｕＳｎ半田層がＵ溝１２内の一領域に形成される。次に、先に形成した窒化シリコン膜および下部電極層４２をマスクにして水酸化カリウム液を用い、異方性エッチングを行い、Ｖ溝１０を形成する。最後に誘電体層５および上部電極層４１をパターン形成し、Ｖ溝１０とＵ溝１２の交叉部にダイシングで溝を形成し、光ファイバ３の突き当て部を形成して完成する。
【００２２】
なお、図２（ａ）〜（ｄ）に示す光半導体装置Ｍ２のように、下部電極層４２を平坦な基板１上に形成し、その上に半導体レーザ２及び誘電体層５，上部電極層４１から成るマイクロストリップライン４を形成してもよく、本発明の要旨を逸脱しない範囲で適宜変更し実施が可能である。
【００２３】
【実施例】
次に、さらに詳細な実施例について説明する。
【００２４】
まず、Ｓｉベース基板１には、厚さ１ｍｍ、抵抗率１０Ω・cmの基板を用いた。Ｓｉベース基板１の外形は1.6 ×4.0mm にし、光ファイバ３が実装されるＶ溝１０の長さは3mm にした。マイクロストリップライン４はＳｉベース基板１上で半導体レーザ２の実装部から基板の外周に向かって0.65mm配線した。これはＳｉベース基板１の外形に依存しており、Ｓｉベース基板１のパッケージへの実装上、最低必要な長さである。マイクロストリップライン４はＳｉベース基板１上の厚さ０．５ミクロンのＣｒ／Ａｕ下部電極層４２と、その上に厚さ３０ミクロンのシリカ誘電体層５と、さらにその上に厚さ４ミクロン、幅１００ミクロンのＣｒ／Ａｕ上部電極層とで構成した。
【００２５】
これにより、マイクロストリップライン４を伝搬するマイクロ波信号は下部電極層４２よりも上に電磁界が閉じこめられることから、Ｓｉの高い誘電正接の影響を全く受けない効果があり、マイクロストリップライン４の伝搬損失を例えば１０ＧＨｚで0.1dB 未満に抑制できた。従来の電極構成ではＳｉ基板への電磁界のしみだしがあるため、Ｓｉによる大きな誘電体損失を受けることになる。Ｓｉの誘電正接はその抵抗率によって異なり、例えば本実施例で用いた１０Ω・cmでは誘電正接は約3.3 であり、１０ＧＨｚのマイクロ波信号では単位長あたりの損失は1 0dB/cm以上となり、配線長0.65mmの損失は6.5dB 以上となる。これは抵抗率の高いＳｉを用いることで改善することができるが、誘電正接0.01程度が限界であり、シリカと比較して二桁以上大きい。
【００２６】
次に、Ｕ溝１２の深さは７０ミクロン、Ｖ溝１０の深さは177.6 ミクロンにし、厚さ１００ミクロンの半導体レーザ２をＵ溝１２内に実装した。半導体レーザ２の活性層形成面の電極はＵ溝１２内に引きまわされた下部電極層４２上に形成された厚さ２ミクロンのＡｕＳｎ半田を介して下部電極層４２と接続した。ワイヤ６には金リボンを用い、半導体レーザ２の活性層反対面の電極と上部電極層４１とを配線長５０ミクロンで接続した。光ファイバ３はＶ溝１０内に実装することにより、機械的な精度のみで半導体レーザ２との光接続を行った。
【００２７】
これにより、ワイヤ６によるインダクタンスは０．１ｎＨ以下に抑えることができ、半導体レーザ２の帯域幅１５ＧＨｚ以内では共振によるディップが発生しなかった。従来ワイヤ６は接続点に段差があるため、ワイヤボンドで約４００ミクロンの配線を行っていた。そのため約７ＧＨｚにディップが発生していたが、本発明により一層改善できた。
【００２８】
【発明の効果】
本発明の光半導体装置によれば、以下に示す顕著で優れた効果を奏することができる。
【００２９】
・基板上でマイクロ波を伝送する際、基板による誘電体損失をなくすことができ、高周波での伝送損失を飛躍的に抑制できる上、基板上の配線長を長くとることが可能である。
【００３０】
・いかなる抵抗率の基板材料も利用できることから、汎用性のあるモジュール設計とすることが可能である。
【００３１】
・複数の素子に配線を行う必要のある場合、配線間の容量を小さくできる上に、グランド電極の共通化が容易となる。
【００３２】
・基板上の伝送線から光半導体素子へのマイクロ波給電用リード線の長さを極力短くできることにより、リード線のインダクタンスによる共振をより高周波側へ退避させることができ、光半導体装置の広帯域化を図れる。
【００３３】
・基板上の伝送線と光半導体素子との電磁界フィールドの整合性をきわめて良好とすることができる。
【００３４】
・非常に簡便な工程により、深さの異なるＶ溝もしくはＵ溝を形成することができ、マイクロ波の接続部と光波の接続部の整合性を各々独立に好適に制御することが可能である。
【００３５】
・光，電気，それぞれに最適な結合設計を見いだすことができる以上の効果により、本発明を採用すれば広帯域で優れた光半導体装置を提供することが可能になる。
【図面の簡単な説明】
【図１】本発明に係る光半導体装置を説明する図であり、（ａ）は光半導体装置の平面図、（ｂ）は側面図、（ｃ）はＶ溝の領域を示す（ａ）におけるＡ−Ａ線断面図、（ｄ）は光半導体素子の活性層の近傍を示す（ａ）におけるＢ−Ｂ線断面図である。
【図２】本発明に係る他の光半導体装置を説明する図であり、（ａ）は光半導体装置の平面図、（ｂ）は側面図、（ｃ）はＶ溝の領域を示す（ａ）におけるＡ−Ａ線断面図、（ｄ）は光半導体素子の活性層の近傍を示す（ａ）におけるＢ−Ｂ線断面図である。
【図３】従来の光半導体装置を説明する図であり、（ａ）は平面図、（ｂ）は側面図である。
【符号の説明】
１ Ｓｉベース基板
２ 半導体レーザ
３ 光ファイバ
４ マイクロストリップライン
５ 誘電体層
６ ワイヤ
１０ Ｖ溝
１１ Ｖ溝
１２ Ｕ溝
４１ 上部電極層
４２ 下部電極層
４３，４４ 電極層
Ｍ１，Ｍ２ 光半導体装置
Claims (2)
- シリコン基板と、
前記シリコン基板上に載置された光導波体と、
前記シリコン基板上の前記光導波体の光入射側に形成された接地電極層と、
前記接地電極層上に活性層を下側にして配設され、この活性層の背面側に背面側電極を有する光半導体素子と、
前記シリコン基板上に配設され、前記背面側電極に接続されたマイクロ波信号入力用の線状導電層が上面に形成された誘電体層と、
から成ることを特徴とする光半導体装置。 - 前記背面側電極は、前記線状導電層とワイヤボンドにより接続され、
前記シリコン基板上の前記光半導体素子の実装領域とその他の領域に段差を形成することによって、前記背面側電極と前記線状導電層との前記ワイヤボンドの接合面同士を近づけるようにしたことを特徴とする請求項１に記載の光半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24579698A JP3769388B2 (ja) | 1998-08-31 | 1998-08-31 | 光半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24579698A JP3769388B2 (ja) | 1998-08-31 | 1998-08-31 | 光半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000077778A JP2000077778A (ja) | 2000-03-14 |
| JP3769388B2 true JP3769388B2 (ja) | 2006-04-26 |
Family
ID=17138970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24579698A Expired - Fee Related JP3769388B2 (ja) | 1998-08-31 | 1998-08-31 | 光半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3769388B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4605850B2 (ja) * | 2000-03-30 | 2011-01-05 | 京セラ株式会社 | 光実装基板の製造方法 |
| JP2002151781A (ja) * | 2000-11-10 | 2002-05-24 | Mitsubishi Electric Corp | 光素子モジュール |
-
1998
- 1998-08-31 JP JP24579698A patent/JP3769388B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000077778A (ja) | 2000-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0638829B1 (en) | Opto-electronic hybrid integration platform, optical sub-module, opto-electronic hybrid integration circuit, and process for fabricating platform | |
| JP3204355B2 (ja) | 光／電子ハイブリッド実装基板およびその製造方法ならびに光／電子ハイブリッド集積回路 | |
| JP2001320208A (ja) | 高周波回路及びそれを用いたモジュール、通信機 | |
| JP4422146B2 (ja) | 導電性半導体基板上の電極パッド | |
| US6862378B2 (en) | Silicon-based high speed optical wiring board | |
| JP2001102820A (ja) | 高周波回路 | |
| JP3823102B2 (ja) | 光伝送モジュール | |
| JP3769388B2 (ja) | 光半導体装置 | |
| JPH09172221A (ja) | 光半導体素子の実装構造 | |
| JP4041226B2 (ja) | 光半導体装置 | |
| JP3438443B2 (ja) | 光デバイス | |
| JP3916072B2 (ja) | 交流結合回路 | |
| JP2003078196A (ja) | 光モジュール | |
| JP4231166B2 (ja) | 光半導体装置 | |
| US6882761B2 (en) | Silicon platform for optical modules | |
| CA2331970A1 (en) | Silicon platform for optical modules | |
| JP2002050821A (ja) | 光実装基板及びそれを用いた光モジュール | |
| JP2000164970A (ja) | 光素子モジュール | |
| US9179548B2 (en) | Controlled-impedance out-of-substrate package structures employing electrical devices, and related assemblies, components, and methods | |
| JP2004200279A (ja) | 光電子装置 | |
| JP3470052B2 (ja) | 高周波用部品の接続構造 | |
| JP2004040257A (ja) | 高速信号線 | |
| JP2802375B2 (ja) | 電気素子・光素子混載回路の周波数特性伸張法 | |
| JP2001094189A (ja) | セラミックパッケージ | |
| JP2004200331A (ja) | 光通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050407 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060131 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060206 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |