JP2002050821A - 光実装基板及びそれを用いた光モジュール - Google Patents
光実装基板及びそれを用いた光モジュールInfo
- Publication number
- JP2002050821A JP2002050821A JP2000231941A JP2000231941A JP2002050821A JP 2002050821 A JP2002050821 A JP 2002050821A JP 2000231941 A JP2000231941 A JP 2000231941A JP 2000231941 A JP2000231941 A JP 2000231941A JP 2002050821 A JP2002050821 A JP 2002050821A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- substrate
- dielectric layer
- wiring pattern
- less
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Abstract
(57)【要約】
【課題】 簡便な方法でＳｉ基板の漏れコンダクタン
ス、誘電正接の影響を極力抑制し、光実装基板の広帯域
化をはかる光実装基板及び光モジュールを提供するこ
と。 【解決手段】 光半導体素子２配設させる基板１が２４
０Ω・ｃｍ以上の抵抗率を有する単結晶シリコンから成
るとともに、光半導体素子２に接続させる配線パターン
４が基板１の表面に形成された厚さ１０μｍ以下の誘電
体層５０上に設けられていることを特徴とする光実装基
板とし、この光実装基板上に配線パターン４に接続した
光半導体素子２を配設するとともに、配線パターン４に
基本周波数１０ＧＨｚ以下の矩形波を伝送するようにし
たことを特徴とする光モジュールとする。
ス、誘電正接の影響を極力抑制し、光実装基板の広帯域
化をはかる光実装基板及び光モジュールを提供するこ
と。 【解決手段】 光半導体素子２配設させる基板１が２４
０Ω・ｃｍ以上の抵抗率を有する単結晶シリコンから成
るとともに、光半導体素子２に接続させる配線パターン
４が基板１の表面に形成された厚さ１０μｍ以下の誘電
体層５０上に設けられていることを特徴とする光実装基
板とし、この光実装基板上に配線パターン４に接続した
光半導体素子２を配設するとともに、配線パターン４に
基本周波数１０ＧＨｚ以下の矩形波を伝送するようにし
たことを特徴とする光モジュールとする。
Description
【０００１】
【発明の属する技術分野】本発明は光ファイバ通信シス
テムに用いられる光実装基板及びそれを用いた光モジュ
ールに関する。
テムに用いられる光実装基板及びそれを用いた光モジュ
ールに関する。
【０００２】
【従来の技術】近年、ＣＡＴＶや公衆通信網、構内通信
網（ＬＡＮ）といった分野において、光ファイバ通信の
実用化が始まっている。従来、高速で高信頼性の光半導
体モジュールが同軸型あるいはバタフライ型と呼ばれる
パッケージ形状で実現されており、これらは主に幹線系
と呼ばれる領域ですでに実用化されている。
網（ＬＡＮ）といった分野において、光ファイバ通信の
実用化が始まっている。従来、高速で高信頼性の光半導
体モジュールが同軸型あるいはバタフライ型と呼ばれる
パッケージ形状で実現されており、これらは主に幹線系
と呼ばれる領域ですでに実用化されている。
【０００３】これに対し最近では、Ｓｉプラットホーム
と呼ばれる基板上で、光素子とファイバとを機械的精度
のみで高精度に位置決め実装する技術を用いた光モジュ
ールが盛んに開発されている。これらは主にアクセス系
と呼ばれる領域やＬＡＮでの実用化が期待されており、
小型、低背化、低コスト化等が要求されている。またそ
の一方で、近年のデータ伝送トラフィックの爆発的な増
大にともないアクセス系やＬＡＮにおいても広帯域化が
重要な課題となっている。
と呼ばれる基板上で、光素子とファイバとを機械的精度
のみで高精度に位置決め実装する技術を用いた光モジュ
ールが盛んに開発されている。これらは主にアクセス系
と呼ばれる領域やＬＡＮでの実用化が期待されており、
小型、低背化、低コスト化等が要求されている。またそ
の一方で、近年のデータ伝送トラフィックの爆発的な増
大にともないアクセス系やＬＡＮにおいても広帯域化が
重要な課題となっている。
【０００４】従来、光半導体素子として半導体レーザ２
が配設された単結晶Ｓｉ製の光実装基板（Ｓｉプラット
ホームとも呼ばれる）は、図４に示すように、Ｓｉ基板
１の表層の一部に例えばシリカ（ＳｉＯ２）からなる誘
電体層５が埋め込み形成され、さらにその上面に、下層
／上層で例えばＣｒ／Ａｕ層またはＴｉ／Ｐｔ／Ａｕ層
からなるコプレーナ電極４とＶ溝７とから構成される。
コプレーナ電極４は中心導体４０，接地導体４１，４２
とからなり、高周波信号伝送に適した構成である。中心
導体４０と接地導体４１，４２との間隔はコプレーナ電
極４の特性インピーダンスが駆動用ＩＣの出力インピー
ダンス（一般的には２５Ωまたは５０Ω）に整合するよ
うに調整される。Ｖ溝７は光ファイバ３を載置して半導
体レーザ２と光結合が行えるような配置及び深さで形成
されている。
が配設された単結晶Ｓｉ製の光実装基板（Ｓｉプラット
ホームとも呼ばれる）は、図４に示すように、Ｓｉ基板
１の表層の一部に例えばシリカ（ＳｉＯ２）からなる誘
電体層５が埋め込み形成され、さらにその上面に、下層
／上層で例えばＣｒ／Ａｕ層またはＴｉ／Ｐｔ／Ａｕ層
からなるコプレーナ電極４とＶ溝７とから構成される。
コプレーナ電極４は中心導体４０，接地導体４１，４２
とからなり、高周波信号伝送に適した構成である。中心
導体４０と接地導体４１，４２との間隔はコプレーナ電
極４の特性インピーダンスが駆動用ＩＣの出力インピー
ダンス（一般的には２５Ωまたは５０Ω）に整合するよ
うに調整される。Ｖ溝７は光ファイバ３を載置して半導
体レーザ２と光結合が行えるような配置及び深さで形成
されている。
【０００５】Ｓｉ基板１への誘電体層５の埋め込みは、
例えば、初めにＳｉ上に異方性エッチングによって溝を
形成する。次に、ＴＥＯＳ ＣＶＤ法によってシリカ厚
膜を形成し、最後に基板表面を研磨して不要なシリカ膜
を取り除く方法によって作製される。
例えば、初めにＳｉ上に異方性エッチングによって溝を
形成する。次に、ＴＥＯＳ ＣＶＤ法によってシリカ厚
膜を形成し、最後に基板表面を研磨して不要なシリカ膜
を取り除く方法によって作製される。
【０００６】上記構成において、半導体であるＳｉは漏
れコンダクタンスが大きく、また、誘電正接も大きいた
め基板として用い、その上に高周波伝送配線を形成した
とき、配線の伝送損失が大きくなる。そのため、一般
に、上述したとおりＳｉ上に誘電体層が形成され、その
上に電極層が形成される。例えば、特開平８−７８６５
７号公報によれば、シリカ膜からなる誘電体層の膜厚は
５０μｍ以上必要とされていた。
れコンダクタンスが大きく、また、誘電正接も大きいた
め基板として用い、その上に高周波伝送配線を形成した
とき、配線の伝送損失が大きくなる。そのため、一般
に、上述したとおりＳｉ上に誘電体層が形成され、その
上に電極層が形成される。例えば、特開平８−７８６５
７号公報によれば、シリカ膜からなる誘電体層の膜厚は
５０μｍ以上必要とされていた。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来例では、誘電体層５の形成によって生じる基板のそり
の制御が困難である。周囲の環境温度が変化したとき、
Ｓｉとシリカの線膨張係数差によってそり量が変動し、
Ｓｉプラットホーム１上に実装した半導体レーザ２と光
ファイバ３との光学系にずれを生じさせ、結合損失が変
動する問題があった。特に、上記従来例以外に、半導体
レーザ２と光ファイバ３との間にレンズ等の光学系を有
した場合、より顕著に光学特性へ影響が及ぼされる。
来例では、誘電体層５の形成によって生じる基板のそり
の制御が困難である。周囲の環境温度が変化したとき、
Ｓｉとシリカの線膨張係数差によってそり量が変動し、
Ｓｉプラットホーム１上に実装した半導体レーザ２と光
ファイバ３との光学系にずれを生じさせ、結合損失が変
動する問題があった。特に、上記従来例以外に、半導体
レーザ２と光ファイバ３との間にレンズ等の光学系を有
した場合、より顕著に光学特性へ影響が及ぼされる。
【０００８】また、基板への誘電体層５の埋め込み工程
に多大の工数を要す問題もある。すなわち、工程が複雑
であり、多く作業が必要である上、基板のそりや研磨表
面状態の品質管理が難しいといった問題があった。
に多大の工数を要す問題もある。すなわち、工程が複雑
であり、多く作業が必要である上、基板のそりや研磨表
面状態の品質管理が難しいといった問題があった。
【０００９】そこで本発明は、上記従来の問題に鑑み提
案されたものであり、低コストで広帯域でも特性が良好
な光実装基板及びそれを用いた光モジュールを提供する
ことを目的とする。
案されたものであり、低コストで広帯域でも特性が良好
な光実装基板及びそれを用いた光モジュールを提供する
ことを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明の光実装基板は、光半導体素子を配設させる
基板が２４０Ω・ｃｍ以上の抵抗率を有する単結晶シリ
コンから成るとともに、前記光半導体素子に接続させる
配線パターンが前記基板の表面に形成された厚さ１０μ
ｍ以下の誘電体層上に設けられていることを特徴とす
る。
に、本発明の光実装基板は、光半導体素子を配設させる
基板が２４０Ω・ｃｍ以上の抵抗率を有する単結晶シリ
コンから成るとともに、前記光半導体素子に接続させる
配線パターンが前記基板の表面に形成された厚さ１０μ
ｍ以下の誘電体層上に設けられていることを特徴とす
る。
【００１１】また、本発明の光モジュールは前記光実装
基板上に前記配線パターンに接続した光半導体素子を配
設するとともに、前記配線パターンに基本周波数１０Ｇ
Ｈｚ以下の矩形波を伝送するようにしたことを特徴とす
る。
基板上に前記配線パターンに接続した光半導体素子を配
設するとともに、前記配線パターンに基本周波数１０Ｇ
Ｈｚ以下の矩形波を伝送するようにしたことを特徴とす
る。
【００１２】具体的には、配線パターンに伝える信号は
１０ＧＨｚ以下の基本周波数その他で構成され、前記基
板は抵抗率２４０Ω・ｃｍ以上であって、前記誘電体層
の膜厚が１．０μｍ以下であることを特徴とする。ま
た、配線パターンに伝える信号は１０ＧＨｚの基本周波
数その他で構成され、前記基板は抵抗率１００００Ω・
ｃｍ以上であって、前記誘電体の膜厚が１０μｍ以下で
あることを特徴とする。
１０ＧＨｚ以下の基本周波数その他で構成され、前記基
板は抵抗率２４０Ω・ｃｍ以上であって、前記誘電体層
の膜厚が１．０μｍ以下であることを特徴とする。ま
た、配線パターンに伝える信号は１０ＧＨｚの基本周波
数その他で構成され、前記基板は抵抗率１００００Ω・
ｃｍ以上であって、前記誘電体の膜厚が１０μｍ以下で
あることを特徴とする。
【００１３】
【発明の実施の形態】以下、本発明の光実装基板の実施
形態を模式的に図示した図面に基づき詳細に説明する。
形態を模式的に図示した図面に基づき詳細に説明する。
【００１４】図１は本発明に係わる光実装基板及び光モ
ジュールの斜視図である。図中、１は単結晶から成り２
４０Ω・ｃｍ以上の抵抗率を有するＳｉ（シリコン）基
板、２は光半導体素子である半導体レーザ、３は半導体
レーザに光接続させるための光導波体である光ファイ
バ、４３、４４、４５はマイクロ波信号（１０ＧＨｚ以
下の矩形波）入出力用の線状導電層である電極層（配線
パターン）、４６，４７は接地電極層（配線パター
ン）、５０はＳｉ基板１の表面に形成された厚さ１０μ
ｍ以下の誘電体層（誘電体膜）、６はワイヤ（リード
線）、７０，７１はＶ溝（それぞれ光ファイバ搭載用Ｖ
溝、モニタフォトダイオード光路用Ｖ溝）、８はモニタ
フォトダイオードである。
ジュールの斜視図である。図中、１は単結晶から成り２
４０Ω・ｃｍ以上の抵抗率を有するＳｉ（シリコン）基
板、２は光半導体素子である半導体レーザ、３は半導体
レーザに光接続させるための光導波体である光ファイ
バ、４３、４４、４５はマイクロ波信号（１０ＧＨｚ以
下の矩形波）入出力用の線状導電層である電極層（配線
パターン）、４６，４７は接地電極層（配線パター
ン）、５０はＳｉ基板１の表面に形成された厚さ１０μ
ｍ以下の誘電体層（誘電体膜）、６はワイヤ（リード
線）、７０，７１はＶ溝（それぞれ光ファイバ搭載用Ｖ
溝、モニタフォトダイオード光路用Ｖ溝）、８はモニタ
フォトダイオードである。
【００１５】半導体レーザ２は不図示の活性層電極をＳ
ｉ基板１側に配置し、電極層４３上の所定位置にアライ
メントされ、ＡｕＳｎ等の半田で接合される。また、活
性層の背面側の電極と電極層４４とはワイヤ６で電気的
に接続される。また光ファイバ３はＶ溝７０上に実装さ
れることにより、先に実装された半導体レーザ２との間
で高精度に機械的な光学的アライメントがなされる。
ｉ基板１側に配置し、電極層４３上の所定位置にアライ
メントされ、ＡｕＳｎ等の半田で接合される。また、活
性層の背面側の電極と電極層４４とはワイヤ６で電気的
に接続される。また光ファイバ３はＶ溝７０上に実装さ
れることにより、先に実装された半導体レーザ２との間
で高精度に機械的な光学的アライメントがなされる。
【００１６】電極層４３，電極層４４，接地電極層４
６，４７はコプレーナ電極４（本実施例では非対称コプ
レーナストリップライン）を構成する。コプレーナ電極
４は外部電気系インピーダンスの２５または５０オーム
に整合するように誘電体層５０の厚みに従って電極層４
３，４４の幅，電極層４３，４４と接地電極層４６，４
７との間隔が各々制御される。また、コプレーナ電極４
の一部には半導体レーザ２と直列に終端抵抗が挿入され
るが、簡単のため図から省略した。
６，４７はコプレーナ電極４（本実施例では非対称コプ
レーナストリップライン）を構成する。コプレーナ電極
４は外部電気系インピーダンスの２５または５０オーム
に整合するように誘電体層５０の厚みに従って電極層４
３，４４の幅，電極層４３，４４と接地電極層４６，４
７との間隔が各々制御される。また、コプレーナ電極４
の一部には半導体レーザ２と直列に終端抵抗が挿入され
るが、簡単のため図から省略した。
【００１７】次に、各部の特徴的な形状、材質、寸法の
詳細について述べる。電極層４３，４４の幅は１００〜
４００μｍ前後が好適である。これは、ワイヤボンドに
最低必要な電極面積と形成可能な誘電体層５０の厚さ限
界から決定される。誘電体層５０には例えばシリカ（Ｓ
ｉＯ２）やポリイミド樹脂等を用いることが可能であ
る。これらの材質が選択される理由としては、絶縁性が
高く、誘電正接が小さいため、マイクロ波の伝送損失を
低減できること等による。
詳細について述べる。電極層４３，４４の幅は１００〜
４００μｍ前後が好適である。これは、ワイヤボンドに
最低必要な電極面積と形成可能な誘電体層５０の厚さ限
界から決定される。誘電体層５０には例えばシリカ（Ｓ
ｉＯ２）やポリイミド樹脂等を用いることが可能であ
る。これらの材質が選択される理由としては、絶縁性が
高く、誘電正接が小さいため、マイクロ波の伝送損失を
低減できること等による。
【００１８】コプレーナ電極４がＳｉ基板１の導電性や
誘電正接の影響を極力受けないようにするには、抵抗率
の高い（導電率の小さい）Ｓｉを選択し、誘電体層５０
をなるべく厚くする必要がある。しかしながら、誘電体
層５０については作製プロセスとトレードオフの関係に
あり、厚くしすぎればＳｉと誘電体層の熱膨張係数差に
より、Ｓｉ基板１が変形したり誘電体層５にクラックが
入る等の不具合が生じる他、作製に時間が多くの時間と
労力を要するので好ましくない。
誘電正接の影響を極力受けないようにするには、抵抗率
の高い（導電率の小さい）Ｓｉを選択し、誘電体層５０
をなるべく厚くする必要がある。しかしながら、誘電体
層５０については作製プロセスとトレードオフの関係に
あり、厚くしすぎればＳｉと誘電体層の熱膨張係数差に
より、Ｓｉ基板１が変形したり誘電体層５にクラックが
入る等の不具合が生じる他、作製に時間が多くの時間と
労力を要するので好ましくない。
【００１９】
【表１】
【００２０】表１に作製コストのかかる誘電体層の埋め
込み形成を行わず、Ｓｉ基板に直接シリカ膜を形成した
ときのＳｉ基板の変形、すなわち、そり量を測定した結
果を示す。ここで、そり量とは基板表面に沿って３０ｍ
ｍ幅で走引したときの凹凸の最大幅である。基板のそり
量としては１０μｍ以下が望まれ、シリカ膜の場合、膜
厚１０μｍ以下とする必要がある。
込み形成を行わず、Ｓｉ基板に直接シリカ膜を形成した
ときのＳｉ基板の変形、すなわち、そり量を測定した結
果を示す。ここで、そり量とは基板表面に沿って３０ｍ
ｍ幅で走引したときの凹凸の最大幅である。基板のそり
量としては１０μｍ以下が望まれ、シリカ膜の場合、膜
厚１０μｍ以下とする必要がある。
【００２１】
【表２】
【００２２】表２にＳｉ基板上に誘電体層５としてシリ
カ膜を用い厚さ０，１０μｍ（ここで、誘電体層厚０μ
ｍとは自然酸化膜のみであることを示す）のそれぞれの
場合について、基本周波数が１０ＧＨｚの高周波信号
（矩形波）をコプレーナ電極に伝送したときの伝送損失
の基板抵抗率依存性を示す。図２は表２の結果をグラフ
に示したものである。基板の抵抗率の制御はＢ等の不純
物ドープ量を制御することにより行った。
カ膜を用い厚さ０，１０μｍ（ここで、誘電体層厚０μ
ｍとは自然酸化膜のみであることを示す）のそれぞれの
場合について、基本周波数が１０ＧＨｚの高周波信号
（矩形波）をコプレーナ電極に伝送したときの伝送損失
の基板抵抗率依存性を示す。図２は表２の結果をグラフ
に示したものである。基板の抵抗率の制御はＢ等の不純
物ドープ量を制御することにより行った。
【００２３】光実装基板の電気配線に要求される伝送損
失特性は、光の伝送距離や電気配線の距離によっても異
なるが、基板内での配線距離として３ｍｍ程度までを想
定すると、単位長当たり伝送損失３ｄＢ／ｃｍ以下（伝
送損失１ｄＢ以下）が必要である。
失特性は、光の伝送距離や電気配線の距離によっても異
なるが、基板内での配線距離として３ｍｍ程度までを想
定すると、単位長当たり伝送損失３ｄＢ／ｃｍ以下（伝
送損失１ｄＢ以下）が必要である。
【００２４】表２の結果によれば、誘電体層を形成しな
い場合、基板抵抗率を２４０Ω・ｃｍ以上にすることに
よってこの条件を満足する。
い場合、基板抵抗率を２４０Ω・ｃｍ以上にすることに
よってこの条件を満足する。
【００２５】しかしながら、誘電体層が自然酸化膜のみ
の場合、一般に半導体レーザは直流を重畳して用いられ
るため、直流のリーク電流による不要な電力を消費して
しまう観点から、数百ｎｍ以上の誘電体層を形成する必
要がある。
の場合、一般に半導体レーザは直流を重畳して用いられ
るため、直流のリーク電流による不要な電力を消費して
しまう観点から、数百ｎｍ以上の誘電体層を形成する必
要がある。
【００２６】したがって、上記構成において、Ｓｉ基板
抵抗率を２４０Ω・ｃｍ以上、誘電体層１．０μｍ以下
とすることにより、１０Ｇｂｐｓ伝送用光実装基板に好
適に用いることができる。
抵抗率を２４０Ω・ｃｍ以上、誘電体層１．０μｍ以下
とすることにより、１０Ｇｂｐｓ伝送用光実装基板に好
適に用いることができる。
【００２７】また、電気配線距離が３ｍｍを越える光電
子混載型基板に用いられるような場合には、Ｓｉ基板抵
抗率を１００００Ω・ｃｍ以上とし、誘電体層を１０μ
ｍ以下とすることにより、同様に１０Ｇｂｐｓ伝送用光
実装基板に好適に用いることができる。
子混載型基板に用いられるような場合には、Ｓｉ基板抵
抗率を１００００Ω・ｃｍ以上とし、誘電体層を１０μ
ｍ以下とすることにより、同様に１０Ｇｂｐｓ伝送用光
実装基板に好適に用いることができる。
【００２８】なお、本実施形態では、光導波体として光
ファイバを用いた例について示したが、基板に一体的に
作製した光導波路としてもよく、その他の構成において
も、本発明の要旨を逸脱しない範囲で適宜変更し実施が
可能である。
ファイバを用いた例について示したが、基板に一体的に
作製した光導波路としてもよく、その他の構成において
も、本発明の要旨を逸脱しない範囲で適宜変更し実施が
可能である。
【００２９】
【実施例】次に、さらに詳細な実施例について説明す
る。
る。
【００３０】まず、Ｓｉ基板１には、厚さ１．０ｍｍ、
抵抗率１０００Ω・ｃｍの基板を用いた。Ｓｉ基板１の
外形は３．０×５．５ｍｍにし、ファイバ３が実装され
るＶ溝１０の長さは４ｍｍにした。コプレーナ電極４は
Ｓｉ基板１上で半導体レーザ２の実装部から基板の外周
に向かって１．３５ｍｍ配線した。これはＳｉ基板１の
外形に依存しており、Ｓｉ基板１の機械的強度やパッケ
ージへの実装上、必要な長さである。コプレーナ電極４
はＳｉ基板１上に厚さ１μｍの熱酸化によって形成され
たシリカからなる誘電体層５と、さらにその上に厚さ
０．６μｍ、幅２００μｍのＣｒ／Ａｕ電極層４３，４
４，４５と、接地電極層４６，４７とで構成した。電極
層４３，４４と接地電極層４６，４７との間隔は各々５
０μｍにした。
抵抗率１０００Ω・ｃｍの基板を用いた。Ｓｉ基板１の
外形は３．０×５．５ｍｍにし、ファイバ３が実装され
るＶ溝１０の長さは４ｍｍにした。コプレーナ電極４は
Ｓｉ基板１上で半導体レーザ２の実装部から基板の外周
に向かって１．３５ｍｍ配線した。これはＳｉ基板１の
外形に依存しており、Ｓｉ基板１の機械的強度やパッケ
ージへの実装上、必要な長さである。コプレーナ電極４
はＳｉ基板１上に厚さ１μｍの熱酸化によって形成され
たシリカからなる誘電体層５と、さらにその上に厚さ
０．６μｍ、幅２００μｍのＣｒ／Ａｕ電極層４３，４
４，４５と、接地電極層４６，４７とで構成した。電極
層４３，４４と接地電極層４６，４７との間隔は各々５
０μｍにした。
【００３１】図３（ａ），（ｂ）に、電極層４３の端部
（Ｓｉ基板１の外周側）から半導体レーザ２の実装部ま
でのＲｆ特性（Ｓ１１，Ｓ２１）の測定結果を示す。伝
送損失は２０ＧＨｚまで１ｄＢ以下、リターンロスは１
５ｄＢ以上であり良好であった。
（Ｓｉ基板１の外周側）から半導体レーザ２の実装部ま
でのＲｆ特性（Ｓ１１，Ｓ２１）の測定結果を示す。伝
送損失は２０ＧＨｚまで１ｄＢ以下、リターンロスは１
５ｄＢ以上であり良好であった。
【００３２】
【発明の効果】本発明の光実装基板及び光モジュールに
よれば、以下に示す顕著な効果を奏することができる。
単結晶のＳｉ基板上でマイクロ波を伝送する際、Ｓｉの
漏れコンダクタンスや誘電体損失を極力抑制することが
でき高周波での伝送損失を抑制できる。簡便な作製方法
で上記を実現できる。加工工数のかかる誘電体層を薄く
設計可能である。基板を大きくしても、基板がそりにく
い。Ｓｉ上の配線長を長くとることができる。
よれば、以下に示す顕著な効果を奏することができる。
単結晶のＳｉ基板上でマイクロ波を伝送する際、Ｓｉの
漏れコンダクタンスや誘電体損失を極力抑制することが
でき高周波での伝送損失を抑制できる。簡便な作製方法
で上記を実現できる。加工工数のかかる誘電体層を薄く
設計可能である。基板を大きくしても、基板がそりにく
い。Ｓｉ上の配線長を長くとることができる。
【００３３】以上の効果により、本発明を用いれば、低
コストで広帯域な光実装基板及び光モジュールを提供す
ることが可能になる。
コストで広帯域な光実装基板及び光モジュールを提供す
ることが可能になる。
【図１】本発明の実施形態に係る光実装基板及び光モジ
ュールを模式的に示す斜視図である。
ュールを模式的に示す斜視図である。
【図２】本発明の実施形態に係る光実装基板の特性図で
ある。
ある。
【図３】本発明の実施形態に係る光実装基板の特性図で
ある。
ある。
【図４】従来の光実装基板及び光モジュールを示す斜視
図である。
図である。
１ Ｓｉ基板 ２ 半導体レーザ ３ 光ファイバ ４ コプレーナ電極（配線パターン） ５ 誘電体層 ６ ワイヤ ７ Ｖ溝 ８ モニタフォトダイオード ４０ 電極層（中心導体） 電極層（接地導体） 電極層（接地導体） ４３ 電極層（入力側） ４４ 電極層（出力側） ４５ 電極層（中心導体） ４６ 電極層（接地導体） ４７ 電極層（接地導体） ５０ 誘電体層 ７０ Ｖ溝（光ファイバ搭載用） ７１ Ｖ溝（モニタフォトダイオード光路用）
Claims (2)
- 【請求項１】 光半導体素子を配設させる基板が２４０
Ω・ｃｍ以上の抵抗率を有する単結晶シリコンから成る
とともに、前記光半導体素子に接続させる配線パターン
が前記基板の表面に形成された厚さ１０μｍ以下の誘電
体層上に設けられていることを特徴とする光実装基板。 - 【請求項２】 前記光実装基板上に前記配線パターンに
接続した光半導体素子を配設するとともに、前記配線パ
ターンに基本周波数１０ＧＨｚ以下の矩形波を伝送する
ようにしたことを特徴とする光モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000231941A JP2002050821A (ja) | 2000-07-31 | 2000-07-31 | 光実装基板及びそれを用いた光モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000231941A JP2002050821A (ja) | 2000-07-31 | 2000-07-31 | 光実装基板及びそれを用いた光モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002050821A true JP2002050821A (ja) | 2002-02-15 |
Family
ID=18724698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000231941A Pending JP2002050821A (ja) | 2000-07-31 | 2000-07-31 | 光実装基板及びそれを用いた光モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002050821A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006030227A (ja) * | 2004-07-12 | 2006-02-02 | Opnext Japan Inc | 光モジュール |
| JP2006041234A (ja) * | 2004-07-28 | 2006-02-09 | Mitsubishi Electric Corp | 光送信モジュールおよび光受信モジュール |
| CN1320709C (zh) * | 2003-10-17 | 2007-06-06 | 株式会社日立制作所 | 光学元件安装用基片及其制造方法 |
| JP2015511027A (ja) * | 2012-03-01 | 2015-04-13 | オラクル・インターナショナル・コーポレイション | 高密度に実装された光インターコネクトを有するチップアセンブリ構成 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10504663A (ja) * | 1996-01-26 | 1998-05-06 | エイチイー・ホールディングス・インコーポレーテッド・ディービーエー・ヒューズ・エレクトロニクス | 光・電子装置／マイクロ波回路用の基体システム |
| JP2000114641A (ja) * | 1998-09-30 | 2000-04-21 | Kyocera Corp | 光半導体装置 |
-
2000
- 2000-07-31 JP JP2000231941A patent/JP2002050821A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10504663A (ja) * | 1996-01-26 | 1998-05-06 | エイチイー・ホールディングス・インコーポレーテッド・ディービーエー・ヒューズ・エレクトロニクス | 光・電子装置／マイクロ波回路用の基体システム |
| JP2000114641A (ja) * | 1998-09-30 | 2000-04-21 | Kyocera Corp | 光半導体装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1320709C (zh) * | 2003-10-17 | 2007-06-06 | 株式会社日立制作所 | 光学元件安装用基片及其制造方法 |
| JP2006030227A (ja) * | 2004-07-12 | 2006-02-02 | Opnext Japan Inc | 光モジュール |
| JP4578164B2 (ja) * | 2004-07-12 | 2010-11-10 | 日本オプネクスト株式会社 | 光モジュール |
| JP2006041234A (ja) * | 2004-07-28 | 2006-02-09 | Mitsubishi Electric Corp | 光送信モジュールおよび光受信モジュール |
| JP2015511027A (ja) * | 2012-03-01 | 2015-04-13 | オラクル・インターナショナル・コーポレイション | 高密度に実装された光インターコネクトを有するチップアセンブリ構成 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20140241659A1 (en) | Optical modulator module and semiconductor optical modulator | |
| JP2003037329A (ja) | 光送信器 | |
| JP2000012948A (ja) | 高周波レ―ザモジュ―ル、光電子素子および高周波レ―ザモジュ―ルの製造方法 | |
| EP1484630A1 (en) | Optical modulator exciting circuit | |
| US20030169133A1 (en) | High frequency transmission line, electronic parts and electronic apparatus using the same | |
| JP2002050821A (ja) | 光実装基板及びそれを用いた光モジュール | |
| JP2004093606A (ja) | 光モジュール及び光伝送装置 | |
| US7197222B1 (en) | Waveguide interface | |
| JPH06130338A (ja) | 光導波路デバイス | |
| JP3559170B2 (ja) | 導波路型光デバイス | |
| JP3823102B2 (ja) | 光伝送モジュール | |
| JP4041226B2 (ja) | 光半導体装置 | |
| JP3438443B2 (ja) | 光デバイス | |
| JP3769388B2 (ja) | 光半導体装置 | |
| US6108477A (en) | Photonic component with electrical conduction paths | |
| JP2003078196A (ja) | 光モジュール | |
| JP4231166B2 (ja) | 光半導体装置 | |
| JP3309056B2 (ja) | 高周波素子収納用パッケージ | |
| JPH07202520A (ja) | マイクロ波回路 | |
| JPH10256801A (ja) | マイクロ波回路 | |
| JP2000164970A (ja) | 光素子モジュール | |
| US6882761B2 (en) | Silicon platform for optical modules | |
| JPH10223988A (ja) | 高速光電子素子モジュール | |
| JP2001345608A (ja) | 線路変換器 | |
| WO2023017775A1 (ja) | 導波素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100420 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100602 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101019 |