JP4231166B2 - 光半導体装置 - Google Patents
光半導体装置 Download PDFInfo
- Publication number
- JP4231166B2 JP4231166B2 JP27958599A JP27958599A JP4231166B2 JP 4231166 B2 JP4231166 B2 JP 4231166B2 JP 27958599 A JP27958599 A JP 27958599A JP 27958599 A JP27958599 A JP 27958599A JP 4231166 B2 JP4231166 B2 JP 4231166B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- sub
- electrode
- base substrate
- optical semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、２．５ＧＨｚ以上の広帯域の光ファイバ通信システムに用いられ、例えば高速ロジック（論理ゲート）で駆動させる光半導体素子を半導体から成る基板上に配設して成る光半導体装置に関する。
【０００２】
【従来の技術】
近年、ＣＡＴＶや公衆通信の分野において、光ファイバ通信の実用化が始まっている。従来より、高速で高信頼性の光半導体モジュールが同軸型あるいはバタフライ型と呼ばれるパッケージ形状で実現されており、これらは主に幹線系と呼ばれる領域で既に実用化されている。
【０００３】
これに対し最近では、Ｓｉ（シリコン）サブ基板（パッケージ内に載置されるサブマウント、Ｓｉプラットホームとも称される）上で、光半導体素子と光ファイバとを機械的精度のみで高精度に位置決め実装する技術を用いた光モジュールが盛んに開発されている。これらは主にアクセス系と呼ばれる領域での実用化が目標とされており、小型化，低背化，低コスト化等が要求されている。またその一方で、近年のデータ伝送トラフィックの爆発的な増大に伴ってアクセス系においても広帯域化が重要な課題となっている。
【０００４】
以下に、従来の代表的な光半導体装置例について説明する。
【０００５】
〔従来例１〕例えば、図６（ａ）に示すように、半導体レーザ素子２の活性層がそれを配設するＳｉサブ基板１側に位置し、半導体レーザ素子２はその活性層側の入力電極４１における所定位置にアライメントされ、例えばＡｕ−Ｓｎ合金等の半田で接合されている。また、半導体レーザ素子２の活性層に対し反対側に位置する面の電極と電極４２とはワイヤ６を介して電気的に接続される。また、不図示の光ファイバはＶ溝１０上に実装されることにより、先に実装された半導体レーザ素子２との間で機械的に光学的なアライメントが行われる。
【０００６】
また、図６（ｃ）に示すように、Ｓｉサブ基板１は多層アルミナベース基板８の凹部８ａに載置され、多層アルミナベース基板８上の入力電極８１と電極８２のそれぞれに、Ｓｉサブ基板１の入力電極４１，電極４２のそれぞれが接続される。なお、図中１１は光ファイバのストッパー溝であり、８３は接地電極である。
【０００７】
〔従来例２〕
また、上記のようなＳｉサブ基板の下面に接地電極、上面に線状の電極が形成されて成る、いわゆるマイクロストリップ線路を構成し、このマイクロストリップ線路の一部に薄膜抵抗が用いられることで、負荷（光半導体素子）とのインピーダンス整合が行われる方法が提案されている（例えば、米国特許4,937,660 号を参照）。
【０００８】
この方法によれば、インピーダンス整合が負荷の直近のＳｉサブ基板上でなされ、上記従来例１に比べ高周波での損失が小さくできる利点を有する。
【０００９】
なお、一般に、半導体レーザ素子等の光半導体素子のインピーダンスは典型的には５Ω前後と、信号源から負荷までの伝送線で用いられる５０Ωあるいは２５Ωに比べて低い。そのため、信号源と負荷との間で、マイクロストリップ線路やリアクタンス素子等の回路部品の適当な組み合わせにより、インピーダンス整合が行われるのは一般的な技術であって、上述の従来例の他にも例えば特開平10-75003号公報にも記載がある。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記従来例１では、サブ基板上の配線に接地電極がないため、信号源側のインピーダンスにほとんど整合しない。そのため、マイクロ波を伝送させるような高周波において反射が大きくなり、高い周波数ほど信号が伝送されなくなったり、多重反射により特定の周波数が伝送されなくなるなどの現象が生じマイクロ波信号の帯域幅が制限される。すなわち、帯域幅の制限が信号パルスの立ち上がり、立ち下がりの急峻性やオーバシュート、アンダーシュートの特性に影響を与え、信号パルスの速度が大幅に制限される。
【００１１】
また、Ｓｉが有する大きな誘電正接のため、高周波における誘電体損失が大きいといったことも帯域幅の制限の大きな要因となる。ここで、図６（ｂ）に上記従来例１における電磁界の強い領域Ｌが等電界強度分布で図示されているように、入力電極周囲の広い範囲に渡って高い誘電正接の影響を受けることになる。
【００１２】
さらに、光半導体素子の配設部分を含めてベース基板，サブ基板上を樹脂で覆うことにより封止するが、これにより、外来のノイズが入り込むことによりノイズ電流が増大する。
【００１３】
従来例２では従来例１と同様に、Ｓｉの高い誘電正接のため、高周波で誘電体損失が増大するという問題がある。すなわち、Ｓｉサブ基板上面の線状の電極とＳｉサブ基板下面の接地電極との間に、ほとんどの電磁界が閉じこめられてマイクロ波が伝搬するため、Ｓｉの誘電正接の影響を強く受ける。
【００１４】
また、Ｓｉ基板の下面から上面にスルーホールを形成する必要があるが、スルーホールにより基板の機械的な強度が弱くなり、特に、Ｓｉ基板の場合にはスルーホールを起点にクラックが入りやすく壊れやすい。また、上下両主面にパターン形成プロセスを行う必要があり、そのプロセスが複雑化するといった問題もある。
【００１５】
そこで本発明は、上述した従来の諸問題に鑑み提案されたものであり、高速で半導体から成るサブ基板上に配設した光半導体素子を駆動する場合において、サブ基板の影響を無くし、特性が良好な光半導体装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記目的を達成する本発明の光半導体装置は、誘電体から成るベース基板及び半導体から成るサブ基板の各々の一主面上にマイクロ波伝送用の線状電極を形成し、前記サブ基板に形成された線状電極の一部に光半導体素子を接続配置するとともに、前記ベース基板と前記サブ基板とを、双方に形成された前記線状電極同士が接続されるように接合させた光半導体装置であって、前記ベース基板に形成された線状電極および前記サブ基板に形成された線状電極がそれぞれ、前記接合部と、それぞれの線状電極のうち前記接合部を除く部位である非接合部と、からなり、前記接合部の電極の幅が、前記非接合部の電極の幅よりも小さい。
【００１７】
また、サブ基板及びベース基板に形成された線状電極は、マイクロ波の進行方向に特性インピーダンスが一様となるように段状に形成されている。また、サブ基板の導電率が０．１Ｓ／cm以上である。前記ベース基板内であって、前記ベース基板と前記サブ基板との間に介在した線状電極と直接接続するように設けられた終端抵抗をさらに有する。
【００１８】
【発明の実施の形態】
以下、本発明に係る光半導体装置の実施形態について、図面に基づき詳細に説明する。図１は本発明の光半導体装置の一例を模式的に示したものであり、（ａ）は分解斜視図、（ｂ）は完成品の斜視図である。また、図２は、光半導体装置Ｍの模式的な一部断面図である。また、図３は光半導体素子２に接続させるマイクロ波伝送用の線状電極の幅を説明するための図２における端面図であり、（ａ）はＡ−Ａ’線端面図、（ｂ）はＢ−Ｂ’線端面図、（ｃ）はＣ−Ｃ’線端面図である。
【００１９】
図１（ａ），（ｂ）、図２において、１はＳｉ単結晶等の半導体（抵抗率が１０ｋΩ・cm以下とする）で異方性エッチングが可能な材料から成るサブ基板、２は光ファイバや光導波路体のような光導波体に光を入射させる光半導体素子である発光素子（半導体レーザ）、１０は例えば光ファイバ３等の光導波体を載置するためのＶ溝、４１，４２は、それぞれマイクロ波信号入力用の線状電極である入力電極，終端電極（なお、４１，４２の一方を入力電極とすると、他方が終端電極となる）、５（図２に図示）は酸化シリコン等から成る誘電体層、６はボンディングワイヤ（リード線）、７１，７２を含む７はパッケージリード、８はアルミナ等のセラミックなどから成り誘電体（抵抗率が１０ｋΩ・cmより大とする）であるベース基板、８１は入力側電極、８２は出力側電極、８３は斜線で図示したベース基板８の裏面側に形成した接地電極、８４は出力側電極８２と接地電極８３とを接続するスルーホールに形成された導体、９は気密封止樹脂、１１は光導波体のストッパー用のダイシング溝である。
【００２０】
このように光半導体装置Ｍは、誘電体から成り凹部７４を形成したベース基板８及び半導体から成るサブ基板１の各々の一主面上に、マイクロ波伝送用の線状電極４１，４２，８１，８２を形成しており、サブ基板１に形成された線状電極４１の一部に光半導体素子（半導体レーザ２）を接続配置し、ベース基板８とサブ基板１とを、双方に形成された線状電極どうしが接続されるように、また凹部７４内に半導体レーザ２が収容されるように接合させている。そして、図２に示すように、ベース基板８上にサブ基板１を完全に覆うようにエポキシ系樹脂等の封止樹脂で気密に封止している。
【００２１】
ここで特に、サブ基板１及びベース基板８に形成された線状電極は、後記するようにマイクロ波の進行方向に特性インピーダンスが一様となるように段状に形成されている。また、サブ基板１の導電率は０．１Ｓ／cm以上になるようにしている。
【００２２】
なお、本実施形態では簡単のためサブ基板１上に発光素子を配設した最も簡単な例について示したが、発光素子の発光制御を行うためのモニター用受光素子を発光素子の近傍に設けるようにしてもよく、また、光導波体を複数配設するようにしたり、受信用の受光素子，光導波体をサブ基板１の表裏主面のいずれかの主面上に配設するようにしてもよい。また、サブ基板１側の半導体レーザ２が配設される箇所を凹形状に形成して、サブ基板１とベース基板８とを接合するようにしてもよい。
【００２３】
半導体レーザ２はサブ基板１の表層に実装された光導波体に光結合させるために、その活性層側電極をサブ基板１側に配置し、入力電極４１上の所定の位置にアライメントされ、Ａｕ−Ｓｎ合金等の半田で接合される。また、活性層の背面側の電極と終端電極４２とはワイヤ６で電気的に接続される。また、入力電極４１と終端電極８１は誘電体層５（例えば１μｍ厚程度の熱酸化膜）を介してサブ基板１と絶縁される。光導波体はＶ溝１０上に実装されることにより、先に、実装された半導体レーザ２との間で機械的に光学的なアライメントが高精度に行われる。
【００２４】
サブ基板１は電極形成面を下にしてベース基板８に載置する。このとき、入力電極４１と８１、終端電極４２と８２のそれぞれ一部が電気的に接続されるように、例えばＳｎ−Ｐｂ合金等から成る薄い半田層（図示省略）を介して接続される。この半田層の厚みは電極４１と８１、電極４２と８２の交差部の電極幅またはこれらの電極と接地電極８３との間隔よりも例えば１／１０以下とすることにより、接続部に段差を生じさせないようにする。
【００２５】
入力電極４１，８１、終端電極４２，８２、接地電極８３及びベース基板８、空気層１２はマイクロストリップ線路を構成する。マイクロストリップ線路は入力電極４１，８１、終端電極４２，８２は接地電極８３と平行なほぼ同一平面内に配置され、周囲の誘電体の比誘電率と形状に合わせて、電極幅を調整し外部電気系の特性インピーダンスが２５Ωまたは５０Ωに整合するように制御される。このとき、接地電極８３はベース電極８の背面（サブ基板１が載置される面の反対面）に形成するか、またはベース電極８の内部に形成しても良い。
【００２６】
また、マイクロストリップ線路の一部には負荷とのインピーダンス整合を行うために、小型のチップ抵抗等の回路部品１３が用いられる。これにより、終端電極４２、１３、接地電極８３が接続される。
【００２７】
これにより、マイクロ波信号は電極４１，４２と接地電極８３との間にほぼ完全に電磁界が閉じこめられ、ベース基板８の誘電体中及び空気層１２中に分布させることができる。そのため、Ｓｉの高い誘電正接の影響を受けなくなり、従来構成よりも大幅に誘電体損失を減らす効果がある。
【００２８】
また、図３に示すように線状電極の幅Ｗ１〜Ｗ３を例えばＷ２＜Ｗ１＜Ｗ３となるようにすることにより、マイクロ波の進行方向に終端部までマイクロストリップ線路の特性インピーダンスを一様にすることができ、帯域幅を例えば４０ＧＨｚ程度以上まで拡大する効果がある。
【００２９】
また、図６に示す従来構成において、ベース基板及びサブ基板上を樹脂で封止した場合、サブ基板の導電率と伝送損失及びノイズ電流の関係は、図５に破線で示すごとくとなるが、本発明によればサブ基板１の導電率は、その下部に形成されたマイクロストリップ線路の伝送損失に影響を与えないようにするため、０．１〜１．０Ｓ／cm（抵抗率１〜１０Ω・cm）のＳｉ基板とすると、ノイズ電流を極端に低く（一桁以上）抑えることができ、伝送損失を従来より低く（２ｄＢ／cm以下）することができることが判明した。なお、この場合の高周波は４．５ＧＨｚ，伝送距離は１．５ｍｍ〜３ｍｍとした。
【００３０】
これにより、外部より進入する電磁波を減衰させて、通信の妨害となる雑音がマイクロストリップ線路に重畳されることを抑制する効果がある。
【００３１】
【実施例】
次に、さらに具体的な実施例について説明する。
【００３２】
まず、図１におけるＳｉサブ基板１には厚さ０．３５ｍｍ、抵抗率１０Ω・cmの基板を用いた。このＳｉサブ基板１の外形は１．６ｍｍ×４．０ｍｍとし、光ファイバ３が実装されるＶ溝１０の長さは３ｍｍとした。また、ベース基板８にはKYOCERA A473アルミナ製（比誘電率ε＝９．８）で、外形１０ｍｍ×６ｍｍ、厚さ０．５ｍｍ、２．５４ｍｍピッチの８ピンリード付きのものを使用した。
【００３３】
マイクロストリップ線路は、Ｓｉサブ基板１上で半導体レーザ２の実装部から基板の外周に向かって０．６５ｍｍの長さで配線し、そこからさらにベース基板８上に２．１５ｍｍの長さで配線した。また、マイクロストリップ線路はサブ基板１上に厚さ１μｍのシリカから成る誘電体層５と、さらにその上に厚さ４μｍ、幅ｗ１＝２５０μｍ、ｗ２＝２３５μｍ、ｗ３＝２５５μｍのＣｒ／Ａｕ（ただし、下層／上層）電極層４１，４２とベース基板８上に厚さ３μｍ、幅２５０μｍのＭｏ／Ａｕ電極層８１，８２で構成した。パッケージリード７１とマイクロストリップ線路との接続は２００μｍφのベース基板８に形成されたスルーホール電極を介して接続した。
【００３４】
これにより、入力側パッケージリードから終端電極４２の端部までの伝送線の帯域幅を４０ＧＨｚとすることができた。
【００３５】
【発明の効果】
以上詳述したように、本発明の光半導体装置によれば、以下のような効果を期待することができる。
【００３６】
・半導体から成るサブ基板上でマイクロ波を伝送する際、サブ基板による誘電体損失を極力抑制することができ、高周波での伝送損失を飛躍的に抑制できるので、帯域幅を増大した広帯域な光半導体装置を提供できる。また、これによりサブ基板上の配線長を長くとることができる。
【００３７】
・複数の素子に配線を行う場合、配線間の容量を小さくでき、ベース基板への接地も容易に行える。
【００３８】
・サブ基板上の伝送線と誘電体から成るベース基板上の伝送線との電磁界フィールドの整合性が良好であり、これも帯域幅の拡大に寄与できる。
【００３９】
・サブ基板およびセラミック技術により精密に形成されたベース基板による精密な光学的接続と、多層セラミック等から成るベース基板による良好な電気的接続を組み合わせることができ、これによりひとつのベース基板上で光接続および高周波特性に優れた光半導体装置を提供できる。
【００４０】
・接地電極をベース基板上に共通にすることにより、サブ基板に接地電極が不要となり、サブ基板の形成プロセスが単純化されるとともに、ベース基板への組立実装が簡便化できる。
【図面の簡単な説明】
【図１】本発明に係る光半導体装置の一例を模式的に説明する図であり、（ａ）は組立の様子を示す分解斜視図、（ｂ）は完成品の斜視図である。
【図２】本発明に係る光半導体装置の一例を模式的に説明する一部断面図である。
【図３】図２における端面図であり、（ａ）はＡ−Ａ’線端面図、（ｂ）はＢ−Ｂ’線端面図、（ｃ）はＣ−Ｃ’線端面図である。
【図４】本発明に係る光半導体装置の電極幅を説明するための模式図である。
【図５】本発明と従来の基板の導電率と伝送損失及びノイズ電流の関係を示す線図である。
【図６】従来の光半導体装置を模式的に説明する図であり、（ａ）はサブ基板の斜視図、（ｂ）は（ａ）におけるＤ−Ｄ線断面図、（ｃ）は光半導体装置の斜視図である。
【符号の説明】
１：サブ基板
２：半導体レーザ（光半導体素子，発光素子）
３：光ファイバ
５：誘電体層
６：ワイヤ
７：パッケージリード
８：ベース基板
９：封止樹脂
１０：Ｖ溝
１１：ダイシング溝
１２：空気層
１３：終端抵抗
４１：サブ基板の入力電極（線状電極）
４２：サブ基板の終端電極（線状電極）
７１：パッケージリードの入力電極
８１：ベース基板の入力電極（線状電極）
８２：ベース基板の終端電極（線状電極）
８３：接地電極
Ｍ：光半導体装置
【発明の属する技術分野】
本発明は、２．５ＧＨｚ以上の広帯域の光ファイバ通信システムに用いられ、例えば高速ロジック（論理ゲート）で駆動させる光半導体素子を半導体から成る基板上に配設して成る光半導体装置に関する。
【０００２】
【従来の技術】
近年、ＣＡＴＶや公衆通信の分野において、光ファイバ通信の実用化が始まっている。従来より、高速で高信頼性の光半導体モジュールが同軸型あるいはバタフライ型と呼ばれるパッケージ形状で実現されており、これらは主に幹線系と呼ばれる領域で既に実用化されている。
【０００３】
これに対し最近では、Ｓｉ（シリコン）サブ基板（パッケージ内に載置されるサブマウント、Ｓｉプラットホームとも称される）上で、光半導体素子と光ファイバとを機械的精度のみで高精度に位置決め実装する技術を用いた光モジュールが盛んに開発されている。これらは主にアクセス系と呼ばれる領域での実用化が目標とされており、小型化，低背化，低コスト化等が要求されている。またその一方で、近年のデータ伝送トラフィックの爆発的な増大に伴ってアクセス系においても広帯域化が重要な課題となっている。
【０００４】
以下に、従来の代表的な光半導体装置例について説明する。
【０００５】
〔従来例１〕例えば、図６（ａ）に示すように、半導体レーザ素子２の活性層がそれを配設するＳｉサブ基板１側に位置し、半導体レーザ素子２はその活性層側の入力電極４１における所定位置にアライメントされ、例えばＡｕ−Ｓｎ合金等の半田で接合されている。また、半導体レーザ素子２の活性層に対し反対側に位置する面の電極と電極４２とはワイヤ６を介して電気的に接続される。また、不図示の光ファイバはＶ溝１０上に実装されることにより、先に実装された半導体レーザ素子２との間で機械的に光学的なアライメントが行われる。
【０００６】
また、図６（ｃ）に示すように、Ｓｉサブ基板１は多層アルミナベース基板８の凹部８ａに載置され、多層アルミナベース基板８上の入力電極８１と電極８２のそれぞれに、Ｓｉサブ基板１の入力電極４１，電極４２のそれぞれが接続される。なお、図中１１は光ファイバのストッパー溝であり、８３は接地電極である。
【０００７】
〔従来例２〕
また、上記のようなＳｉサブ基板の下面に接地電極、上面に線状の電極が形成されて成る、いわゆるマイクロストリップ線路を構成し、このマイクロストリップ線路の一部に薄膜抵抗が用いられることで、負荷（光半導体素子）とのインピーダンス整合が行われる方法が提案されている（例えば、米国特許4,937,660 号を参照）。
【０００８】
この方法によれば、インピーダンス整合が負荷の直近のＳｉサブ基板上でなされ、上記従来例１に比べ高周波での損失が小さくできる利点を有する。
【０００９】
なお、一般に、半導体レーザ素子等の光半導体素子のインピーダンスは典型的には５Ω前後と、信号源から負荷までの伝送線で用いられる５０Ωあるいは２５Ωに比べて低い。そのため、信号源と負荷との間で、マイクロストリップ線路やリアクタンス素子等の回路部品の適当な組み合わせにより、インピーダンス整合が行われるのは一般的な技術であって、上述の従来例の他にも例えば特開平10-75003号公報にも記載がある。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記従来例１では、サブ基板上の配線に接地電極がないため、信号源側のインピーダンスにほとんど整合しない。そのため、マイクロ波を伝送させるような高周波において反射が大きくなり、高い周波数ほど信号が伝送されなくなったり、多重反射により特定の周波数が伝送されなくなるなどの現象が生じマイクロ波信号の帯域幅が制限される。すなわち、帯域幅の制限が信号パルスの立ち上がり、立ち下がりの急峻性やオーバシュート、アンダーシュートの特性に影響を与え、信号パルスの速度が大幅に制限される。
【００１１】
また、Ｓｉが有する大きな誘電正接のため、高周波における誘電体損失が大きいといったことも帯域幅の制限の大きな要因となる。ここで、図６（ｂ）に上記従来例１における電磁界の強い領域Ｌが等電界強度分布で図示されているように、入力電極周囲の広い範囲に渡って高い誘電正接の影響を受けることになる。
【００１２】
さらに、光半導体素子の配設部分を含めてベース基板，サブ基板上を樹脂で覆うことにより封止するが、これにより、外来のノイズが入り込むことによりノイズ電流が増大する。
【００１３】
従来例２では従来例１と同様に、Ｓｉの高い誘電正接のため、高周波で誘電体損失が増大するという問題がある。すなわち、Ｓｉサブ基板上面の線状の電極とＳｉサブ基板下面の接地電極との間に、ほとんどの電磁界が閉じこめられてマイクロ波が伝搬するため、Ｓｉの誘電正接の影響を強く受ける。
【００１４】
また、Ｓｉ基板の下面から上面にスルーホールを形成する必要があるが、スルーホールにより基板の機械的な強度が弱くなり、特に、Ｓｉ基板の場合にはスルーホールを起点にクラックが入りやすく壊れやすい。また、上下両主面にパターン形成プロセスを行う必要があり、そのプロセスが複雑化するといった問題もある。
【００１５】
そこで本発明は、上述した従来の諸問題に鑑み提案されたものであり、高速で半導体から成るサブ基板上に配設した光半導体素子を駆動する場合において、サブ基板の影響を無くし、特性が良好な光半導体装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記目的を達成する本発明の光半導体装置は、誘電体から成るベース基板及び半導体から成るサブ基板の各々の一主面上にマイクロ波伝送用の線状電極を形成し、前記サブ基板に形成された線状電極の一部に光半導体素子を接続配置するとともに、前記ベース基板と前記サブ基板とを、双方に形成された前記線状電極同士が接続されるように接合させた光半導体装置であって、前記ベース基板に形成された線状電極および前記サブ基板に形成された線状電極がそれぞれ、前記接合部と、それぞれの線状電極のうち前記接合部を除く部位である非接合部と、からなり、前記接合部の電極の幅が、前記非接合部の電極の幅よりも小さい。
【００１７】
また、サブ基板及びベース基板に形成された線状電極は、マイクロ波の進行方向に特性インピーダンスが一様となるように段状に形成されている。また、サブ基板の導電率が０．１Ｓ／cm以上である。前記ベース基板内であって、前記ベース基板と前記サブ基板との間に介在した線状電極と直接接続するように設けられた終端抵抗をさらに有する。
【００１８】
【発明の実施の形態】
以下、本発明に係る光半導体装置の実施形態について、図面に基づき詳細に説明する。図１は本発明の光半導体装置の一例を模式的に示したものであり、（ａ）は分解斜視図、（ｂ）は完成品の斜視図である。また、図２は、光半導体装置Ｍの模式的な一部断面図である。また、図３は光半導体素子２に接続させるマイクロ波伝送用の線状電極の幅を説明するための図２における端面図であり、（ａ）はＡ−Ａ’線端面図、（ｂ）はＢ−Ｂ’線端面図、（ｃ）はＣ−Ｃ’線端面図である。
【００１９】
図１（ａ），（ｂ）、図２において、１はＳｉ単結晶等の半導体（抵抗率が１０ｋΩ・cm以下とする）で異方性エッチングが可能な材料から成るサブ基板、２は光ファイバや光導波路体のような光導波体に光を入射させる光半導体素子である発光素子（半導体レーザ）、１０は例えば光ファイバ３等の光導波体を載置するためのＶ溝、４１，４２は、それぞれマイクロ波信号入力用の線状電極である入力電極，終端電極（なお、４１，４２の一方を入力電極とすると、他方が終端電極となる）、５（図２に図示）は酸化シリコン等から成る誘電体層、６はボンディングワイヤ（リード線）、７１，７２を含む７はパッケージリード、８はアルミナ等のセラミックなどから成り誘電体（抵抗率が１０ｋΩ・cmより大とする）であるベース基板、８１は入力側電極、８２は出力側電極、８３は斜線で図示したベース基板８の裏面側に形成した接地電極、８４は出力側電極８２と接地電極８３とを接続するスルーホールに形成された導体、９は気密封止樹脂、１１は光導波体のストッパー用のダイシング溝である。
【００２０】
このように光半導体装置Ｍは、誘電体から成り凹部７４を形成したベース基板８及び半導体から成るサブ基板１の各々の一主面上に、マイクロ波伝送用の線状電極４１，４２，８１，８２を形成しており、サブ基板１に形成された線状電極４１の一部に光半導体素子（半導体レーザ２）を接続配置し、ベース基板８とサブ基板１とを、双方に形成された線状電極どうしが接続されるように、また凹部７４内に半導体レーザ２が収容されるように接合させている。そして、図２に示すように、ベース基板８上にサブ基板１を完全に覆うようにエポキシ系樹脂等の封止樹脂で気密に封止している。
【００２１】
ここで特に、サブ基板１及びベース基板８に形成された線状電極は、後記するようにマイクロ波の進行方向に特性インピーダンスが一様となるように段状に形成されている。また、サブ基板１の導電率は０．１Ｓ／cm以上になるようにしている。
【００２２】
なお、本実施形態では簡単のためサブ基板１上に発光素子を配設した最も簡単な例について示したが、発光素子の発光制御を行うためのモニター用受光素子を発光素子の近傍に設けるようにしてもよく、また、光導波体を複数配設するようにしたり、受信用の受光素子，光導波体をサブ基板１の表裏主面のいずれかの主面上に配設するようにしてもよい。また、サブ基板１側の半導体レーザ２が配設される箇所を凹形状に形成して、サブ基板１とベース基板８とを接合するようにしてもよい。
【００２３】
半導体レーザ２はサブ基板１の表層に実装された光導波体に光結合させるために、その活性層側電極をサブ基板１側に配置し、入力電極４１上の所定の位置にアライメントされ、Ａｕ−Ｓｎ合金等の半田で接合される。また、活性層の背面側の電極と終端電極４２とはワイヤ６で電気的に接続される。また、入力電極４１と終端電極８１は誘電体層５（例えば１μｍ厚程度の熱酸化膜）を介してサブ基板１と絶縁される。光導波体はＶ溝１０上に実装されることにより、先に、実装された半導体レーザ２との間で機械的に光学的なアライメントが高精度に行われる。
【００２４】
サブ基板１は電極形成面を下にしてベース基板８に載置する。このとき、入力電極４１と８１、終端電極４２と８２のそれぞれ一部が電気的に接続されるように、例えばＳｎ−Ｐｂ合金等から成る薄い半田層（図示省略）を介して接続される。この半田層の厚みは電極４１と８１、電極４２と８２の交差部の電極幅またはこれらの電極と接地電極８３との間隔よりも例えば１／１０以下とすることにより、接続部に段差を生じさせないようにする。
【００２５】
入力電極４１，８１、終端電極４２，８２、接地電極８３及びベース基板８、空気層１２はマイクロストリップ線路を構成する。マイクロストリップ線路は入力電極４１，８１、終端電極４２，８２は接地電極８３と平行なほぼ同一平面内に配置され、周囲の誘電体の比誘電率と形状に合わせて、電極幅を調整し外部電気系の特性インピーダンスが２５Ωまたは５０Ωに整合するように制御される。このとき、接地電極８３はベース電極８の背面（サブ基板１が載置される面の反対面）に形成するか、またはベース電極８の内部に形成しても良い。
【００２６】
また、マイクロストリップ線路の一部には負荷とのインピーダンス整合を行うために、小型のチップ抵抗等の回路部品１３が用いられる。これにより、終端電極４２、１３、接地電極８３が接続される。
【００２７】
これにより、マイクロ波信号は電極４１，４２と接地電極８３との間にほぼ完全に電磁界が閉じこめられ、ベース基板８の誘電体中及び空気層１２中に分布させることができる。そのため、Ｓｉの高い誘電正接の影響を受けなくなり、従来構成よりも大幅に誘電体損失を減らす効果がある。
【００２８】
また、図３に示すように線状電極の幅Ｗ１〜Ｗ３を例えばＷ２＜Ｗ１＜Ｗ３となるようにすることにより、マイクロ波の進行方向に終端部までマイクロストリップ線路の特性インピーダンスを一様にすることができ、帯域幅を例えば４０ＧＨｚ程度以上まで拡大する効果がある。
【００２９】
また、図６に示す従来構成において、ベース基板及びサブ基板上を樹脂で封止した場合、サブ基板の導電率と伝送損失及びノイズ電流の関係は、図５に破線で示すごとくとなるが、本発明によればサブ基板１の導電率は、その下部に形成されたマイクロストリップ線路の伝送損失に影響を与えないようにするため、０．１〜１．０Ｓ／cm（抵抗率１〜１０Ω・cm）のＳｉ基板とすると、ノイズ電流を極端に低く（一桁以上）抑えることができ、伝送損失を従来より低く（２ｄＢ／cm以下）することができることが判明した。なお、この場合の高周波は４．５ＧＨｚ，伝送距離は１．５ｍｍ〜３ｍｍとした。
【００３０】
これにより、外部より進入する電磁波を減衰させて、通信の妨害となる雑音がマイクロストリップ線路に重畳されることを抑制する効果がある。
【００３１】
【実施例】
次に、さらに具体的な実施例について説明する。
【００３２】
まず、図１におけるＳｉサブ基板１には厚さ０．３５ｍｍ、抵抗率１０Ω・cmの基板を用いた。このＳｉサブ基板１の外形は１．６ｍｍ×４．０ｍｍとし、光ファイバ３が実装されるＶ溝１０の長さは３ｍｍとした。また、ベース基板８にはKYOCERA A473アルミナ製（比誘電率ε＝９．８）で、外形１０ｍｍ×６ｍｍ、厚さ０．５ｍｍ、２．５４ｍｍピッチの８ピンリード付きのものを使用した。
【００３３】
マイクロストリップ線路は、Ｓｉサブ基板１上で半導体レーザ２の実装部から基板の外周に向かって０．６５ｍｍの長さで配線し、そこからさらにベース基板８上に２．１５ｍｍの長さで配線した。また、マイクロストリップ線路はサブ基板１上に厚さ１μｍのシリカから成る誘電体層５と、さらにその上に厚さ４μｍ、幅ｗ１＝２５０μｍ、ｗ２＝２３５μｍ、ｗ３＝２５５μｍのＣｒ／Ａｕ（ただし、下層／上層）電極層４１，４２とベース基板８上に厚さ３μｍ、幅２５０μｍのＭｏ／Ａｕ電極層８１，８２で構成した。パッケージリード７１とマイクロストリップ線路との接続は２００μｍφのベース基板８に形成されたスルーホール電極を介して接続した。
【００３４】
これにより、入力側パッケージリードから終端電極４２の端部までの伝送線の帯域幅を４０ＧＨｚとすることができた。
【００３５】
【発明の効果】
以上詳述したように、本発明の光半導体装置によれば、以下のような効果を期待することができる。
【００３６】
・半導体から成るサブ基板上でマイクロ波を伝送する際、サブ基板による誘電体損失を極力抑制することができ、高周波での伝送損失を飛躍的に抑制できるので、帯域幅を増大した広帯域な光半導体装置を提供できる。また、これによりサブ基板上の配線長を長くとることができる。
【００３７】
・複数の素子に配線を行う場合、配線間の容量を小さくでき、ベース基板への接地も容易に行える。
【００３８】
・サブ基板上の伝送線と誘電体から成るベース基板上の伝送線との電磁界フィールドの整合性が良好であり、これも帯域幅の拡大に寄与できる。
【００３９】
・サブ基板およびセラミック技術により精密に形成されたベース基板による精密な光学的接続と、多層セラミック等から成るベース基板による良好な電気的接続を組み合わせることができ、これによりひとつのベース基板上で光接続および高周波特性に優れた光半導体装置を提供できる。
【００４０】
・接地電極をベース基板上に共通にすることにより、サブ基板に接地電極が不要となり、サブ基板の形成プロセスが単純化されるとともに、ベース基板への組立実装が簡便化できる。
【図面の簡単な説明】
【図１】本発明に係る光半導体装置の一例を模式的に説明する図であり、（ａ）は組立の様子を示す分解斜視図、（ｂ）は完成品の斜視図である。
【図２】本発明に係る光半導体装置の一例を模式的に説明する一部断面図である。
【図３】図２における端面図であり、（ａ）はＡ−Ａ’線端面図、（ｂ）はＢ−Ｂ’線端面図、（ｃ）はＣ−Ｃ’線端面図である。
【図４】本発明に係る光半導体装置の電極幅を説明するための模式図である。
【図５】本発明と従来の基板の導電率と伝送損失及びノイズ電流の関係を示す線図である。
【図６】従来の光半導体装置を模式的に説明する図であり、（ａ）はサブ基板の斜視図、（ｂ）は（ａ）におけるＤ−Ｄ線断面図、（ｃ）は光半導体装置の斜視図である。
【符号の説明】
１：サブ基板
２：半導体レーザ（光半導体素子，発光素子）
３：光ファイバ
５：誘電体層
６：ワイヤ
７：パッケージリード
８：ベース基板
９：封止樹脂
１０：Ｖ溝
１１：ダイシング溝
１２：空気層
１３：終端抵抗
４１：サブ基板の入力電極（線状電極）
４２：サブ基板の終端電極（線状電極）
７１：パッケージリードの入力電極
８１：ベース基板の入力電極（線状電極）
８２：ベース基板の終端電極（線状電極）
８３：接地電極
Ｍ：光半導体装置
Claims (4)
- 誘電体から成るベース基板及び半導体から成るサブ基板の各々の一主面上にマイクロ波伝送用の線状電極を形成し、前記サブ基板に形成された線状電極の一部に光半導体素子を接続配置するとともに、前記ベース基板と前記サブ基板とを、双方に形成された前記線状電極同士の一部が接続された接合部を形成するように接合させた光半導体装置であって、
前記ベース基板に形成された線状電極および前記サブ基板に形成された線状電極がそれぞれ、前記接合部と、それぞれの線状電極のうち前記接合部を除く部位である非接合部と、からなり、
前記接合部の電極の幅が、前記非接合部の電極の幅よりも小さい光半導体装置。 - 前記サブ基板及びベース基板に形成された線状電極は、マイクロ波の進行方向に特性インピーダンスが一様となるように段状に形成されている請求項１に記載の光半導体装置。
- 前記サブ基板の導電率が０．１Ｓ／cm以上である請求項１または２に記載の光半導体装置。
- 前記ベース基板内であって、前記ベース基板と前記サブ基板との間に介在した線状電極と直接接続するように設けられた終端抵抗をさらに有する請求項１乃至３のいずれかに記載の光半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27958599A JP4231166B2 (ja) | 1999-09-30 | 1999-09-30 | 光半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27958599A JP4231166B2 (ja) | 1999-09-30 | 1999-09-30 | 光半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001102489A JP2001102489A (ja) | 2001-04-13 |
| JP4231166B2 true JP4231166B2 (ja) | 2009-02-25 |
Family
ID=17613045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27958599A Expired - Fee Related JP4231166B2 (ja) | 1999-09-30 | 1999-09-30 | 光半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4231166B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004024368A1 (de) | 2004-05-17 | 2005-12-15 | Rohde & Schwarz Gmbh & Co. Kg | Beleuchtbares GaAs-Schaltbauteil mit transparentem Gehäuse und Mikrowellenschaltung hiermit |
| WO2009096568A1 (ja) * | 2008-01-30 | 2009-08-06 | Kyocera Corporation | 高周波用配線基板、電子部品収納用パッケージ、電子装置および通信機器 |
-
1999
- 1999-09-30 JP JP27958599A patent/JP4231166B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001102489A (ja) | 2001-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0491161A1 (en) | Interconnect package for circuitry components | |
| JP5654288B2 (ja) | 光モジュール及び高周波モジュール | |
| US10042133B2 (en) | Optical module | |
| US20210271038A1 (en) | Optical module | |
| JP2000012948A (ja) | 高周波レ―ザモジュ―ル、光電子素子および高周波レ―ザモジュ―ルの製造方法 | |
| US20060082422A1 (en) | Connection structure of high frequency lines and optical transmission module using the connection structure | |
| JP2004093606A (ja) | 光モジュール及び光伝送装置 | |
| JP4231166B2 (ja) | 光半導体装置 | |
| JP3823102B2 (ja) | 光伝送モジュール | |
| JP6228560B2 (ja) | 高周波伝送線路および光回路 | |
| JPH09172221A (ja) | 光半導体素子の実装構造 | |
| JP3570887B2 (ja) | 高周波用配線基板 | |
| JP4041226B2 (ja) | 光半導体装置 | |
| JP7020590B1 (ja) | レーザ光源装置 | |
| WO2002082578A1 (fr) | Structure de connexion de broche connecteur et de ligne de signal et boitier a semi-conducteur utilisant cette structure | |
| JPS62124780A (ja) | 光半導体モジユ−ル | |
| JP2004200279A (ja) | 光電子装置 | |
| JP2000164970A (ja) | 光素子モジュール | |
| JP3769388B2 (ja) | 光半導体装置 | |
| JP2003078196A (ja) | 光モジュール | |
| JP2002050821A (ja) | 光実装基板及びそれを用いた光モジュール | |
| JP3071761B2 (ja) | 高周波用半導体装置の実装構造 | |
| US11398866B2 (en) | Optical semiconductor device, optical transmission module, and optical transceiver | |
| JPH11186458A (ja) | 高周波用伝送線路の接続構造および配線基板 | |
| JP3181036B2 (ja) | 高周波用パッケージの実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060912 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080804 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081111 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081205 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |