JP2004200279A - 光電子装置 - Google Patents
光電子装置 Download PDFInfo
- Publication number
- JP2004200279A JP2004200279A JP2002364889A JP2002364889A JP2004200279A JP 2004200279 A JP2004200279 A JP 2004200279A JP 2002364889 A JP2002364889 A JP 2002364889A JP 2002364889 A JP2002364889 A JP 2002364889A JP 2004200279 A JP2004200279 A JP 2004200279A
- Authority
- JP
- Japan
- Prior art keywords
- case
- conductor layer
- package
- optical fiber
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Optical Couplings Of Light Guides (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】高速駆動が可能な高周波特性の優れた光電子装置を提供する。
【解決手段】導体層や貫通導体を設けた複数の誘電体層を積層させて形成した多層配線構造のケースと、ケースを塞ぐキャップと、ケースの内底上に固定される支持基板と、ケース及びキャップとで形成されるパッケージの内外に亘って延在する光ファイバと、支持基板上に固定されかつ光ファイバと光の授受を行う光半導体素子(半導体レーザ)と、パッケージ内に配置され、光半導体素子との間で回路を構成する複数の部品と、ケースの側面の導体層に固定されパッケージ内部の導体層と電気的に繋がるリードとを有する光電子装置であって、入出力信号配線となる導体層はその両側にそれぞれ所定の間隔離れてグランド導体層が配置され(グラウンデッドコプレーナ伝送線路)るとともに、上又は/及び下には誘電体を介してそれぞれ所定の間隔離れてグランド導体層が配置されている。
【選択図】 図1
【解決手段】導体層や貫通導体を設けた複数の誘電体層を積層させて形成した多層配線構造のケースと、ケースを塞ぐキャップと、ケースの内底上に固定される支持基板と、ケース及びキャップとで形成されるパッケージの内外に亘って延在する光ファイバと、支持基板上に固定されかつ光ファイバと光の授受を行う光半導体素子(半導体レーザ)と、パッケージ内に配置され、光半導体素子との間で回路を構成する複数の部品と、ケースの側面の導体層に固定されパッケージ内部の導体層と電気的に繋がるリードとを有する光電子装置であって、入出力信号配線となる導体層はその両側にそれぞれ所定の間隔離れてグランド導体層が配置され(グラウンデッドコプレーナ伝送線路)るとともに、上又は/及び下には誘電体を介してそれぞれ所定の間隔離れてグランド導体層が配置されている。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は光電子装置に関し、特に、光通信における送信用や受信用の光通信モジュール(光電子装置)の製造技術に適用して有効な技術に関する。
【0002】
【従来の技術】
情報処理装置用光源や光通信装置用光源として、半導体レーザ(レーザダイオード)が用いられている。光通信においては、送信用光通信モジュールや受信用光通信モジュール等の光電子装置が使用されている。例えば、特開平10−307235号公報には送信用の半導体レーザモジュール及びその製造技術が開示されている。この文献には、パッケージケースの内底面に固定したシリコン基板の主面にレーザダイオード,フォトダイオード及び光ファイバを搭載する(所謂パッシブアライメント実装)とともに、前記パッケージケースをキャップで封止した半導体レーザモジュールが記載されている。パッケージケースはプラスチックをモールディング(成形)し、リード端子付きパッド部及びパッケージケース側壁の光ファイバ設置溝と光ファイバ被覆部設置溝を一体に形成した形状になっている。
【0003】
また、同種の構成として、パッケージが気密封止構造となるセラミックパッケージ構造の光通信モジュールがあるが、この種のセラミックパッケージ構造の光通信モジュールとしては、例えば、Lucent Technologies 社、microelectronicsgroup発行、データシートDSO1-020OPTO(Replaces DS99-023LWP)、12月号、2000年、P1〜P8に記載されているようなレーザモジュールが知られている。
【0004】
特開2001−196682公報には、10Gbps用セラミック構造の半導体レーザモジュールが開示されている。このモジュールは、パッケージ内部に多層基板によるインピーダンス整合させたコプレーナ配線を形成し、また、基板からリードまではビァホールを同軸ケーブル状に形成し、インピーダンス整合させた構造になっている。しかし、小径のビァホールを多数形成しているためコストが高くなる。また、パッケージ全体のグランド強化については考慮されていない。
【0005】
特開2001−127371公報には、光半導体素子収納用パッケージが記載されている。このパッケージは、パッケージ内部に多層基板によるインピーダンス整合させたコプレーナ配線を形成し、また、基板からリードまでは側面にコプレーナ伝送線路を形成し、インピーダンス整合させた構造になっている。また、グランドパターンをコの字型にして信号線を囲むように形成し、放射損を小さくするようにしてある。しかし、パッケージ全体のグランド強化については考慮されていない。
【0006】
【発明が解決しようとする課題】
インターネットのデータ量(トラヒック)、特に米国の幹線部分に流れるトラヒックは、驚異的なペースで増え続けている。大都市間、都市内を結ぶ高速・長距離用(例えば10Gbps,80km)伝送装置の開発が急ピッチで進められている。一方、それらの伝送装置に接続される局内インターフェースやLANなど、2km以下の短い距離を結ぶ伝送装置の高速化も求められている。
【0007】
光通信装置が広く普及するためには、その低コスト化が課題であり、もはや10Gbpsクラスの高速伝送装置も例外では無くなってきている。低コスト化を実現するパッケージとしては、グラウンデッドコプレーナ伝送線路などの高周波伝送線路を形成できるセラミックを用いたパッケージが有効である。
【0008】
しかし、10Gbpsクラスでは、グランドの安定がよりパッケージ全体に求められるものの、従来のセラミックパッケージでは高周波伝送線路部以外の部分のグランドが弱く、共振など高周波特性を不安定にする現象が観測される。
【0009】
本発明の目的は、LC共振やキャビティ共振のない高周波特性が安定した高速駆動が可能な光電子装置を提供することにある。
本発明の他の目的は、簡易な組み立てによる低コスト化が可能な光電子装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【0010】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
(1)導体層や貫通導体を設けた複数の誘電体層を積層させて形成した多層配線構造のケースと、
前記ケースを塞ぐキャップと、
前記ケースの内底上に固定される支持基板と、
前記ケース及び前記キャップとで形成されるパッケージの内外に亘って延在する光ファイバと、
前記支持基板上に固定され、かつ前記光ファイバと光の授受を行う光半導体素子(半導体レーザ)と、
前記パッケージ内に配置され、前記光半導体素子との間で回路を構成する複数の部品と、
前記ケースの側面の導体層に固定され、前記パッケージ内部の導体層と電気的に繋がるリードとを有する光電子装置であって、
入出力信号配線となる導体層はその両側にそれぞれ所定の間隔離れてグランド導体層が配置されるとともに、上又は/及び下には前記誘電体を介してそれぞれ所定の間隔離れてグランド導体層が配置されていることを特徴とする。
【0011】
前記光半導体素子を取り囲むように所定間隔を隔ててグランド導体層が配置されている。前記貫通導体の間隔は使用する高周波信号の絶縁材料内部での波長の1/2以下である。前記貫通導体の間隔が不等間隔に配置されている。入出力信号配線の両側にはグランド導体層が配置されてグラウンデッドコプレーナ伝送線路が形成されている。
【0012】
前記(1)の手段によれば、(a)グランド導体層パターンは、各層に内部の半導体レーザチップを囲むように形成され、かつそれらのパターンは、信号入出力用の導体層パターンに干渉しない程度に密に形成され、積層セラミック面に垂直な方向に関しては、スルーホール(ビァホール)に充填された貫通導体で接続される。従って、各層に形成されたグランド導体層パターンのグランド強化が達成されるとともに、スルーホール(ビァホール)間隔に起因する誘電体共振の発生を防ぐことができる。
【0013】
(b)貫通導体の間隔は使用する高周波信号の絶縁材料内部での波長の1/2以下である。
【0014】
(c)貫通導体の間隔が不等間隔に配置されていることから、グランド強化が達成され、かつ貫通導体間隔に起因する誘電体共振の発生を防ぐことができる。
【0015】
(d)高速電気信号を入力する部分は、グランド−シグナル−グランドと並ぶグラウンデッドコプレーナ伝送線路となるとともに、その上下にも所定距離離れてグランド導体層が配置されていることから、グランド配線のインダクタンス化によるLC共振の抑制、グランドと誘電体(セラミック)間に生じるキャビティ共振の抑制が図れる。
【0016】
(e)金属製のキャップによって上面を被われ、かつケースの内部においてもグランド配線が適宜配置されていることから、電磁波の放射抑制に効果があり、パッケージ周囲からのEMC耐性にも効果がある。
【0017】
(f)パッケージは積層セラミック構造のケースと、これに重ねて固定される平坦なキャップによって形成されるため、封止体(パッケージ)も小さくなる。
【0018】
(g)導体層及び貫通導体を有するグリーンシートを複数枚積層してケースを製造することと、導体層や貫通導体のレイアウトを選択するだけであることから、特に工程を増加させることもなく、従って、高周波特性の良好なケースを安価に製造できため、送信用光通信モジュール(光電子装置)のコスト低減が達成できる。
【0019】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【0020】
(実施形態1)
図1乃至図9は本発明の一実施形態(実施形態1)である送信用光通信モジュール(光電子装置)に係わる図である。本実施形態1では、10Gbpsクラス以上の高速伝送にも使用できる送信用光通信モジュール(光電子装置)に本発明を適用した例について説明する。
【0021】
本実施形態1の送信用光通信モジュール10は、図2に示すように、偏平矩形状のセラミック製のケース11と、このケース11を塞ぐように重ねられ、かつ接合材によって固定される金属製のキャップ12とによって封止体(パッケージ)13が形成されている。ケース11はアルミナ(Al2O3)であり、多層配線構造になっている。即ち、ケース11は導体層や貫通導体を設けた複数の誘電体層を積層させて形成した多層配線構造となり、ケース11の上面,下面(底面)及び側面に導体層を有する。キャップ12はコバール等の鉄−ニッケル合金で形成されている。
【0022】
ケース11の両側面にはL字状(ガルウィング型)の金属製(例えば、コバール等の鉄−ニッケル合金)のリード14が4本づつ合計8本固定されている。リード14は外部電極端子となり、ケース11の側面にメタライズされた電極部(導体層)15に図示しない導電性の接合材で接続されている。従って、外部電極端子は表面実装型となる。また、一部の電極部15はキャップ12に接続されている。図2において示す点々を施した部分は導電性であることを示すものである。従って、封止体13の上面は金属製のキャップ12によって電磁シールドされる構造になっている。
【0023】
ケース11の一端からは光ファイバケーブル17が突出している。この光ファイバケーブル17はケース11に設けられた溝に挿入され、図示しない接着剤でケース11に固定されている。光ファイバケーブル17はその中心を光ファイバ芯線18が貫いている。光ファイバ芯線18はジャケット等によって被覆される構造になっている。光ファイバ芯線18は、図示はしないが、5μm直径のコアと、このコアを覆う125μm直径のクラッドとからなっている。
【0024】
一例であるが、封止体(パッケージ)13の長さは18.5mm、幅は7.4mm、高さは2.7mmである。また、リード14の下面である実装面と封止体13の底面との高さの差は0.5mmであり、リード14の下面が封止体13の底面よりも突出している。
【0025】
本実施形態1の送信用光通信モジュール10は、外部電極端子が8ピン(リード)となるセラミックパッケージである。図3は本実施形態1の送信用光通信モジュール10の等価回路図である。封止体13内には、レーザダイオード(LD),モニター用のフォトダイオード(PD),温度検出用のサーミスタ(Th)、インダクタ(L:チップインダクタ)、抵抗(R:調整抵抗)が組み込まれている。図3において、端子に付した1〜8の番号はピン1〜ピン8であることを示す。
【0026】
ピン1とピン2間にサーミスタ(Th)が接続され、ピン4とピン5はフォトダイオード(PD:受光素子)が接続され、ピン4はPD用のカソード電極となり、ピン5はPD用のアノード電極となる。ピン6はLD(半導体レーザ)に接続され、LD用のアノード電極となり、グランド(GND)電位にされる。ピン3はインダクタ(L)を介してLDに接続され、DCバイアス用のカソード電極となる。ピン7は抵抗(R:調整抵抗)を介してLDに接続され、高周波信号を入力するカソード電極となる。ピン8はグランド端子である。
【0027】
図4はキャップ12を取り外した送信用光通信モジュール10の平面図、図5は光ファイバ芯線18の延在方向に沿う模式的断面図、図6は光ファイバ芯線18に直交する方向に沿う模式的断面図である。
【0028】
図4及び図5に示すように、セラミックからなるケース11の一端側の中央に沿って、光ファイバケーブル17及び光ファイバ芯線18を案内する溝17a,18aが設けられている。光ファイバケーブル17の先端側は保護チューブとしてのジャケットが取り除かれて光ファイバ芯線18が露出している。光ファイバ芯線18を単に光ファイバとも呼称する。光ファイバケーブル17は溝17a内に入れられ、光ファイバケーブル17の先端側の光ファイバ芯線18は溝18a部分に入れられて案内されている。光ファイバ芯線18は、図5に示すように溝18a部分で接着剤19で固定されている。なお、光ファイバケーブル17のケース11の付け根部分は、接着剤24で塞がれ、光ファイバケーブル17を伝わってパッケージ13内に進入する水分を阻止するようになっている。
【0029】
光ファイバ芯線18が延在する先端側は、図5及び図6に示すように、ケース11の中底がさらに一段低くなり、この低い部分にはSi基板からなる支持基板(プラットフォーム)20が固定されている。光ファイバ芯線18の先端部分は、支持基板20の上面に設けられたガイド溝22(図7参照)に挿入され、接着剤30によって支持基板20に固定されている。
【0030】
図7はケース11の一部と支持基板(シリコンプラットフォーム)20を拡大した模式図である。支持基板20の上面において点々を付けた部分は導電部分であることを示し、導体層で形成されている。導体層は半導体レーザチップや受光素子を固定する搭載パッドやワイヤを接続するワイヤパッドを構成している。一部の導電層は配線を構成している。支持基板20の外側において点々を付けて示される部分は、セラミックからなる支持基板20の上面に形成された導電層であり、インダクタ,調整抵抗,サーミスタを搭載する接続・搭載パッドやワイヤパッドを構成している。また、ケース11に設けられる導電層はスルーホールや内層等を介して前述のケース11の両側に形成される電極部15に電気的に接続されている。そして、部品が搭載され、所定箇所をワイヤで接続することによって、図3に示すような等価回路を構成するようになる。高速伝送線路として、図7に示すように、グランド−シグナル−グランドと並ぶグラウンデッドコプレーナ伝送線路が形成されている。
【0031】
図7に示すように、支持基板20の上面中央にはレーザダイオードが組み込まれた半導体チップ(半導体レーザチップ)21が搭載されている。また、支持基板20の上面には、その一端(図では右端)から前記半導体チップの搭載部近傍まで1本のガイド溝22が設けられている。また、このガイド溝22に交差して樹脂逃げ溝23が設けられている。支持基板20は、結晶面方位(100)のシリコン基板からなり、断面がV字となるガイド溝22の幅は138〜143μmとなる。光ファイバ芯線18と半導体レーザチップ21とはガイド溝22を利用して光軸合わせが行われ、その後に光ファイバ芯線18は接着剤30によって支持基板20に固定される。従って、半導体レーザチップ21の前方出射光(レーザ光)は光ファイバ芯線18のコア内に取り込まれ、光ファイバによって所定箇所に伝送されるようになる。
【0032】
搭載された半導体レーザチップの左側には半導体レーザチップから出射される後方出射光(レーザ光)を受光する受光素子(フォトダイオード)26が固定されている。半導体レーザチップ21はInP系半導体からなる端面発光型レーザダイオードである。また、受光素子26はInP系半導体からなる導波路型フォトダイオードである。
【0033】
半導体レーザチップ21及び受光素子26は共に上面及び下面に電極を有し、下面の電極が厚さ3〜5μm程度のAu−Snで支持基板20の配線に接続される。半導体レーザチップ21はpn接合が下側に位置する接続状態、いわゆるジャンクションダウン実装である。このため、レーザ光の発光高さは支持基板20の上面から7〜10μm程度の高さになる。電極はAu/Pt/Ti膜またはAu/Ni/Cr膜で形成されている。
【0034】
支持基板20の周囲のケース11上には、インダクタ35,抵抗(調整抵抗)36及びサーミスタ37がそれぞれ搭載されている。インダクタ35,抵抗36は両端に電極を有する構造であり、サーミスタ37は上面及び下面に電極を有する構造である。インダクタ35,抵抗36及びサーミスタ37はAu−Sn半田を介してケース11の電気的に独立した導体層部分に固定されている。
【0035】
半導体チップ21,受光素子26,インダクタ35と所定の導体層は、図7に示すように導電性のワイヤ38によって接続され、図3に示すような等価回路を構成している。ワイヤ38は、図7において太線で示してある。ワイヤ38の接続関係についての説明は省略する。
【0036】
また、図5及び図6に示すように、ケース11の窪み部分には、光ファイバ芯線18で伝送される光に対して透明でありかつ耐湿性の保護膜39が充填されている。この保護膜39は、半導体チップ21,受光素子26,インダクタ35,抵抗36,サーミスタ37,ワイヤ38を始めとして支持基板20及びケース11や支持基板20の導体層部分、さらには光ファイバ芯線18等をも被っている。これにより、送信用光通信モジュール10の耐湿性が高められる。
【0037】
半導体チップ21から出射した前方出射光(レーザ光)はこの保護膜39を透過して光ファイバ芯線18のコアに取り込まれ、後方出射光(レーザ光)はこの保護膜39を透過して受光素子26の受光面に到達する。保護膜39は例えば、柔軟なゲル状のシリコーン樹脂である。シリコーン樹脂の波長1.3μmにおける屈折率は1.4であり、光ファイバの屈折率と概ね整合している。なお、保護膜39は、シリコーン樹脂に限らずシリコーンゴム,低応力エポキシ樹脂,アクリル樹脂,ウレタン樹脂等他のものであっても良い。
【0038】
このような送信用光通信モジュール10の製造においては、最初に支持基板20に部品搭載を行った後、支持基板20をケース11に搭載する。また、ケース11に必要な部品も搭載する。その後、所定部分を導電性のワイヤで接続し、ついで光ファイバ芯線(光ファイバ)18を取り付ける。さらに、ケース11の上面の支持基板20や各種部品等を保護膜39で被った後、キャップ12を取り付けて送信用光通信モジュール10を製造する。
【0039】
具体的な製造工程は、例えば、(1)半導体チップ21及び受光素子26と支持基板20の図示しないアライメントマークを赤外線画像により認識し、これら相互のアライメントを行う。
【0040】
(2)半導体チップ21及び受光素子26に所定の荷重をかけ、予備加熱した支持基板20に仮圧着する。半導体レーザチップ21はジャンクションダウン実装する。
【0041】
(3)Au−Sn半田をリフローし、半導体チップ21及び受光素子26を支持基板20に固定(搭載)する。
【0042】
(4)インダクタ35,調整抵抗36及びサーミスタ37をAuSn半田でケース11に固定(搭載)する。
【0043】
(5)支持基板20をケース11に導電性でかつ高熱伝導性のエポキシ樹脂によって固定する。
【0044】
(6)半導体チップ21及び受光素子26と支持基板20の配線(導体層)を導電性のワイヤ38で接続する。この際、必要な配線間もワイヤ38で接続する。
【0045】
(7)光ファイバ芯線18を支持基板20の上面のガイド溝22に挿入するとともに、レーザダイオードとの光軸合わせを行い、接着剤30で支持基板20に固定する。接着剤30としては、例えば紫外線硬化樹脂を用い、紫外線照射によって樹脂を硬化させて光ファイバ芯線18を支持基板20に固定する。
【0046】
(8)シリコーン樹脂をケース11内に所定量滴下し、かつ熱硬化させて保護膜39を形成し、この保護膜39でケース11内の半導体チップ21,受光素子26,インダクタ35,抵抗36,サーミスタ37,ワイヤ38等を被う。
【0047】
(9)ケース11にキャップ12を接着させてパッケージ13を構成する。例えば、キャップ12をエポキシ樹脂によってケース11に固着し、ケース11の内部に搭載した部品や保護膜39を見えないように封止する。
【0048】
一方、これが本発明の特徴の一つであるが、セラミックによる多層配線基板構造からなるケース11は、図1及び図8(a)〜(e)に示すような配線構造になっている。図1はパッケージを構成するケース11の配線等を透視的に示した模式図である。図8(a)〜図8(e)は各層の配線パターン(導体層)を示す模式図である。
【0049】
ケース11はセラミックで形成され、多層配線構造になっている。例えば、ケース11はアルミナ(Al2O3)で形成されている。ケース11はグリーンシートと呼称される焼成前(生)の複数のセラミック板(誘電体)を積層させてホットプレスし、その後焼成して形成する。各グリーンシートには所望パターンに導体層が形成されるとともに、上及び/又は下の導体層と電気的に接続するためのスルーホール(ビァホール)が設けられ、このホール内には導体が充填され、グリーンシートが重なった状態で上及び/又は下の導体層に接続されるようになっている。即ち、グリーンシートの上面又は/及び下面には導体層が設けられるとともに、上又は/及び下の導体層と電気的に繋がる貫通導体、さらには側面に導体層が設けられている。また、各グリーンシートは所定の形状に形成される。即ち、光ファイバケーブル17を案内する部分の溝等も形成される。そして、複数のグリーンシートの積層によってケース11が形成される。
【0050】
焼成後は各グリーンシートを構成しているセラミック層(誘電体層)は一体化して見分けがつかない状態になるが、図1にはグリーンシートであった状態が分かるように便宜的な表示としてある。即ち、ケース11はセラミック層51a〜51dと4枚のグリーンシートを重ねて製造されている。この4枚のセラミック層51a〜51dによって導体層パターン52a〜52eが形成される。図8はこれら導体層パターン52a〜52eを示す図である。図8(a)はケース11の上面の導体層パターン52eであり、図8(b)は導体層パターン52dであり、図8(c)は導体層パターン52cであり、図8(d)は導体層パターン52bであり、図8(e)はケース11の底面の導体層パターン52aである。前記導体層は電気信号入出力用導体層、接地(グランド)用導体層となり、いずれもAuメッキ膜等で形成されている。また、図1及び図2にも示すようにケース11の側面にも導体層(電極部15)が形成されている。
【0051】
ここで、図8に符号を付して各導体層について説明する。ここでは、電極部15は使用せずに説明する。図8(e)において、導体層の近接させて付した符号1〜8は、図3の等価回路図に対応し、ピン1〜ピン8を形成するための導体層部分である。ピン6及びピン8の導体層はグランド(GND)を構成する。導体層1a及び導体層2aはサーミスタ(Th)に繋がる端子を形成するための導体層、導体層3aはインダクタ(L)に繋がる端子を形成するための導体層、導体層4a及び導体層5aはフォトダイオード(PD)に繋がる端子を形成するための導体層、導体層7aは抵抗(R)に繋がる端子を形成するための導体層である。
【0052】
図8(d)では、導体層はGND、導体層4aに接続される導体層4b、導体層5aに接続される導体層5bが形成されている。
図8(c)では、導体層はGND、導体層1aに接続される導体層1c、導体層2aに接続される導体層2c、導体層3aに接続される導体層3c、導体層4bに接続される導体層4c、導体層5bに接続される導体層5c、導体層7aに接続される導体層7cが形成されている。
【0053】
導体層パターン52b,52cにおいては、特に高速電気信号を入力する部分は、グランド−シグナル−グランドと並ぶグラウンデッドコプレーナ伝送線路が形成されている。
【0054】
図8(b)及び図8(a)では、導体層はGNDだけである。また、図8(a)〜図8(c)には、右端部分に光ファイバケーブル17及び光ファイバ芯線18を案内するための溝17a,18aを形成するための溝17b,17c,18b,18c,18dが形成されている。
【0055】
グランド導体層パターンは、図8に示すように、各層に内部の光半導体素子(半導体レーザチップ21及び受光素子26)を囲むように形成される。それらのパターンは、信号入出力用の導体層パターンに干渉しない程度に密に形成され、積層セラミック面に垂直な方向に関しては、スルーホール(ビァホール)に充填された導体で接続される。スルーホール(ビァホール)の直径は200μmである。スルーホール(ビァホール)間隔L1については、使用する高周波信号の空気中での波長λ×εr1/2の1/4、即ち、L1=(λ/4)×εr1/2以下の間隔となるようにし、かつ、等間隔にならないように形成される。
【0056】
10GHz、比誘電率9.5の場合、L1は2.5mm以下となり、実施形態では0.5〜2.5mmの間隔でスルーホール(ビァホール)が形成されている。このような構造にすることにより、各層に形成されたグランドパターンのグランド強化が達成されるとともに、スルーホール(ビァホール)間隔に起因する誘電体共振の発生を防ぐことができる。また、グラウンデッドコプレーナ伝送線路構成によって、電磁波の放射の抑制に効果がある。
【0057】
また、金属製のキャップ12によって上面を被われ、かつケース11の内部においてもグランド配線が適宜配置されていることから、パッケージ周囲からのEMC(electromagnetic compatibility :電磁気的両立性)耐性にも効果がある。
【0058】
図9は横軸を周波数〔GHz〕とし、縦軸を光強度〔dB〕とした周波数特性を示すグラフであり、図9(a)はグランド強化しない送信用光通信モジュールの周波数特性を示し、図9(b)はグランド強化した本実施形態1による送信用光通信モジュール10の周波数特性を示す。このグラフから明らかなように、グランド強化した本実施形態1の送信用光通信モジュール10では、9〜13GHzが改善されていることが分かる。
【0059】
本実施形態1によれば以下の効果を有する。
(1)グランド導体層は、各層に内部の半導体レーザチップを囲むように形成され、かつそれらのパターンは、信号入出力用の導体層パターンに干渉しない程度に密に形成され、積層セラミック面に垂直な方向に関しては、スルーホール(ビァホール)に充填された貫通導体で接続される。従って、各層に形成されたグランド導体層パターンのグランド強化が達成されるとともに、スルーホール(貫通導体)間隔に起因する誘電体共振の発生を防ぐことができる。
【0060】
即ち、スルーホール(ビァホール)の直径は200μmである。また、スルーホール(ビァホール)間隔L1については、使用する高周波信号の空気中での波長λ×εr1/2の1/4、即ち、L1=(λ/4)×εr1/2以下の間隔となるようにし、かつ、等間隔にならないように形成されていることから、グランド強化が達成され、かつ貫通導体間隔に起因する誘電体共振の発生を防ぐことができる。
【0061】
(2)高速電気信号を入力する部分は、グランド−シグナル−グランドと並ぶグラウンデッドコプレーナ伝送線路となるとともに、その上下にも所定距離離れてグランド導体層が配置されていることから、グランド配線のインダクタンス化によるLC共振の抑制、グランドと誘電体(セラミック)間に生じるキャビティ共振の抑制が図れる。
【0062】
(3)金属製のキャップ12によって上面を被われ、かつケース11の内部においてもグランド配線が適宜配置されていることから、電磁波の放射抑制に効果がある。換言するならば、パッケージ周囲からのEMC耐性にも効果がある。
【0063】
(4)上記(1)乃至(3)により、総じてパッケージとして高周波特性に優れたものとなる。
【0064】
(5)パッケージ13は積層セラミック構造のケース11と、これに重ねて固定される平坦なキャップ12によって形成されるため、パッケージ13も小さくなり、送信用光通信モジュール10の小型化も達成できる。
【0065】
(6)導体層及び貫通導体を有するグリーンシートを複数枚積層してケース11を製造することと、導体層や貫通導体のレイアウトを選択するだけであることから、特に工程を増加させることもなく、従って、高周波特性の良好なケース11を安価に製造できため、送信用光通信モジュール10のコスト低減が達成できる。
【0066】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0067】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
(1)LC共振やキャビティ共振のない高周波特性が安定した高速駆動が可能な光電子装置を提供することができる。
(2)簡易な組み立てによる低コスト化が可能な光電子装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態(実施形態1)である光電子装置のパッケージを構成するセラミックのケースの模式図である。
【図2】本実施形態1の光電子装置の外観を示す斜視図である。
【図3】本実施形態1の光電子装置の等価回路図である。
【図4】本実施形態1の光電子装置のキャップを取り外した模式的平面図である。
【図5】本実施形態1の光電子装置のキャップを取り外した模式的断面図である。
【図6】本実施形態1の光電子装置のキャップを取り外した他の断面を示す模式的断面図である。
【図7】本実施形態1の光電子装置におけるパッケージ内部の模式的拡大平面図である。
【図8】本実施形態1の光電子装置において、多層配線構造のケースの各配線パターンを示す模式的平面図である。
【図9】本実施形態1のグランド強化した光電子装置とグランド強化しない光電子装置における半導体レーザの周波数特性を示すグラフである。
【符号の説明】
1a,1c…導体層、2a,2c…導体層、3a,3c…導体層、4a,4b,4c…導体層、5a,5b,5c…導体層、7a,7c…導体層、10…送信用光通信モジュール10、11…ケース、12…キャップ、13…封止体(パッケージ)、14…リード、15…電極部、17…光ファイバケーブル、17a,17b,17c…溝、18…光ファイバ芯線、18a,18b,18c,18d…溝、19…接着剤、20…支持基板、21…半導体チップ(半導体レーザチップ)、22…ガイド溝、23…樹脂逃げ溝、24…接着剤、26…受光素子(フォトダイオード)、30…接着剤、35…インダクタ、36…抵抗(調整抵抗)、37…サーミスタ、38…ワイヤ、39…保護膜、51a〜51d…セラミック層、52a〜52e…導体層パターン。
【発明の属する技術分野】
本発明は光電子装置に関し、特に、光通信における送信用や受信用の光通信モジュール(光電子装置)の製造技術に適用して有効な技術に関する。
【0002】
【従来の技術】
情報処理装置用光源や光通信装置用光源として、半導体レーザ(レーザダイオード)が用いられている。光通信においては、送信用光通信モジュールや受信用光通信モジュール等の光電子装置が使用されている。例えば、特開平10−307235号公報には送信用の半導体レーザモジュール及びその製造技術が開示されている。この文献には、パッケージケースの内底面に固定したシリコン基板の主面にレーザダイオード,フォトダイオード及び光ファイバを搭載する(所謂パッシブアライメント実装)とともに、前記パッケージケースをキャップで封止した半導体レーザモジュールが記載されている。パッケージケースはプラスチックをモールディング(成形)し、リード端子付きパッド部及びパッケージケース側壁の光ファイバ設置溝と光ファイバ被覆部設置溝を一体に形成した形状になっている。
【0003】
また、同種の構成として、パッケージが気密封止構造となるセラミックパッケージ構造の光通信モジュールがあるが、この種のセラミックパッケージ構造の光通信モジュールとしては、例えば、Lucent Technologies 社、microelectronicsgroup発行、データシートDSO1-020OPTO(Replaces DS99-023LWP)、12月号、2000年、P1〜P8に記載されているようなレーザモジュールが知られている。
【0004】
特開2001−196682公報には、10Gbps用セラミック構造の半導体レーザモジュールが開示されている。このモジュールは、パッケージ内部に多層基板によるインピーダンス整合させたコプレーナ配線を形成し、また、基板からリードまではビァホールを同軸ケーブル状に形成し、インピーダンス整合させた構造になっている。しかし、小径のビァホールを多数形成しているためコストが高くなる。また、パッケージ全体のグランド強化については考慮されていない。
【0005】
特開2001−127371公報には、光半導体素子収納用パッケージが記載されている。このパッケージは、パッケージ内部に多層基板によるインピーダンス整合させたコプレーナ配線を形成し、また、基板からリードまでは側面にコプレーナ伝送線路を形成し、インピーダンス整合させた構造になっている。また、グランドパターンをコの字型にして信号線を囲むように形成し、放射損を小さくするようにしてある。しかし、パッケージ全体のグランド強化については考慮されていない。
【0006】
【発明が解決しようとする課題】
インターネットのデータ量(トラヒック)、特に米国の幹線部分に流れるトラヒックは、驚異的なペースで増え続けている。大都市間、都市内を結ぶ高速・長距離用(例えば10Gbps,80km)伝送装置の開発が急ピッチで進められている。一方、それらの伝送装置に接続される局内インターフェースやLANなど、2km以下の短い距離を結ぶ伝送装置の高速化も求められている。
【0007】
光通信装置が広く普及するためには、その低コスト化が課題であり、もはや10Gbpsクラスの高速伝送装置も例外では無くなってきている。低コスト化を実現するパッケージとしては、グラウンデッドコプレーナ伝送線路などの高周波伝送線路を形成できるセラミックを用いたパッケージが有効である。
【0008】
しかし、10Gbpsクラスでは、グランドの安定がよりパッケージ全体に求められるものの、従来のセラミックパッケージでは高周波伝送線路部以外の部分のグランドが弱く、共振など高周波特性を不安定にする現象が観測される。
【0009】
本発明の目的は、LC共振やキャビティ共振のない高周波特性が安定した高速駆動が可能な光電子装置を提供することにある。
本発明の他の目的は、簡易な組み立てによる低コスト化が可能な光電子装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【0010】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
(1)導体層や貫通導体を設けた複数の誘電体層を積層させて形成した多層配線構造のケースと、
前記ケースを塞ぐキャップと、
前記ケースの内底上に固定される支持基板と、
前記ケース及び前記キャップとで形成されるパッケージの内外に亘って延在する光ファイバと、
前記支持基板上に固定され、かつ前記光ファイバと光の授受を行う光半導体素子(半導体レーザ)と、
前記パッケージ内に配置され、前記光半導体素子との間で回路を構成する複数の部品と、
前記ケースの側面の導体層に固定され、前記パッケージ内部の導体層と電気的に繋がるリードとを有する光電子装置であって、
入出力信号配線となる導体層はその両側にそれぞれ所定の間隔離れてグランド導体層が配置されるとともに、上又は/及び下には前記誘電体を介してそれぞれ所定の間隔離れてグランド導体層が配置されていることを特徴とする。
【0011】
前記光半導体素子を取り囲むように所定間隔を隔ててグランド導体層が配置されている。前記貫通導体の間隔は使用する高周波信号の絶縁材料内部での波長の1/2以下である。前記貫通導体の間隔が不等間隔に配置されている。入出力信号配線の両側にはグランド導体層が配置されてグラウンデッドコプレーナ伝送線路が形成されている。
【0012】
前記(1)の手段によれば、(a)グランド導体層パターンは、各層に内部の半導体レーザチップを囲むように形成され、かつそれらのパターンは、信号入出力用の導体層パターンに干渉しない程度に密に形成され、積層セラミック面に垂直な方向に関しては、スルーホール(ビァホール)に充填された貫通導体で接続される。従って、各層に形成されたグランド導体層パターンのグランド強化が達成されるとともに、スルーホール(ビァホール)間隔に起因する誘電体共振の発生を防ぐことができる。
【0013】
(b)貫通導体の間隔は使用する高周波信号の絶縁材料内部での波長の1/2以下である。
【0014】
(c)貫通導体の間隔が不等間隔に配置されていることから、グランド強化が達成され、かつ貫通導体間隔に起因する誘電体共振の発生を防ぐことができる。
【0015】
(d)高速電気信号を入力する部分は、グランド−シグナル−グランドと並ぶグラウンデッドコプレーナ伝送線路となるとともに、その上下にも所定距離離れてグランド導体層が配置されていることから、グランド配線のインダクタンス化によるLC共振の抑制、グランドと誘電体(セラミック)間に生じるキャビティ共振の抑制が図れる。
【0016】
(e)金属製のキャップによって上面を被われ、かつケースの内部においてもグランド配線が適宜配置されていることから、電磁波の放射抑制に効果があり、パッケージ周囲からのEMC耐性にも効果がある。
【0017】
(f)パッケージは積層セラミック構造のケースと、これに重ねて固定される平坦なキャップによって形成されるため、封止体(パッケージ)も小さくなる。
【0018】
(g)導体層及び貫通導体を有するグリーンシートを複数枚積層してケースを製造することと、導体層や貫通導体のレイアウトを選択するだけであることから、特に工程を増加させることもなく、従って、高周波特性の良好なケースを安価に製造できため、送信用光通信モジュール(光電子装置)のコスト低減が達成できる。
【0019】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【0020】
(実施形態1)
図1乃至図9は本発明の一実施形態(実施形態1)である送信用光通信モジュール(光電子装置)に係わる図である。本実施形態1では、10Gbpsクラス以上の高速伝送にも使用できる送信用光通信モジュール(光電子装置)に本発明を適用した例について説明する。
【0021】
本実施形態1の送信用光通信モジュール10は、図2に示すように、偏平矩形状のセラミック製のケース11と、このケース11を塞ぐように重ねられ、かつ接合材によって固定される金属製のキャップ12とによって封止体(パッケージ)13が形成されている。ケース11はアルミナ(Al2O3)であり、多層配線構造になっている。即ち、ケース11は導体層や貫通導体を設けた複数の誘電体層を積層させて形成した多層配線構造となり、ケース11の上面,下面(底面)及び側面に導体層を有する。キャップ12はコバール等の鉄−ニッケル合金で形成されている。
【0022】
ケース11の両側面にはL字状(ガルウィング型)の金属製(例えば、コバール等の鉄−ニッケル合金)のリード14が4本づつ合計8本固定されている。リード14は外部電極端子となり、ケース11の側面にメタライズされた電極部(導体層)15に図示しない導電性の接合材で接続されている。従って、外部電極端子は表面実装型となる。また、一部の電極部15はキャップ12に接続されている。図2において示す点々を施した部分は導電性であることを示すものである。従って、封止体13の上面は金属製のキャップ12によって電磁シールドされる構造になっている。
【0023】
ケース11の一端からは光ファイバケーブル17が突出している。この光ファイバケーブル17はケース11に設けられた溝に挿入され、図示しない接着剤でケース11に固定されている。光ファイバケーブル17はその中心を光ファイバ芯線18が貫いている。光ファイバ芯線18はジャケット等によって被覆される構造になっている。光ファイバ芯線18は、図示はしないが、5μm直径のコアと、このコアを覆う125μm直径のクラッドとからなっている。
【0024】
一例であるが、封止体(パッケージ)13の長さは18.5mm、幅は7.4mm、高さは2.7mmである。また、リード14の下面である実装面と封止体13の底面との高さの差は0.5mmであり、リード14の下面が封止体13の底面よりも突出している。
【0025】
本実施形態1の送信用光通信モジュール10は、外部電極端子が8ピン(リード)となるセラミックパッケージである。図3は本実施形態1の送信用光通信モジュール10の等価回路図である。封止体13内には、レーザダイオード(LD),モニター用のフォトダイオード(PD),温度検出用のサーミスタ(Th)、インダクタ(L:チップインダクタ)、抵抗(R:調整抵抗)が組み込まれている。図3において、端子に付した1〜8の番号はピン1〜ピン8であることを示す。
【0026】
ピン1とピン2間にサーミスタ(Th)が接続され、ピン4とピン5はフォトダイオード(PD:受光素子)が接続され、ピン4はPD用のカソード電極となり、ピン5はPD用のアノード電極となる。ピン6はLD(半導体レーザ)に接続され、LD用のアノード電極となり、グランド(GND)電位にされる。ピン3はインダクタ(L)を介してLDに接続され、DCバイアス用のカソード電極となる。ピン7は抵抗(R:調整抵抗)を介してLDに接続され、高周波信号を入力するカソード電極となる。ピン8はグランド端子である。
【0027】
図4はキャップ12を取り外した送信用光通信モジュール10の平面図、図5は光ファイバ芯線18の延在方向に沿う模式的断面図、図6は光ファイバ芯線18に直交する方向に沿う模式的断面図である。
【0028】
図4及び図5に示すように、セラミックからなるケース11の一端側の中央に沿って、光ファイバケーブル17及び光ファイバ芯線18を案内する溝17a,18aが設けられている。光ファイバケーブル17の先端側は保護チューブとしてのジャケットが取り除かれて光ファイバ芯線18が露出している。光ファイバ芯線18を単に光ファイバとも呼称する。光ファイバケーブル17は溝17a内に入れられ、光ファイバケーブル17の先端側の光ファイバ芯線18は溝18a部分に入れられて案内されている。光ファイバ芯線18は、図5に示すように溝18a部分で接着剤19で固定されている。なお、光ファイバケーブル17のケース11の付け根部分は、接着剤24で塞がれ、光ファイバケーブル17を伝わってパッケージ13内に進入する水分を阻止するようになっている。
【0029】
光ファイバ芯線18が延在する先端側は、図5及び図6に示すように、ケース11の中底がさらに一段低くなり、この低い部分にはSi基板からなる支持基板(プラットフォーム)20が固定されている。光ファイバ芯線18の先端部分は、支持基板20の上面に設けられたガイド溝22(図7参照)に挿入され、接着剤30によって支持基板20に固定されている。
【0030】
図7はケース11の一部と支持基板(シリコンプラットフォーム)20を拡大した模式図である。支持基板20の上面において点々を付けた部分は導電部分であることを示し、導体層で形成されている。導体層は半導体レーザチップや受光素子を固定する搭載パッドやワイヤを接続するワイヤパッドを構成している。一部の導電層は配線を構成している。支持基板20の外側において点々を付けて示される部分は、セラミックからなる支持基板20の上面に形成された導電層であり、インダクタ,調整抵抗,サーミスタを搭載する接続・搭載パッドやワイヤパッドを構成している。また、ケース11に設けられる導電層はスルーホールや内層等を介して前述のケース11の両側に形成される電極部15に電気的に接続されている。そして、部品が搭載され、所定箇所をワイヤで接続することによって、図3に示すような等価回路を構成するようになる。高速伝送線路として、図7に示すように、グランド−シグナル−グランドと並ぶグラウンデッドコプレーナ伝送線路が形成されている。
【0031】
図7に示すように、支持基板20の上面中央にはレーザダイオードが組み込まれた半導体チップ(半導体レーザチップ)21が搭載されている。また、支持基板20の上面には、その一端(図では右端)から前記半導体チップの搭載部近傍まで1本のガイド溝22が設けられている。また、このガイド溝22に交差して樹脂逃げ溝23が設けられている。支持基板20は、結晶面方位(100)のシリコン基板からなり、断面がV字となるガイド溝22の幅は138〜143μmとなる。光ファイバ芯線18と半導体レーザチップ21とはガイド溝22を利用して光軸合わせが行われ、その後に光ファイバ芯線18は接着剤30によって支持基板20に固定される。従って、半導体レーザチップ21の前方出射光(レーザ光)は光ファイバ芯線18のコア内に取り込まれ、光ファイバによって所定箇所に伝送されるようになる。
【0032】
搭載された半導体レーザチップの左側には半導体レーザチップから出射される後方出射光(レーザ光)を受光する受光素子(フォトダイオード)26が固定されている。半導体レーザチップ21はInP系半導体からなる端面発光型レーザダイオードである。また、受光素子26はInP系半導体からなる導波路型フォトダイオードである。
【0033】
半導体レーザチップ21及び受光素子26は共に上面及び下面に電極を有し、下面の電極が厚さ3〜5μm程度のAu−Snで支持基板20の配線に接続される。半導体レーザチップ21はpn接合が下側に位置する接続状態、いわゆるジャンクションダウン実装である。このため、レーザ光の発光高さは支持基板20の上面から7〜10μm程度の高さになる。電極はAu/Pt/Ti膜またはAu/Ni/Cr膜で形成されている。
【0034】
支持基板20の周囲のケース11上には、インダクタ35,抵抗(調整抵抗)36及びサーミスタ37がそれぞれ搭載されている。インダクタ35,抵抗36は両端に電極を有する構造であり、サーミスタ37は上面及び下面に電極を有する構造である。インダクタ35,抵抗36及びサーミスタ37はAu−Sn半田を介してケース11の電気的に独立した導体層部分に固定されている。
【0035】
半導体チップ21,受光素子26,インダクタ35と所定の導体層は、図7に示すように導電性のワイヤ38によって接続され、図3に示すような等価回路を構成している。ワイヤ38は、図7において太線で示してある。ワイヤ38の接続関係についての説明は省略する。
【0036】
また、図5及び図6に示すように、ケース11の窪み部分には、光ファイバ芯線18で伝送される光に対して透明でありかつ耐湿性の保護膜39が充填されている。この保護膜39は、半導体チップ21,受光素子26,インダクタ35,抵抗36,サーミスタ37,ワイヤ38を始めとして支持基板20及びケース11や支持基板20の導体層部分、さらには光ファイバ芯線18等をも被っている。これにより、送信用光通信モジュール10の耐湿性が高められる。
【0037】
半導体チップ21から出射した前方出射光(レーザ光)はこの保護膜39を透過して光ファイバ芯線18のコアに取り込まれ、後方出射光(レーザ光)はこの保護膜39を透過して受光素子26の受光面に到達する。保護膜39は例えば、柔軟なゲル状のシリコーン樹脂である。シリコーン樹脂の波長1.3μmにおける屈折率は1.4であり、光ファイバの屈折率と概ね整合している。なお、保護膜39は、シリコーン樹脂に限らずシリコーンゴム,低応力エポキシ樹脂,アクリル樹脂,ウレタン樹脂等他のものであっても良い。
【0038】
このような送信用光通信モジュール10の製造においては、最初に支持基板20に部品搭載を行った後、支持基板20をケース11に搭載する。また、ケース11に必要な部品も搭載する。その後、所定部分を導電性のワイヤで接続し、ついで光ファイバ芯線(光ファイバ)18を取り付ける。さらに、ケース11の上面の支持基板20や各種部品等を保護膜39で被った後、キャップ12を取り付けて送信用光通信モジュール10を製造する。
【0039】
具体的な製造工程は、例えば、(1)半導体チップ21及び受光素子26と支持基板20の図示しないアライメントマークを赤外線画像により認識し、これら相互のアライメントを行う。
【0040】
(2)半導体チップ21及び受光素子26に所定の荷重をかけ、予備加熱した支持基板20に仮圧着する。半導体レーザチップ21はジャンクションダウン実装する。
【0041】
(3)Au−Sn半田をリフローし、半導体チップ21及び受光素子26を支持基板20に固定(搭載)する。
【0042】
(4)インダクタ35,調整抵抗36及びサーミスタ37をAuSn半田でケース11に固定(搭載)する。
【0043】
(5)支持基板20をケース11に導電性でかつ高熱伝導性のエポキシ樹脂によって固定する。
【0044】
(6)半導体チップ21及び受光素子26と支持基板20の配線(導体層)を導電性のワイヤ38で接続する。この際、必要な配線間もワイヤ38で接続する。
【0045】
(7)光ファイバ芯線18を支持基板20の上面のガイド溝22に挿入するとともに、レーザダイオードとの光軸合わせを行い、接着剤30で支持基板20に固定する。接着剤30としては、例えば紫外線硬化樹脂を用い、紫外線照射によって樹脂を硬化させて光ファイバ芯線18を支持基板20に固定する。
【0046】
(8)シリコーン樹脂をケース11内に所定量滴下し、かつ熱硬化させて保護膜39を形成し、この保護膜39でケース11内の半導体チップ21,受光素子26,インダクタ35,抵抗36,サーミスタ37,ワイヤ38等を被う。
【0047】
(9)ケース11にキャップ12を接着させてパッケージ13を構成する。例えば、キャップ12をエポキシ樹脂によってケース11に固着し、ケース11の内部に搭載した部品や保護膜39を見えないように封止する。
【0048】
一方、これが本発明の特徴の一つであるが、セラミックによる多層配線基板構造からなるケース11は、図1及び図8(a)〜(e)に示すような配線構造になっている。図1はパッケージを構成するケース11の配線等を透視的に示した模式図である。図8(a)〜図8(e)は各層の配線パターン(導体層)を示す模式図である。
【0049】
ケース11はセラミックで形成され、多層配線構造になっている。例えば、ケース11はアルミナ(Al2O3)で形成されている。ケース11はグリーンシートと呼称される焼成前(生)の複数のセラミック板(誘電体)を積層させてホットプレスし、その後焼成して形成する。各グリーンシートには所望パターンに導体層が形成されるとともに、上及び/又は下の導体層と電気的に接続するためのスルーホール(ビァホール)が設けられ、このホール内には導体が充填され、グリーンシートが重なった状態で上及び/又は下の導体層に接続されるようになっている。即ち、グリーンシートの上面又は/及び下面には導体層が設けられるとともに、上又は/及び下の導体層と電気的に繋がる貫通導体、さらには側面に導体層が設けられている。また、各グリーンシートは所定の形状に形成される。即ち、光ファイバケーブル17を案内する部分の溝等も形成される。そして、複数のグリーンシートの積層によってケース11が形成される。
【0050】
焼成後は各グリーンシートを構成しているセラミック層(誘電体層)は一体化して見分けがつかない状態になるが、図1にはグリーンシートであった状態が分かるように便宜的な表示としてある。即ち、ケース11はセラミック層51a〜51dと4枚のグリーンシートを重ねて製造されている。この4枚のセラミック層51a〜51dによって導体層パターン52a〜52eが形成される。図8はこれら導体層パターン52a〜52eを示す図である。図8(a)はケース11の上面の導体層パターン52eであり、図8(b)は導体層パターン52dであり、図8(c)は導体層パターン52cであり、図8(d)は導体層パターン52bであり、図8(e)はケース11の底面の導体層パターン52aである。前記導体層は電気信号入出力用導体層、接地(グランド)用導体層となり、いずれもAuメッキ膜等で形成されている。また、図1及び図2にも示すようにケース11の側面にも導体層(電極部15)が形成されている。
【0051】
ここで、図8に符号を付して各導体層について説明する。ここでは、電極部15は使用せずに説明する。図8(e)において、導体層の近接させて付した符号1〜8は、図3の等価回路図に対応し、ピン1〜ピン8を形成するための導体層部分である。ピン6及びピン8の導体層はグランド(GND)を構成する。導体層1a及び導体層2aはサーミスタ(Th)に繋がる端子を形成するための導体層、導体層3aはインダクタ(L)に繋がる端子を形成するための導体層、導体層4a及び導体層5aはフォトダイオード(PD)に繋がる端子を形成するための導体層、導体層7aは抵抗(R)に繋がる端子を形成するための導体層である。
【0052】
図8(d)では、導体層はGND、導体層4aに接続される導体層4b、導体層5aに接続される導体層5bが形成されている。
図8(c)では、導体層はGND、導体層1aに接続される導体層1c、導体層2aに接続される導体層2c、導体層3aに接続される導体層3c、導体層4bに接続される導体層4c、導体層5bに接続される導体層5c、導体層7aに接続される導体層7cが形成されている。
【0053】
導体層パターン52b,52cにおいては、特に高速電気信号を入力する部分は、グランド−シグナル−グランドと並ぶグラウンデッドコプレーナ伝送線路が形成されている。
【0054】
図8(b)及び図8(a)では、導体層はGNDだけである。また、図8(a)〜図8(c)には、右端部分に光ファイバケーブル17及び光ファイバ芯線18を案内するための溝17a,18aを形成するための溝17b,17c,18b,18c,18dが形成されている。
【0055】
グランド導体層パターンは、図8に示すように、各層に内部の光半導体素子(半導体レーザチップ21及び受光素子26)を囲むように形成される。それらのパターンは、信号入出力用の導体層パターンに干渉しない程度に密に形成され、積層セラミック面に垂直な方向に関しては、スルーホール(ビァホール)に充填された導体で接続される。スルーホール(ビァホール)の直径は200μmである。スルーホール(ビァホール)間隔L1については、使用する高周波信号の空気中での波長λ×εr1/2の1/4、即ち、L1=(λ/4)×εr1/2以下の間隔となるようにし、かつ、等間隔にならないように形成される。
【0056】
10GHz、比誘電率9.5の場合、L1は2.5mm以下となり、実施形態では0.5〜2.5mmの間隔でスルーホール(ビァホール)が形成されている。このような構造にすることにより、各層に形成されたグランドパターンのグランド強化が達成されるとともに、スルーホール(ビァホール)間隔に起因する誘電体共振の発生を防ぐことができる。また、グラウンデッドコプレーナ伝送線路構成によって、電磁波の放射の抑制に効果がある。
【0057】
また、金属製のキャップ12によって上面を被われ、かつケース11の内部においてもグランド配線が適宜配置されていることから、パッケージ周囲からのEMC(electromagnetic compatibility :電磁気的両立性)耐性にも効果がある。
【0058】
図9は横軸を周波数〔GHz〕とし、縦軸を光強度〔dB〕とした周波数特性を示すグラフであり、図9(a)はグランド強化しない送信用光通信モジュールの周波数特性を示し、図9(b)はグランド強化した本実施形態1による送信用光通信モジュール10の周波数特性を示す。このグラフから明らかなように、グランド強化した本実施形態1の送信用光通信モジュール10では、9〜13GHzが改善されていることが分かる。
【0059】
本実施形態1によれば以下の効果を有する。
(1)グランド導体層は、各層に内部の半導体レーザチップを囲むように形成され、かつそれらのパターンは、信号入出力用の導体層パターンに干渉しない程度に密に形成され、積層セラミック面に垂直な方向に関しては、スルーホール(ビァホール)に充填された貫通導体で接続される。従って、各層に形成されたグランド導体層パターンのグランド強化が達成されるとともに、スルーホール(貫通導体)間隔に起因する誘電体共振の発生を防ぐことができる。
【0060】
即ち、スルーホール(ビァホール)の直径は200μmである。また、スルーホール(ビァホール)間隔L1については、使用する高周波信号の空気中での波長λ×εr1/2の1/4、即ち、L1=(λ/4)×εr1/2以下の間隔となるようにし、かつ、等間隔にならないように形成されていることから、グランド強化が達成され、かつ貫通導体間隔に起因する誘電体共振の発生を防ぐことができる。
【0061】
(2)高速電気信号を入力する部分は、グランド−シグナル−グランドと並ぶグラウンデッドコプレーナ伝送線路となるとともに、その上下にも所定距離離れてグランド導体層が配置されていることから、グランド配線のインダクタンス化によるLC共振の抑制、グランドと誘電体(セラミック)間に生じるキャビティ共振の抑制が図れる。
【0062】
(3)金属製のキャップ12によって上面を被われ、かつケース11の内部においてもグランド配線が適宜配置されていることから、電磁波の放射抑制に効果がある。換言するならば、パッケージ周囲からのEMC耐性にも効果がある。
【0063】
(4)上記(1)乃至(3)により、総じてパッケージとして高周波特性に優れたものとなる。
【0064】
(5)パッケージ13は積層セラミック構造のケース11と、これに重ねて固定される平坦なキャップ12によって形成されるため、パッケージ13も小さくなり、送信用光通信モジュール10の小型化も達成できる。
【0065】
(6)導体層及び貫通導体を有するグリーンシートを複数枚積層してケース11を製造することと、導体層や貫通導体のレイアウトを選択するだけであることから、特に工程を増加させることもなく、従って、高周波特性の良好なケース11を安価に製造できため、送信用光通信モジュール10のコスト低減が達成できる。
【0066】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0067】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
(1)LC共振やキャビティ共振のない高周波特性が安定した高速駆動が可能な光電子装置を提供することができる。
(2)簡易な組み立てによる低コスト化が可能な光電子装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態(実施形態1)である光電子装置のパッケージを構成するセラミックのケースの模式図である。
【図2】本実施形態1の光電子装置の外観を示す斜視図である。
【図3】本実施形態1の光電子装置の等価回路図である。
【図4】本実施形態1の光電子装置のキャップを取り外した模式的平面図である。
【図5】本実施形態1の光電子装置のキャップを取り外した模式的断面図である。
【図6】本実施形態1の光電子装置のキャップを取り外した他の断面を示す模式的断面図である。
【図7】本実施形態1の光電子装置におけるパッケージ内部の模式的拡大平面図である。
【図8】本実施形態1の光電子装置において、多層配線構造のケースの各配線パターンを示す模式的平面図である。
【図9】本実施形態1のグランド強化した光電子装置とグランド強化しない光電子装置における半導体レーザの周波数特性を示すグラフである。
【符号の説明】
1a,1c…導体層、2a,2c…導体層、3a,3c…導体層、4a,4b,4c…導体層、5a,5b,5c…導体層、7a,7c…導体層、10…送信用光通信モジュール10、11…ケース、12…キャップ、13…封止体(パッケージ)、14…リード、15…電極部、17…光ファイバケーブル、17a,17b,17c…溝、18…光ファイバ芯線、18a,18b,18c,18d…溝、19…接着剤、20…支持基板、21…半導体チップ(半導体レーザチップ)、22…ガイド溝、23…樹脂逃げ溝、24…接着剤、26…受光素子(フォトダイオード)、30…接着剤、35…インダクタ、36…抵抗(調整抵抗)、37…サーミスタ、38…ワイヤ、39…保護膜、51a〜51d…セラミック層、52a〜52e…導体層パターン。
Claims (5)
- 導体層や貫通導体を設けた複数の誘電体層を積層させて形成した多層配線構造のケースと、
前記ケースを塞ぐキャップと、
前記ケースの内底上に固定される支持基板と、
前記ケース及び前記キャップとで形成されるパッケージの内外に亘って延在する光ファイバと、
前記支持基板上に固定され、かつ前記光ファイバと光の授受を行う光半導体素子と、
前記パッケージ内に配置され、前記光半導体素子との間で回路を構成する複数の部品と、
前記ケースの側面の導体層に固定され、前記パッケージ内部の導体層と電気的に繋がるリードとを有する光電子装置であって、
入出力信号配線となる導体層はその両側にそれぞれ所定の間隔離れてグランド導体層が配置されるとともに、上又は/及び下には前記誘電体を介してそれぞれ所定の間隔離れてグランド導体層が配置されていることを特徴とする光電子装置。 - 前記光半導体素子を取り囲むように所定間隔を隔ててグランド導体層が配置されていることを特徴とする請求項1に記載の光電子装置。
- 前記貫通導体の間隔は使用する高周波信号の絶縁材料内部での波長の1/2以下であることを特徴とする請求項1に記載の光電子装置。
- 前記貫通導体の間隔が不等間隔に配置されていることを特徴とする請求項1に記載の光電子装置。
- 前記光半導体素子は半導体レーザが形成された半導体レーザチップであることを特徴とする請求項1に記載の光電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002364889A JP2004200279A (ja) | 2002-12-17 | 2002-12-17 | 光電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002364889A JP2004200279A (ja) | 2002-12-17 | 2002-12-17 | 光電子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004200279A true JP2004200279A (ja) | 2004-07-15 |
Family
ID=32762588
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002364889A Pending JP2004200279A (ja) | 2002-12-17 | 2002-12-17 | 光電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004200279A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004214441A (ja) * | 2003-01-06 | 2004-07-29 | Mitsubishi Electric Corp | 半導体レーザ装置及びその製造方法 |
JP2015022128A (ja) * | 2013-07-18 | 2015-02-02 | 日本メクトロン株式会社 | 光導波路付きフレキシブルプリント配線板、およびその製造方法 |
JP2015228396A (ja) * | 2014-05-30 | 2015-12-17 | 住友電工デバイス・イノベーション株式会社 | 光学装置 |
JP2017097091A (ja) * | 2015-11-20 | 2017-06-01 | 日本電気株式会社 | 光通信モジュールおよび該光通信モジュールの製造方法 |
JP2019535043A (ja) * | 2016-10-11 | 2019-12-05 | 華為技術有限公司Huawei Technologies Co.,Ltd. | 光トランシーバアセンブリ |
US20220076873A1 (en) * | 2020-09-09 | 2022-03-10 | Murata Manufacturing Co., Ltd. | Optical communication module and multilayer coil component |
-
2002
- 2002-12-17 JP JP2002364889A patent/JP2004200279A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004214441A (ja) * | 2003-01-06 | 2004-07-29 | Mitsubishi Electric Corp | 半導体レーザ装置及びその製造方法 |
JP2015022128A (ja) * | 2013-07-18 | 2015-02-02 | 日本メクトロン株式会社 | 光導波路付きフレキシブルプリント配線板、およびその製造方法 |
JP2015228396A (ja) * | 2014-05-30 | 2015-12-17 | 住友電工デバイス・イノベーション株式会社 | 光学装置 |
JP2017097091A (ja) * | 2015-11-20 | 2017-06-01 | 日本電気株式会社 | 光通信モジュールおよび該光通信モジュールの製造方法 |
JP2019535043A (ja) * | 2016-10-11 | 2019-12-05 | 華為技術有限公司Huawei Technologies Co.,Ltd. | 光トランシーバアセンブリ |
US10855375B2 (en) | 2016-10-11 | 2020-12-01 | Huawei Technologies Co., Ltd. | Optical transceiver assembly |
US20220076873A1 (en) * | 2020-09-09 | 2022-03-10 | Murata Manufacturing Co., Ltd. | Optical communication module and multilayer coil component |
JP2022045540A (ja) * | 2020-09-09 | 2022-03-22 | 株式会社村田製作所 | 光通信モジュール及び積層型コイル部品 |
JP7493419B2 (ja) | 2020-09-09 | 2024-05-31 | 株式会社村田製作所 | 光通信モジュール及び積層型コイル部品 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6467972B2 (en) | Optical interconnection module | |
US6885788B2 (en) | Light-reception/emission device built-in module with optical and electrical wiring combined therein, method for producing the module and assembling member of the module | |
JP3803596B2 (ja) | パッケージ型半導体装置 | |
US7127142B2 (en) | Optical communication device | |
JP4138689B2 (ja) | インターフェイスモジュール付lsiパッケージ及びlsiパッケージ | |
US7406229B2 (en) | Optical module | |
US7103249B2 (en) | Optical module and manufacturing method of the same, optical-communication apparatus, and electronic apparatus | |
US7355862B2 (en) | Printed wiring board, method of manufacturing the printed wiring board, lead frame package, and optical module | |
US7306377B2 (en) | Integrated optical sub-assembly having epoxy chip package | |
US8989531B2 (en) | Optical-electrical wiring board and optical module | |
US20070009213A1 (en) | Optoelectronic assembly with heat sink | |
JP2004354532A (ja) | 光モジュール及びその製造方法、光通信装置、電子機器 | |
US6767140B2 (en) | Ceramic optical sub-assembly for opto-electronic module utilizing LTCC (low-temperature co-fired ceramic) technology | |
JP4227471B2 (ja) | 受発光素子内蔵光電気混載配線モジュールの製造方法 | |
JP3543189B2 (ja) | 半導体素子パッケージおよび半導体装置 | |
JP2004200279A (ja) | 光電子装置 | |
JP2003227951A (ja) | 光導波装置、その製造方法、およびそれを用いた光電気混載基板 | |
JP2004093606A (ja) | 光モジュール及び光伝送装置 | |
JP4041226B2 (ja) | 光半導体装置 | |
JP2001036182A (ja) | 光モジュール用シリコンプラットフォーム | |
JP2004184869A (ja) | 光電子装置 | |
JP2004200331A (ja) | 光通信装置 | |
JP4231166B2 (ja) | 光半導体装置 | |
US6882761B2 (en) | Silicon platform for optical modules | |
JP2004235379A (ja) | 光パッケージ及びそれを用いた光モジュール |