JP2004200279A - 光電子装置 - Google Patents
光電子装置 Download PDFInfo
- Publication number
- JP2004200279A JP2004200279A JP2002364889A JP2002364889A JP2004200279A JP 2004200279 A JP2004200279 A JP 2004200279A JP 2002364889 A JP2002364889 A JP 2002364889A JP 2002364889 A JP2002364889 A JP 2002364889A JP 2004200279 A JP2004200279 A JP 2004200279A
- Authority
- JP
- Japan
- Prior art keywords
- case
- conductor layer
- package
- optical fiber
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Optical Couplings Of Light Guides (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】高速駆動が可能な高周波特性の優れた光電子装置を提供する。
【解決手段】導体層や貫通導体を設けた複数の誘電体層を積層させて形成した多層配線構造のケースと、ケースを塞ぐキャップと、ケースの内底上に固定される支持基板と、ケース及びキャップとで形成されるパッケージの内外に亘って延在する光ファイバと、支持基板上に固定されかつ光ファイバと光の授受を行う光半導体素子（半導体レーザ）と、パッケージ内に配置され、光半導体素子との間で回路を構成する複数の部品と、ケースの側面の導体層に固定されパッケージ内部の導体層と電気的に繋がるリードとを有する光電子装置であって、入出力信号配線となる導体層はその両側にそれぞれ所定の間隔離れてグランド導体層が配置され（グラウンデッドコプレーナ伝送線路）るとともに、上又は／及び下には誘電体を介してそれぞれ所定の間隔離れてグランド導体層が配置されている。
【選択図】 図１
【解決手段】導体層や貫通導体を設けた複数の誘電体層を積層させて形成した多層配線構造のケースと、ケースを塞ぐキャップと、ケースの内底上に固定される支持基板と、ケース及びキャップとで形成されるパッケージの内外に亘って延在する光ファイバと、支持基板上に固定されかつ光ファイバと光の授受を行う光半導体素子（半導体レーザ）と、パッケージ内に配置され、光半導体素子との間で回路を構成する複数の部品と、ケースの側面の導体層に固定されパッケージ内部の導体層と電気的に繋がるリードとを有する光電子装置であって、入出力信号配線となる導体層はその両側にそれぞれ所定の間隔離れてグランド導体層が配置され（グラウンデッドコプレーナ伝送線路）るとともに、上又は／及び下には誘電体を介してそれぞれ所定の間隔離れてグランド導体層が配置されている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は光電子装置に関し、特に、光通信における送信用や受信用の光通信モジュール（光電子装置）の製造技術に適用して有効な技術に関する。
【０００２】
【従来の技術】
情報処理装置用光源や光通信装置用光源として、半導体レーザ（レーザダイオード）が用いられている。光通信においては、送信用光通信モジュールや受信用光通信モジュール等の光電子装置が使用されている。例えば、特開平１０−３０７２３５号公報には送信用の半導体レーザモジュール及びその製造技術が開示されている。この文献には、パッケージケースの内底面に固定したシリコン基板の主面にレーザダイオード，フォトダイオード及び光ファイバを搭載する（所謂パッシブアライメント実装）とともに、前記パッケージケースをキャップで封止した半導体レーザモジュールが記載されている。パッケージケースはプラスチックをモールディング（成形）し、リード端子付きパッド部及びパッケージケース側壁の光ファイバ設置溝と光ファイバ被覆部設置溝を一体に形成した形状になっている。
【０００３】
また、同種の構成として、パッケージが気密封止構造となるセラミックパッケージ構造の光通信モジュールがあるが、この種のセラミックパッケージ構造の光通信モジュールとしては、例えば、Lucent Technologies 社、microelectronicsgroup発行、データシートDSO1-020OPTO（Replaces DS99-023LWP）、12月号、2000年、Ｐ１〜Ｐ８に記載されているようなレーザモジュールが知られている。
【０００４】
特開２００１−１９６６８２公報には、１０Ｇｂｐｓ用セラミック構造の半導体レーザモジュールが開示されている。このモジュールは、パッケージ内部に多層基板によるインピーダンス整合させたコプレーナ配線を形成し、また、基板からリードまではビァホールを同軸ケーブル状に形成し、インピーダンス整合させた構造になっている。しかし、小径のビァホールを多数形成しているためコストが高くなる。また、パッケージ全体のグランド強化については考慮されていない。
【０００５】
特開２００１−１２７３７１公報には、光半導体素子収納用パッケージが記載されている。このパッケージは、パッケージ内部に多層基板によるインピーダンス整合させたコプレーナ配線を形成し、また、基板からリードまでは側面にコプレーナ伝送線路を形成し、インピーダンス整合させた構造になっている。また、グランドパターンをコの字型にして信号線を囲むように形成し、放射損を小さくするようにしてある。しかし、パッケージ全体のグランド強化については考慮されていない。
【０００６】
【発明が解決しようとする課題】
インターネットのデータ量（トラヒック）、特に米国の幹線部分に流れるトラヒックは、驚異的なペースで増え続けている。大都市間、都市内を結ぶ高速・長距離用（例えば１０Ｇｂｐｓ，８０ｋｍ）伝送装置の開発が急ピッチで進められている。一方、それらの伝送装置に接続される局内インターフェースやＬＡＮなど、２ｋｍ以下の短い距離を結ぶ伝送装置の高速化も求められている。
【０００７】
光通信装置が広く普及するためには、その低コスト化が課題であり、もはや１０Ｇｂｐｓクラスの高速伝送装置も例外では無くなってきている。低コスト化を実現するパッケージとしては、グラウンデッドコプレーナ伝送線路などの高周波伝送線路を形成できるセラミックを用いたパッケージが有効である。
【０００８】
しかし、１０Ｇｂｐｓクラスでは、グランドの安定がよりパッケージ全体に求められるものの、従来のセラミックパッケージでは高周波伝送線路部以外の部分のグランドが弱く、共振など高周波特性を不安定にする現象が観測される。
【０００９】
本発明の目的は、ＬＣ共振やキャビティ共振のない高周波特性が安定した高速駆動が可能な光電子装置を提供することにある。
本発明の他の目的は、簡易な組み立てによる低コスト化が可能な光電子装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
（１）導体層や貫通導体を設けた複数の誘電体層を積層させて形成した多層配線構造のケースと、
前記ケースを塞ぐキャップと、
前記ケースの内底上に固定される支持基板と、
前記ケース及び前記キャップとで形成されるパッケージの内外に亘って延在する光ファイバと、
前記支持基板上に固定され、かつ前記光ファイバと光の授受を行う光半導体素子（半導体レーザ）と、
前記パッケージ内に配置され、前記光半導体素子との間で回路を構成する複数の部品と、
前記ケースの側面の導体層に固定され、前記パッケージ内部の導体層と電気的に繋がるリードとを有する光電子装置であって、
入出力信号配線となる導体層はその両側にそれぞれ所定の間隔離れてグランド導体層が配置されるとともに、上又は／及び下には前記誘電体を介してそれぞれ所定の間隔離れてグランド導体層が配置されていることを特徴とする。
【００１１】
前記光半導体素子を取り囲むように所定間隔を隔ててグランド導体層が配置されている。前記貫通導体の間隔は使用する高周波信号の絶縁材料内部での波長の１／２以下である。前記貫通導体の間隔が不等間隔に配置されている。入出力信号配線の両側にはグランド導体層が配置されてグラウンデッドコプレーナ伝送線路が形成されている。
【００１２】
前記（１）の手段によれば、（ａ）グランド導体層パターンは、各層に内部の半導体レーザチップを囲むように形成され、かつそれらのパターンは、信号入出力用の導体層パターンに干渉しない程度に密に形成され、積層セラミック面に垂直な方向に関しては、スルーホール（ビァホール）に充填された貫通導体で接続される。従って、各層に形成されたグランド導体層パターンのグランド強化が達成されるとともに、スルーホール（ビァホール）間隔に起因する誘電体共振の発生を防ぐことができる。
【００１３】
（ｂ）貫通導体の間隔は使用する高周波信号の絶縁材料内部での波長の１／２以下である。
【００１４】
（ｃ）貫通導体の間隔が不等間隔に配置されていることから、グランド強化が達成され、かつ貫通導体間隔に起因する誘電体共振の発生を防ぐことができる。
【００１５】
（ｄ）高速電気信号を入力する部分は、グランド−シグナル−グランドと並ぶグラウンデッドコプレーナ伝送線路となるとともに、その上下にも所定距離離れてグランド導体層が配置されていることから、グランド配線のインダクタンス化によるＬＣ共振の抑制、グランドと誘電体（セラミック）間に生じるキャビティ共振の抑制が図れる。
【００１６】
（ｅ）金属製のキャップによって上面を被われ、かつケースの内部においてもグランド配線が適宜配置されていることから、電磁波の放射抑制に効果があり、パッケージ周囲からのＥＭＣ耐性にも効果がある。
【００１７】
（ｆ）パッケージは積層セラミック構造のケースと、これに重ねて固定される平坦なキャップによって形成されるため、封止体（パッケージ）も小さくなる。
【００１８】
（ｇ）導体層及び貫通導体を有するグリーンシートを複数枚積層してケースを製造することと、導体層や貫通導体のレイアウトを選択するだけであることから、特に工程を増加させることもなく、従って、高周波特性の良好なケースを安価に製造できため、送信用光通信モジュール（光電子装置）のコスト低減が達成できる。
【００１９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００２０】
（実施形態１）
図１乃至図９は本発明の一実施形態（実施形態１）である送信用光通信モジュール（光電子装置）に係わる図である。本実施形態１では、１０Ｇｂｐｓクラス以上の高速伝送にも使用できる送信用光通信モジュール（光電子装置）に本発明を適用した例について説明する。
【００２１】
本実施形態１の送信用光通信モジュール１０は、図２に示すように、偏平矩形状のセラミック製のケース１１と、このケース１１を塞ぐように重ねられ、かつ接合材によって固定される金属製のキャップ１２とによって封止体（パッケージ）１３が形成されている。ケース１１はアルミナ（Ａｌ２Ｏ３）であり、多層配線構造になっている。即ち、ケース１１は導体層や貫通導体を設けた複数の誘電体層を積層させて形成した多層配線構造となり、ケース１１の上面，下面（底面）及び側面に導体層を有する。キャップ１２はコバール等の鉄−ニッケル合金で形成されている。
【００２２】
ケース１１の両側面にはＬ字状（ガルウィング型）の金属製（例えば、コバール等の鉄−ニッケル合金）のリード１４が４本づつ合計８本固定されている。リード１４は外部電極端子となり、ケース１１の側面にメタライズされた電極部（導体層）１５に図示しない導電性の接合材で接続されている。従って、外部電極端子は表面実装型となる。また、一部の電極部１５はキャップ１２に接続されている。図２において示す点々を施した部分は導電性であることを示すものである。従って、封止体１３の上面は金属製のキャップ１２によって電磁シールドされる構造になっている。
【００２３】
ケース１１の一端からは光ファイバケーブル１７が突出している。この光ファイバケーブル１７はケース１１に設けられた溝に挿入され、図示しない接着剤でケース１１に固定されている。光ファイバケーブル１７はその中心を光ファイバ芯線１８が貫いている。光ファイバ芯線１８はジャケット等によって被覆される構造になっている。光ファイバ芯線１８は、図示はしないが、５μｍ直径のコアと、このコアを覆う１２５μｍ直径のクラッドとからなっている。
【００２４】
一例であるが、封止体（パッケージ）１３の長さは１８．５ｍｍ、幅は７．４ｍｍ、高さは２．７ｍｍである。また、リード１４の下面である実装面と封止体１３の底面との高さの差は０．５ｍｍであり、リード１４の下面が封止体１３の底面よりも突出している。
【００２５】
本実施形態１の送信用光通信モジュール１０は、外部電極端子が８ピン（リード）となるセラミックパッケージである。図３は本実施形態１の送信用光通信モジュール１０の等価回路図である。封止体１３内には、レーザダイオード（ＬＤ），モニター用のフォトダイオード（ＰＤ），温度検出用のサーミスタ（Ｔｈ）、インダクタ（Ｌ：チップインダクタ）、抵抗（Ｒ：調整抵抗）が組み込まれている。図３において、端子に付した１〜８の番号はピン１〜ピン８であることを示す。
【００２６】
ピン１とピン２間にサーミスタ（Ｔｈ）が接続され、ピン４とピン５はフォトダイオード（ＰＤ：受光素子）が接続され、ピン４はＰＤ用のカソード電極となり、ピン５はＰＤ用のアノード電極となる。ピン６はＬＤ（半導体レーザ）に接続され、ＬＤ用のアノード電極となり、グランド（ＧＮＤ）電位にされる。ピン３はインダクタ（Ｌ）を介してＬＤに接続され、ＤＣバイアス用のカソード電極となる。ピン７は抵抗（Ｒ：調整抵抗）を介してＬＤに接続され、高周波信号を入力するカソード電極となる。ピン８はグランド端子である。
【００２７】
図４はキャップ１２を取り外した送信用光通信モジュール１０の平面図、図５は光ファイバ芯線１８の延在方向に沿う模式的断面図、図６は光ファイバ芯線１８に直交する方向に沿う模式的断面図である。
【００２８】
図４及び図５に示すように、セラミックからなるケース１１の一端側の中央に沿って、光ファイバケーブル１７及び光ファイバ芯線１８を案内する溝１７ａ，１８ａが設けられている。光ファイバケーブル１７の先端側は保護チューブとしてのジャケットが取り除かれて光ファイバ芯線１８が露出している。光ファイバ芯線１８を単に光ファイバとも呼称する。光ファイバケーブル１７は溝１７ａ内に入れられ、光ファイバケーブル１７の先端側の光ファイバ芯線１８は溝１８ａ部分に入れられて案内されている。光ファイバ芯線１８は、図５に示すように溝１８ａ部分で接着剤１９で固定されている。なお、光ファイバケーブル１７のケース１１の付け根部分は、接着剤２４で塞がれ、光ファイバケーブル１７を伝わってパッケージ１３内に進入する水分を阻止するようになっている。
【００２９】
光ファイバ芯線１８が延在する先端側は、図５及び図６に示すように、ケース１１の中底がさらに一段低くなり、この低い部分にはＳｉ基板からなる支持基板（プラットフォーム）２０が固定されている。光ファイバ芯線１８の先端部分は、支持基板２０の上面に設けられたガイド溝２２（図７参照）に挿入され、接着剤３０によって支持基板２０に固定されている。
【００３０】
図７はケース１１の一部と支持基板（シリコンプラットフォーム）２０を拡大した模式図である。支持基板２０の上面において点々を付けた部分は導電部分であることを示し、導体層で形成されている。導体層は半導体レーザチップや受光素子を固定する搭載パッドやワイヤを接続するワイヤパッドを構成している。一部の導電層は配線を構成している。支持基板２０の外側において点々を付けて示される部分は、セラミックからなる支持基板２０の上面に形成された導電層であり、インダクタ，調整抵抗，サーミスタを搭載する接続・搭載パッドやワイヤパッドを構成している。また、ケース１１に設けられる導電層はスルーホールや内層等を介して前述のケース１１の両側に形成される電極部１５に電気的に接続されている。そして、部品が搭載され、所定箇所をワイヤで接続することによって、図３に示すような等価回路を構成するようになる。高速伝送線路として、図７に示すように、グランド−シグナル−グランドと並ぶグラウンデッドコプレーナ伝送線路が形成されている。
【００３１】
図７に示すように、支持基板２０の上面中央にはレーザダイオードが組み込まれた半導体チップ（半導体レーザチップ）２１が搭載されている。また、支持基板２０の上面には、その一端（図では右端）から前記半導体チップの搭載部近傍まで１本のガイド溝２２が設けられている。また、このガイド溝２２に交差して樹脂逃げ溝２３が設けられている。支持基板２０は、結晶面方位（１００）のシリコン基板からなり、断面がＶ字となるガイド溝２２の幅は１３８〜１４３μｍとなる。光ファイバ芯線１８と半導体レーザチップ２１とはガイド溝２２を利用して光軸合わせが行われ、その後に光ファイバ芯線１８は接着剤３０によって支持基板２０に固定される。従って、半導体レーザチップ２１の前方出射光（レーザ光）は光ファイバ芯線１８のコア内に取り込まれ、光ファイバによって所定箇所に伝送されるようになる。
【００３２】
搭載された半導体レーザチップの左側には半導体レーザチップから出射される後方出射光（レーザ光）を受光する受光素子（フォトダイオード）２６が固定されている。半導体レーザチップ２１はＩｎＰ系半導体からなる端面発光型レーザダイオードである。また、受光素子２６はＩｎＰ系半導体からなる導波路型フォトダイオードである。
【００３３】
半導体レーザチップ２１及び受光素子２６は共に上面及び下面に電極を有し、下面の電極が厚さ３〜５μｍ程度のＡｕ−Ｓｎで支持基板２０の配線に接続される。半導体レーザチップ２１はｐｎ接合が下側に位置する接続状態、いわゆるジャンクションダウン実装である。このため、レーザ光の発光高さは支持基板２０の上面から７〜１０μｍ程度の高さになる。電極はＡｕ／Ｐｔ／Ｔｉ膜またはＡｕ／Ｎｉ／Ｃｒ膜で形成されている。
【００３４】
支持基板２０の周囲のケース１１上には、インダクタ３５，抵抗（調整抵抗）３６及びサーミスタ３７がそれぞれ搭載されている。インダクタ３５，抵抗３６は両端に電極を有する構造であり、サーミスタ３７は上面及び下面に電極を有する構造である。インダクタ３５，抵抗３６及びサーミスタ３７はＡｕ−Ｓｎ半田を介してケース１１の電気的に独立した導体層部分に固定されている。
【００３５】
半導体チップ２１，受光素子２６，インダクタ３５と所定の導体層は、図７に示すように導電性のワイヤ３８によって接続され、図３に示すような等価回路を構成している。ワイヤ３８は、図７において太線で示してある。ワイヤ３８の接続関係についての説明は省略する。
【００３６】
また、図５及び図６に示すように、ケース１１の窪み部分には、光ファイバ芯線１８で伝送される光に対して透明でありかつ耐湿性の保護膜３９が充填されている。この保護膜３９は、半導体チップ２１，受光素子２６，インダクタ３５，抵抗３６，サーミスタ３７，ワイヤ３８を始めとして支持基板２０及びケース１１や支持基板２０の導体層部分、さらには光ファイバ芯線１８等をも被っている。これにより、送信用光通信モジュール１０の耐湿性が高められる。
【００３７】
半導体チップ２１から出射した前方出射光（レーザ光）はこの保護膜３９を透過して光ファイバ芯線１８のコアに取り込まれ、後方出射光（レーザ光）はこの保護膜３９を透過して受光素子２６の受光面に到達する。保護膜３９は例えば、柔軟なゲル状のシリコーン樹脂である。シリコーン樹脂の波長１．３μｍにおける屈折率は１．４であり、光ファイバの屈折率と概ね整合している。なお、保護膜３９は、シリコーン樹脂に限らずシリコーンゴム，低応力エポキシ樹脂，アクリル樹脂，ウレタン樹脂等他のものであっても良い。
【００３８】
このような送信用光通信モジュール１０の製造においては、最初に支持基板２０に部品搭載を行った後、支持基板２０をケース１１に搭載する。また、ケース１１に必要な部品も搭載する。その後、所定部分を導電性のワイヤで接続し、ついで光ファイバ芯線（光ファイバ）１８を取り付ける。さらに、ケース１１の上面の支持基板２０や各種部品等を保護膜３９で被った後、キャップ１２を取り付けて送信用光通信モジュール１０を製造する。
【００３９】
具体的な製造工程は、例えば、（１）半導体チップ２１及び受光素子２６と支持基板２０の図示しないアライメントマークを赤外線画像により認識し、これら相互のアライメントを行う。
【００４０】
（２）半導体チップ２１及び受光素子２６に所定の荷重をかけ、予備加熱した支持基板２０に仮圧着する。半導体レーザチップ２１はジャンクションダウン実装する。
【００４１】
（３）Ａｕ−Ｓｎ半田をリフローし、半導体チップ２１及び受光素子２６を支持基板２０に固定（搭載）する。
【００４２】
（４）インダクタ３５，調整抵抗３６及びサーミスタ３７をＡｕＳｎ半田でケース１１に固定（搭載）する。
【００４３】
（５）支持基板２０をケース１１に導電性でかつ高熱伝導性のエポキシ樹脂によって固定する。
【００４４】
（６）半導体チップ２１及び受光素子２６と支持基板２０の配線（導体層）を導電性のワイヤ３８で接続する。この際、必要な配線間もワイヤ３８で接続する。
【００４５】
（７）光ファイバ芯線１８を支持基板２０の上面のガイド溝２２に挿入するとともに、レーザダイオードとの光軸合わせを行い、接着剤３０で支持基板２０に固定する。接着剤３０としては、例えば紫外線硬化樹脂を用い、紫外線照射によって樹脂を硬化させて光ファイバ芯線１８を支持基板２０に固定する。
【００４６】
（８）シリコーン樹脂をケース１１内に所定量滴下し、かつ熱硬化させて保護膜３９を形成し、この保護膜３９でケース１１内の半導体チップ２１，受光素子２６，インダクタ３５，抵抗３６，サーミスタ３７，ワイヤ３８等を被う。
【００４７】
（９）ケース１１にキャップ１２を接着させてパッケージ１３を構成する。例えば、キャップ１２をエポキシ樹脂によってケース１１に固着し、ケース１１の内部に搭載した部品や保護膜３９を見えないように封止する。
【００４８】
一方、これが本発明の特徴の一つであるが、セラミックによる多層配線基板構造からなるケース１１は、図１及び図８（ａ）〜（ｅ）に示すような配線構造になっている。図１はパッケージを構成するケース１１の配線等を透視的に示した模式図である。図８（ａ）〜図８（ｅ）は各層の配線パターン（導体層）を示す模式図である。
【００４９】
ケース１１はセラミックで形成され、多層配線構造になっている。例えば、ケース１１はアルミナ（Ａｌ２Ｏ３）で形成されている。ケース１１はグリーンシートと呼称される焼成前（生）の複数のセラミック板（誘電体）を積層させてホットプレスし、その後焼成して形成する。各グリーンシートには所望パターンに導体層が形成されるとともに、上及び／又は下の導体層と電気的に接続するためのスルーホール（ビァホール）が設けられ、このホール内には導体が充填され、グリーンシートが重なった状態で上及び／又は下の導体層に接続されるようになっている。即ち、グリーンシートの上面又は／及び下面には導体層が設けられるとともに、上又は／及び下の導体層と電気的に繋がる貫通導体、さらには側面に導体層が設けられている。また、各グリーンシートは所定の形状に形成される。即ち、光ファイバケーブル１７を案内する部分の溝等も形成される。そして、複数のグリーンシートの積層によってケース１１が形成される。
【００５０】
焼成後は各グリーンシートを構成しているセラミック層（誘電体層）は一体化して見分けがつかない状態になるが、図１にはグリーンシートであった状態が分かるように便宜的な表示としてある。即ち、ケース１１はセラミック層５１ａ〜５１ｄと４枚のグリーンシートを重ねて製造されている。この４枚のセラミック層５１ａ〜５１ｄによって導体層パターン５２ａ〜５２ｅが形成される。図８はこれら導体層パターン５２ａ〜５２ｅを示す図である。図８（ａ）はケース１１の上面の導体層パターン５２ｅであり、図８（ｂ）は導体層パターン５２ｄであり、図８（ｃ）は導体層パターン５２ｃであり、図８（ｄ）は導体層パターン５２ｂであり、図８（ｅ）はケース１１の底面の導体層パターン５２ａである。前記導体層は電気信号入出力用導体層、接地（グランド）用導体層となり、いずれもＡｕメッキ膜等で形成されている。また、図１及び図２にも示すようにケース１１の側面にも導体層（電極部１５）が形成されている。
【００５１】
ここで、図８に符号を付して各導体層について説明する。ここでは、電極部１５は使用せずに説明する。図８（ｅ）において、導体層の近接させて付した符号１〜８は、図３の等価回路図に対応し、ピン１〜ピン８を形成するための導体層部分である。ピン６及びピン８の導体層はグランド（ＧＮＤ）を構成する。導体層１ａ及び導体層２ａはサーミスタ（Ｔｈ）に繋がる端子を形成するための導体層、導体層３ａはインダクタ（Ｌ）に繋がる端子を形成するための導体層、導体層４ａ及び導体層５ａはフォトダイオード（ＰＤ）に繋がる端子を形成するための導体層、導体層７ａは抵抗（Ｒ）に繋がる端子を形成するための導体層である。
【００５２】
図８（ｄ）では、導体層はＧＮＤ、導体層４ａに接続される導体層４ｂ、導体層５ａに接続される導体層５ｂが形成されている。
図８（ｃ）では、導体層はＧＮＤ、導体層１ａに接続される導体層１ｃ、導体層２ａに接続される導体層２ｃ、導体層３ａに接続される導体層３ｃ、導体層４ｂに接続される導体層４ｃ、導体層５ｂに接続される導体層５ｃ、導体層７ａに接続される導体層７ｃが形成されている。
【００５３】
導体層パターン５２ｂ，５２ｃにおいては、特に高速電気信号を入力する部分は、グランド−シグナル−グランドと並ぶグラウンデッドコプレーナ伝送線路が形成されている。
【００５４】
図８（ｂ）及び図８（ａ）では、導体層はＧＮＤだけである。また、図８（ａ）〜図８（ｃ）には、右端部分に光ファイバケーブル１７及び光ファイバ芯線１８を案内するための溝１７ａ，１８ａを形成するための溝１７ｂ，１７ｃ，１８ｂ，１８ｃ，１８ｄが形成されている。
【００５５】
グランド導体層パターンは、図８に示すように、各層に内部の光半導体素子（半導体レーザチップ２１及び受光素子２６）を囲むように形成される。それらのパターンは、信号入出力用の導体層パターンに干渉しない程度に密に形成され、積層セラミック面に垂直な方向に関しては、スルーホール（ビァホール）に充填された導体で接続される。スルーホール（ビァホール）の直径は２００μｍである。スルーホール（ビァホール）間隔Ｌ１については、使用する高周波信号の空気中での波長λ×εｒ１／２の１／４、即ち、Ｌ１＝（λ／４）×εｒ１／２以下の間隔となるようにし、かつ、等間隔にならないように形成される。
【００５６】
１０ＧＨｚ、比誘電率９．５の場合、Ｌ１は２．５ｍｍ以下となり、実施形態では０．５〜２．５ｍｍの間隔でスルーホール（ビァホール）が形成されている。このような構造にすることにより、各層に形成されたグランドパターンのグランド強化が達成されるとともに、スルーホール（ビァホール）間隔に起因する誘電体共振の発生を防ぐことができる。また、グラウンデッドコプレーナ伝送線路構成によって、電磁波の放射の抑制に効果がある。
【００５７】
また、金属製のキャップ１２によって上面を被われ、かつケース１１の内部においてもグランド配線が適宜配置されていることから、パッケージ周囲からのＥＭＣ（electromagnetic compatibility ：電磁気的両立性）耐性にも効果がある。
【００５８】
図９は横軸を周波数〔ＧＨｚ〕とし、縦軸を光強度〔ｄＢ〕とした周波数特性を示すグラフであり、図９（ａ）はグランド強化しない送信用光通信モジュールの周波数特性を示し、図９（ｂ）はグランド強化した本実施形態１による送信用光通信モジュール１０の周波数特性を示す。このグラフから明らかなように、グランド強化した本実施形態１の送信用光通信モジュール１０では、９〜１３ＧＨｚが改善されていることが分かる。
【００５９】
本実施形態１によれば以下の効果を有する。
（１）グランド導体層は、各層に内部の半導体レーザチップを囲むように形成され、かつそれらのパターンは、信号入出力用の導体層パターンに干渉しない程度に密に形成され、積層セラミック面に垂直な方向に関しては、スルーホール（ビァホール）に充填された貫通導体で接続される。従って、各層に形成されたグランド導体層パターンのグランド強化が達成されるとともに、スルーホール（貫通導体）間隔に起因する誘電体共振の発生を防ぐことができる。
【００６０】
即ち、スルーホール（ビァホール）の直径は２００μｍである。また、スルーホール（ビァホール）間隔Ｌ１については、使用する高周波信号の空気中での波長λ×εｒ１／２の１／４、即ち、Ｌ１＝（λ／４）×εｒ１／２以下の間隔となるようにし、かつ、等間隔にならないように形成されていることから、グランド強化が達成され、かつ貫通導体間隔に起因する誘電体共振の発生を防ぐことができる。
【００６１】
（２）高速電気信号を入力する部分は、グランド−シグナル−グランドと並ぶグラウンデッドコプレーナ伝送線路となるとともに、その上下にも所定距離離れてグランド導体層が配置されていることから、グランド配線のインダクタンス化によるＬＣ共振の抑制、グランドと誘電体（セラミック）間に生じるキャビティ共振の抑制が図れる。
【００６２】
（３）金属製のキャップ１２によって上面を被われ、かつケース１１の内部においてもグランド配線が適宜配置されていることから、電磁波の放射抑制に効果がある。換言するならば、パッケージ周囲からのＥＭＣ耐性にも効果がある。
【００６３】
（４）上記（１）乃至（３）により、総じてパッケージとして高周波特性に優れたものとなる。
【００６４】
（５）パッケージ１３は積層セラミック構造のケース１１と、これに重ねて固定される平坦なキャップ１２によって形成されるため、パッケージ１３も小さくなり、送信用光通信モジュール１０の小型化も達成できる。
【００６５】
（６）導体層及び貫通導体を有するグリーンシートを複数枚積層してケース１１を製造することと、導体層や貫通導体のレイアウトを選択するだけであることから、特に工程を増加させることもなく、従って、高周波特性の良好なケース１１を安価に製造できため、送信用光通信モジュール１０のコスト低減が達成できる。
【００６６】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６７】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）ＬＣ共振やキャビティ共振のない高周波特性が安定した高速駆動が可能な光電子装置を提供することができる。
（２）簡易な組み立てによる低コスト化が可能な光電子装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態（実施形態１）である光電子装置のパッケージを構成するセラミックのケースの模式図である。
【図２】本実施形態１の光電子装置の外観を示す斜視図である。
【図３】本実施形態１の光電子装置の等価回路図である。
【図４】本実施形態１の光電子装置のキャップを取り外した模式的平面図である。
【図５】本実施形態１の光電子装置のキャップを取り外した模式的断面図である。
【図６】本実施形態１の光電子装置のキャップを取り外した他の断面を示す模式的断面図である。
【図７】本実施形態１の光電子装置におけるパッケージ内部の模式的拡大平面図である。
【図８】本実施形態１の光電子装置において、多層配線構造のケースの各配線パターンを示す模式的平面図である。
【図９】本実施形態１のグランド強化した光電子装置とグランド強化しない光電子装置における半導体レーザの周波数特性を示すグラフである。
【符号の説明】
１ａ，１ｃ…導体層、２ａ，２ｃ…導体層、３ａ，３ｃ…導体層、４ａ，４ｂ，４ｃ…導体層、５ａ，５ｂ，５ｃ…導体層、７ａ，７ｃ…導体層、１０…送信用光通信モジュール１０、１１…ケース、１２…キャップ、１３…封止体（パッケージ）、１４…リード、１５…電極部、１７…光ファイバケーブル、１７ａ，１７ｂ，１７ｃ…溝、１８…光ファイバ芯線、１８ａ，１８ｂ，１８ｃ，１８ｄ…溝、１９…接着剤、２０…支持基板、２１…半導体チップ（半導体レーザチップ）、２２…ガイド溝、２３…樹脂逃げ溝、２４…接着剤、２６…受光素子（フォトダイオード）、３０…接着剤、３５…インダクタ、３６…抵抗（調整抵抗）、３７…サーミスタ、３８…ワイヤ、３９…保護膜、５１ａ〜５１ｄ…セラミック層、５２ａ〜５２ｅ…導体層パターン。
【発明の属する技術分野】
本発明は光電子装置に関し、特に、光通信における送信用や受信用の光通信モジュール（光電子装置）の製造技術に適用して有効な技術に関する。
【０００２】
【従来の技術】
情報処理装置用光源や光通信装置用光源として、半導体レーザ（レーザダイオード）が用いられている。光通信においては、送信用光通信モジュールや受信用光通信モジュール等の光電子装置が使用されている。例えば、特開平１０−３０７２３５号公報には送信用の半導体レーザモジュール及びその製造技術が開示されている。この文献には、パッケージケースの内底面に固定したシリコン基板の主面にレーザダイオード，フォトダイオード及び光ファイバを搭載する（所謂パッシブアライメント実装）とともに、前記パッケージケースをキャップで封止した半導体レーザモジュールが記載されている。パッケージケースはプラスチックをモールディング（成形）し、リード端子付きパッド部及びパッケージケース側壁の光ファイバ設置溝と光ファイバ被覆部設置溝を一体に形成した形状になっている。
【０００３】
また、同種の構成として、パッケージが気密封止構造となるセラミックパッケージ構造の光通信モジュールがあるが、この種のセラミックパッケージ構造の光通信モジュールとしては、例えば、Lucent Technologies 社、microelectronicsgroup発行、データシートDSO1-020OPTO（Replaces DS99-023LWP）、12月号、2000年、Ｐ１〜Ｐ８に記載されているようなレーザモジュールが知られている。
【０００４】
特開２００１−１９６６８２公報には、１０Ｇｂｐｓ用セラミック構造の半導体レーザモジュールが開示されている。このモジュールは、パッケージ内部に多層基板によるインピーダンス整合させたコプレーナ配線を形成し、また、基板からリードまではビァホールを同軸ケーブル状に形成し、インピーダンス整合させた構造になっている。しかし、小径のビァホールを多数形成しているためコストが高くなる。また、パッケージ全体のグランド強化については考慮されていない。
【０００５】
特開２００１−１２７３７１公報には、光半導体素子収納用パッケージが記載されている。このパッケージは、パッケージ内部に多層基板によるインピーダンス整合させたコプレーナ配線を形成し、また、基板からリードまでは側面にコプレーナ伝送線路を形成し、インピーダンス整合させた構造になっている。また、グランドパターンをコの字型にして信号線を囲むように形成し、放射損を小さくするようにしてある。しかし、パッケージ全体のグランド強化については考慮されていない。
【０００６】
【発明が解決しようとする課題】
インターネットのデータ量（トラヒック）、特に米国の幹線部分に流れるトラヒックは、驚異的なペースで増え続けている。大都市間、都市内を結ぶ高速・長距離用（例えば１０Ｇｂｐｓ，８０ｋｍ）伝送装置の開発が急ピッチで進められている。一方、それらの伝送装置に接続される局内インターフェースやＬＡＮなど、２ｋｍ以下の短い距離を結ぶ伝送装置の高速化も求められている。
【０００７】
光通信装置が広く普及するためには、その低コスト化が課題であり、もはや１０Ｇｂｐｓクラスの高速伝送装置も例外では無くなってきている。低コスト化を実現するパッケージとしては、グラウンデッドコプレーナ伝送線路などの高周波伝送線路を形成できるセラミックを用いたパッケージが有効である。
【０００８】
しかし、１０Ｇｂｐｓクラスでは、グランドの安定がよりパッケージ全体に求められるものの、従来のセラミックパッケージでは高周波伝送線路部以外の部分のグランドが弱く、共振など高周波特性を不安定にする現象が観測される。
【０００９】
本発明の目的は、ＬＣ共振やキャビティ共振のない高周波特性が安定した高速駆動が可能な光電子装置を提供することにある。
本発明の他の目的は、簡易な組み立てによる低コスト化が可能な光電子装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
（１）導体層や貫通導体を設けた複数の誘電体層を積層させて形成した多層配線構造のケースと、
前記ケースを塞ぐキャップと、
前記ケースの内底上に固定される支持基板と、
前記ケース及び前記キャップとで形成されるパッケージの内外に亘って延在する光ファイバと、
前記支持基板上に固定され、かつ前記光ファイバと光の授受を行う光半導体素子（半導体レーザ）と、
前記パッケージ内に配置され、前記光半導体素子との間で回路を構成する複数の部品と、
前記ケースの側面の導体層に固定され、前記パッケージ内部の導体層と電気的に繋がるリードとを有する光電子装置であって、
入出力信号配線となる導体層はその両側にそれぞれ所定の間隔離れてグランド導体層が配置されるとともに、上又は／及び下には前記誘電体を介してそれぞれ所定の間隔離れてグランド導体層が配置されていることを特徴とする。
【００１１】
前記光半導体素子を取り囲むように所定間隔を隔ててグランド導体層が配置されている。前記貫通導体の間隔は使用する高周波信号の絶縁材料内部での波長の１／２以下である。前記貫通導体の間隔が不等間隔に配置されている。入出力信号配線の両側にはグランド導体層が配置されてグラウンデッドコプレーナ伝送線路が形成されている。
【００１２】
前記（１）の手段によれば、（ａ）グランド導体層パターンは、各層に内部の半導体レーザチップを囲むように形成され、かつそれらのパターンは、信号入出力用の導体層パターンに干渉しない程度に密に形成され、積層セラミック面に垂直な方向に関しては、スルーホール（ビァホール）に充填された貫通導体で接続される。従って、各層に形成されたグランド導体層パターンのグランド強化が達成されるとともに、スルーホール（ビァホール）間隔に起因する誘電体共振の発生を防ぐことができる。
【００１３】
（ｂ）貫通導体の間隔は使用する高周波信号の絶縁材料内部での波長の１／２以下である。
【００１４】
（ｃ）貫通導体の間隔が不等間隔に配置されていることから、グランド強化が達成され、かつ貫通導体間隔に起因する誘電体共振の発生を防ぐことができる。
【００１５】
（ｄ）高速電気信号を入力する部分は、グランド−シグナル−グランドと並ぶグラウンデッドコプレーナ伝送線路となるとともに、その上下にも所定距離離れてグランド導体層が配置されていることから、グランド配線のインダクタンス化によるＬＣ共振の抑制、グランドと誘電体（セラミック）間に生じるキャビティ共振の抑制が図れる。
【００１６】
（ｅ）金属製のキャップによって上面を被われ、かつケースの内部においてもグランド配線が適宜配置されていることから、電磁波の放射抑制に効果があり、パッケージ周囲からのＥＭＣ耐性にも効果がある。
【００１７】
（ｆ）パッケージは積層セラミック構造のケースと、これに重ねて固定される平坦なキャップによって形成されるため、封止体（パッケージ）も小さくなる。
【００１８】
（ｇ）導体層及び貫通導体を有するグリーンシートを複数枚積層してケースを製造することと、導体層や貫通導体のレイアウトを選択するだけであることから、特に工程を増加させることもなく、従って、高周波特性の良好なケースを安価に製造できため、送信用光通信モジュール（光電子装置）のコスト低減が達成できる。
【００１９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００２０】
（実施形態１）
図１乃至図９は本発明の一実施形態（実施形態１）である送信用光通信モジュール（光電子装置）に係わる図である。本実施形態１では、１０Ｇｂｐｓクラス以上の高速伝送にも使用できる送信用光通信モジュール（光電子装置）に本発明を適用した例について説明する。
【００２１】
本実施形態１の送信用光通信モジュール１０は、図２に示すように、偏平矩形状のセラミック製のケース１１と、このケース１１を塞ぐように重ねられ、かつ接合材によって固定される金属製のキャップ１２とによって封止体（パッケージ）１３が形成されている。ケース１１はアルミナ（Ａｌ２Ｏ３）であり、多層配線構造になっている。即ち、ケース１１は導体層や貫通導体を設けた複数の誘電体層を積層させて形成した多層配線構造となり、ケース１１の上面，下面（底面）及び側面に導体層を有する。キャップ１２はコバール等の鉄−ニッケル合金で形成されている。
【００２２】
ケース１１の両側面にはＬ字状（ガルウィング型）の金属製（例えば、コバール等の鉄−ニッケル合金）のリード１４が４本づつ合計８本固定されている。リード１４は外部電極端子となり、ケース１１の側面にメタライズされた電極部（導体層）１５に図示しない導電性の接合材で接続されている。従って、外部電極端子は表面実装型となる。また、一部の電極部１５はキャップ１２に接続されている。図２において示す点々を施した部分は導電性であることを示すものである。従って、封止体１３の上面は金属製のキャップ１２によって電磁シールドされる構造になっている。
【００２３】
ケース１１の一端からは光ファイバケーブル１７が突出している。この光ファイバケーブル１７はケース１１に設けられた溝に挿入され、図示しない接着剤でケース１１に固定されている。光ファイバケーブル１７はその中心を光ファイバ芯線１８が貫いている。光ファイバ芯線１８はジャケット等によって被覆される構造になっている。光ファイバ芯線１８は、図示はしないが、５μｍ直径のコアと、このコアを覆う１２５μｍ直径のクラッドとからなっている。
【００２４】
一例であるが、封止体（パッケージ）１３の長さは１８．５ｍｍ、幅は７．４ｍｍ、高さは２．７ｍｍである。また、リード１４の下面である実装面と封止体１３の底面との高さの差は０．５ｍｍであり、リード１４の下面が封止体１３の底面よりも突出している。
【００２５】
本実施形態１の送信用光通信モジュール１０は、外部電極端子が８ピン（リード）となるセラミックパッケージである。図３は本実施形態１の送信用光通信モジュール１０の等価回路図である。封止体１３内には、レーザダイオード（ＬＤ），モニター用のフォトダイオード（ＰＤ），温度検出用のサーミスタ（Ｔｈ）、インダクタ（Ｌ：チップインダクタ）、抵抗（Ｒ：調整抵抗）が組み込まれている。図３において、端子に付した１〜８の番号はピン１〜ピン８であることを示す。
【００２６】
ピン１とピン２間にサーミスタ（Ｔｈ）が接続され、ピン４とピン５はフォトダイオード（ＰＤ：受光素子）が接続され、ピン４はＰＤ用のカソード電極となり、ピン５はＰＤ用のアノード電極となる。ピン６はＬＤ（半導体レーザ）に接続され、ＬＤ用のアノード電極となり、グランド（ＧＮＤ）電位にされる。ピン３はインダクタ（Ｌ）を介してＬＤに接続され、ＤＣバイアス用のカソード電極となる。ピン７は抵抗（Ｒ：調整抵抗）を介してＬＤに接続され、高周波信号を入力するカソード電極となる。ピン８はグランド端子である。
【００２７】
図４はキャップ１２を取り外した送信用光通信モジュール１０の平面図、図５は光ファイバ芯線１８の延在方向に沿う模式的断面図、図６は光ファイバ芯線１８に直交する方向に沿う模式的断面図である。
【００２８】
図４及び図５に示すように、セラミックからなるケース１１の一端側の中央に沿って、光ファイバケーブル１７及び光ファイバ芯線１８を案内する溝１７ａ，１８ａが設けられている。光ファイバケーブル１７の先端側は保護チューブとしてのジャケットが取り除かれて光ファイバ芯線１８が露出している。光ファイバ芯線１８を単に光ファイバとも呼称する。光ファイバケーブル１７は溝１７ａ内に入れられ、光ファイバケーブル１７の先端側の光ファイバ芯線１８は溝１８ａ部分に入れられて案内されている。光ファイバ芯線１８は、図５に示すように溝１８ａ部分で接着剤１９で固定されている。なお、光ファイバケーブル１７のケース１１の付け根部分は、接着剤２４で塞がれ、光ファイバケーブル１７を伝わってパッケージ１３内に進入する水分を阻止するようになっている。
【００２９】
光ファイバ芯線１８が延在する先端側は、図５及び図６に示すように、ケース１１の中底がさらに一段低くなり、この低い部分にはＳｉ基板からなる支持基板（プラットフォーム）２０が固定されている。光ファイバ芯線１８の先端部分は、支持基板２０の上面に設けられたガイド溝２２（図７参照）に挿入され、接着剤３０によって支持基板２０に固定されている。
【００３０】
図７はケース１１の一部と支持基板（シリコンプラットフォーム）２０を拡大した模式図である。支持基板２０の上面において点々を付けた部分は導電部分であることを示し、導体層で形成されている。導体層は半導体レーザチップや受光素子を固定する搭載パッドやワイヤを接続するワイヤパッドを構成している。一部の導電層は配線を構成している。支持基板２０の外側において点々を付けて示される部分は、セラミックからなる支持基板２０の上面に形成された導電層であり、インダクタ，調整抵抗，サーミスタを搭載する接続・搭載パッドやワイヤパッドを構成している。また、ケース１１に設けられる導電層はスルーホールや内層等を介して前述のケース１１の両側に形成される電極部１５に電気的に接続されている。そして、部品が搭載され、所定箇所をワイヤで接続することによって、図３に示すような等価回路を構成するようになる。高速伝送線路として、図７に示すように、グランド−シグナル−グランドと並ぶグラウンデッドコプレーナ伝送線路が形成されている。
【００３１】
図７に示すように、支持基板２０の上面中央にはレーザダイオードが組み込まれた半導体チップ（半導体レーザチップ）２１が搭載されている。また、支持基板２０の上面には、その一端（図では右端）から前記半導体チップの搭載部近傍まで１本のガイド溝２２が設けられている。また、このガイド溝２２に交差して樹脂逃げ溝２３が設けられている。支持基板２０は、結晶面方位（１００）のシリコン基板からなり、断面がＶ字となるガイド溝２２の幅は１３８〜１４３μｍとなる。光ファイバ芯線１８と半導体レーザチップ２１とはガイド溝２２を利用して光軸合わせが行われ、その後に光ファイバ芯線１８は接着剤３０によって支持基板２０に固定される。従って、半導体レーザチップ２１の前方出射光（レーザ光）は光ファイバ芯線１８のコア内に取り込まれ、光ファイバによって所定箇所に伝送されるようになる。
【００３２】
搭載された半導体レーザチップの左側には半導体レーザチップから出射される後方出射光（レーザ光）を受光する受光素子（フォトダイオード）２６が固定されている。半導体レーザチップ２１はＩｎＰ系半導体からなる端面発光型レーザダイオードである。また、受光素子２６はＩｎＰ系半導体からなる導波路型フォトダイオードである。
【００３３】
半導体レーザチップ２１及び受光素子２６は共に上面及び下面に電極を有し、下面の電極が厚さ３〜５μｍ程度のＡｕ−Ｓｎで支持基板２０の配線に接続される。半導体レーザチップ２１はｐｎ接合が下側に位置する接続状態、いわゆるジャンクションダウン実装である。このため、レーザ光の発光高さは支持基板２０の上面から７〜１０μｍ程度の高さになる。電極はＡｕ／Ｐｔ／Ｔｉ膜またはＡｕ／Ｎｉ／Ｃｒ膜で形成されている。
【００３４】
支持基板２０の周囲のケース１１上には、インダクタ３５，抵抗（調整抵抗）３６及びサーミスタ３７がそれぞれ搭載されている。インダクタ３５，抵抗３６は両端に電極を有する構造であり、サーミスタ３７は上面及び下面に電極を有する構造である。インダクタ３５，抵抗３６及びサーミスタ３７はＡｕ−Ｓｎ半田を介してケース１１の電気的に独立した導体層部分に固定されている。
【００３５】
半導体チップ２１，受光素子２６，インダクタ３５と所定の導体層は、図７に示すように導電性のワイヤ３８によって接続され、図３に示すような等価回路を構成している。ワイヤ３８は、図７において太線で示してある。ワイヤ３８の接続関係についての説明は省略する。
【００３６】
また、図５及び図６に示すように、ケース１１の窪み部分には、光ファイバ芯線１８で伝送される光に対して透明でありかつ耐湿性の保護膜３９が充填されている。この保護膜３９は、半導体チップ２１，受光素子２６，インダクタ３５，抵抗３６，サーミスタ３７，ワイヤ３８を始めとして支持基板２０及びケース１１や支持基板２０の導体層部分、さらには光ファイバ芯線１８等をも被っている。これにより、送信用光通信モジュール１０の耐湿性が高められる。
【００３７】
半導体チップ２１から出射した前方出射光（レーザ光）はこの保護膜３９を透過して光ファイバ芯線１８のコアに取り込まれ、後方出射光（レーザ光）はこの保護膜３９を透過して受光素子２６の受光面に到達する。保護膜３９は例えば、柔軟なゲル状のシリコーン樹脂である。シリコーン樹脂の波長１．３μｍにおける屈折率は１．４であり、光ファイバの屈折率と概ね整合している。なお、保護膜３９は、シリコーン樹脂に限らずシリコーンゴム，低応力エポキシ樹脂，アクリル樹脂，ウレタン樹脂等他のものであっても良い。
【００３８】
このような送信用光通信モジュール１０の製造においては、最初に支持基板２０に部品搭載を行った後、支持基板２０をケース１１に搭載する。また、ケース１１に必要な部品も搭載する。その後、所定部分を導電性のワイヤで接続し、ついで光ファイバ芯線（光ファイバ）１８を取り付ける。さらに、ケース１１の上面の支持基板２０や各種部品等を保護膜３９で被った後、キャップ１２を取り付けて送信用光通信モジュール１０を製造する。
【００３９】
具体的な製造工程は、例えば、（１）半導体チップ２１及び受光素子２６と支持基板２０の図示しないアライメントマークを赤外線画像により認識し、これら相互のアライメントを行う。
【００４０】
（２）半導体チップ２１及び受光素子２６に所定の荷重をかけ、予備加熱した支持基板２０に仮圧着する。半導体レーザチップ２１はジャンクションダウン実装する。
【００４１】
（３）Ａｕ−Ｓｎ半田をリフローし、半導体チップ２１及び受光素子２６を支持基板２０に固定（搭載）する。
【００４２】
（４）インダクタ３５，調整抵抗３６及びサーミスタ３７をＡｕＳｎ半田でケース１１に固定（搭載）する。
【００４３】
（５）支持基板２０をケース１１に導電性でかつ高熱伝導性のエポキシ樹脂によって固定する。
【００４４】
（６）半導体チップ２１及び受光素子２６と支持基板２０の配線（導体層）を導電性のワイヤ３８で接続する。この際、必要な配線間もワイヤ３８で接続する。
【００４５】
（７）光ファイバ芯線１８を支持基板２０の上面のガイド溝２２に挿入するとともに、レーザダイオードとの光軸合わせを行い、接着剤３０で支持基板２０に固定する。接着剤３０としては、例えば紫外線硬化樹脂を用い、紫外線照射によって樹脂を硬化させて光ファイバ芯線１８を支持基板２０に固定する。
【００４６】
（８）シリコーン樹脂をケース１１内に所定量滴下し、かつ熱硬化させて保護膜３９を形成し、この保護膜３９でケース１１内の半導体チップ２１，受光素子２６，インダクタ３５，抵抗３６，サーミスタ３７，ワイヤ３８等を被う。
【００４７】
（９）ケース１１にキャップ１２を接着させてパッケージ１３を構成する。例えば、キャップ１２をエポキシ樹脂によってケース１１に固着し、ケース１１の内部に搭載した部品や保護膜３９を見えないように封止する。
【００４８】
一方、これが本発明の特徴の一つであるが、セラミックによる多層配線基板構造からなるケース１１は、図１及び図８（ａ）〜（ｅ）に示すような配線構造になっている。図１はパッケージを構成するケース１１の配線等を透視的に示した模式図である。図８（ａ）〜図８（ｅ）は各層の配線パターン（導体層）を示す模式図である。
【００４９】
ケース１１はセラミックで形成され、多層配線構造になっている。例えば、ケース１１はアルミナ（Ａｌ２Ｏ３）で形成されている。ケース１１はグリーンシートと呼称される焼成前（生）の複数のセラミック板（誘電体）を積層させてホットプレスし、その後焼成して形成する。各グリーンシートには所望パターンに導体層が形成されるとともに、上及び／又は下の導体層と電気的に接続するためのスルーホール（ビァホール）が設けられ、このホール内には導体が充填され、グリーンシートが重なった状態で上及び／又は下の導体層に接続されるようになっている。即ち、グリーンシートの上面又は／及び下面には導体層が設けられるとともに、上又は／及び下の導体層と電気的に繋がる貫通導体、さらには側面に導体層が設けられている。また、各グリーンシートは所定の形状に形成される。即ち、光ファイバケーブル１７を案内する部分の溝等も形成される。そして、複数のグリーンシートの積層によってケース１１が形成される。
【００５０】
焼成後は各グリーンシートを構成しているセラミック層（誘電体層）は一体化して見分けがつかない状態になるが、図１にはグリーンシートであった状態が分かるように便宜的な表示としてある。即ち、ケース１１はセラミック層５１ａ〜５１ｄと４枚のグリーンシートを重ねて製造されている。この４枚のセラミック層５１ａ〜５１ｄによって導体層パターン５２ａ〜５２ｅが形成される。図８はこれら導体層パターン５２ａ〜５２ｅを示す図である。図８（ａ）はケース１１の上面の導体層パターン５２ｅであり、図８（ｂ）は導体層パターン５２ｄであり、図８（ｃ）は導体層パターン５２ｃであり、図８（ｄ）は導体層パターン５２ｂであり、図８（ｅ）はケース１１の底面の導体層パターン５２ａである。前記導体層は電気信号入出力用導体層、接地（グランド）用導体層となり、いずれもＡｕメッキ膜等で形成されている。また、図１及び図２にも示すようにケース１１の側面にも導体層（電極部１５）が形成されている。
【００５１】
ここで、図８に符号を付して各導体層について説明する。ここでは、電極部１５は使用せずに説明する。図８（ｅ）において、導体層の近接させて付した符号１〜８は、図３の等価回路図に対応し、ピン１〜ピン８を形成するための導体層部分である。ピン６及びピン８の導体層はグランド（ＧＮＤ）を構成する。導体層１ａ及び導体層２ａはサーミスタ（Ｔｈ）に繋がる端子を形成するための導体層、導体層３ａはインダクタ（Ｌ）に繋がる端子を形成するための導体層、導体層４ａ及び導体層５ａはフォトダイオード（ＰＤ）に繋がる端子を形成するための導体層、導体層７ａは抵抗（Ｒ）に繋がる端子を形成するための導体層である。
【００５２】
図８（ｄ）では、導体層はＧＮＤ、導体層４ａに接続される導体層４ｂ、導体層５ａに接続される導体層５ｂが形成されている。
図８（ｃ）では、導体層はＧＮＤ、導体層１ａに接続される導体層１ｃ、導体層２ａに接続される導体層２ｃ、導体層３ａに接続される導体層３ｃ、導体層４ｂに接続される導体層４ｃ、導体層５ｂに接続される導体層５ｃ、導体層７ａに接続される導体層７ｃが形成されている。
【００５３】
導体層パターン５２ｂ，５２ｃにおいては、特に高速電気信号を入力する部分は、グランド−シグナル−グランドと並ぶグラウンデッドコプレーナ伝送線路が形成されている。
【００５４】
図８（ｂ）及び図８（ａ）では、導体層はＧＮＤだけである。また、図８（ａ）〜図８（ｃ）には、右端部分に光ファイバケーブル１７及び光ファイバ芯線１８を案内するための溝１７ａ，１８ａを形成するための溝１７ｂ，１７ｃ，１８ｂ，１８ｃ，１８ｄが形成されている。
【００５５】
グランド導体層パターンは、図８に示すように、各層に内部の光半導体素子（半導体レーザチップ２１及び受光素子２６）を囲むように形成される。それらのパターンは、信号入出力用の導体層パターンに干渉しない程度に密に形成され、積層セラミック面に垂直な方向に関しては、スルーホール（ビァホール）に充填された導体で接続される。スルーホール（ビァホール）の直径は２００μｍである。スルーホール（ビァホール）間隔Ｌ１については、使用する高周波信号の空気中での波長λ×εｒ１／２の１／４、即ち、Ｌ１＝（λ／４）×εｒ１／２以下の間隔となるようにし、かつ、等間隔にならないように形成される。
【００５６】
１０ＧＨｚ、比誘電率９．５の場合、Ｌ１は２．５ｍｍ以下となり、実施形態では０．５〜２．５ｍｍの間隔でスルーホール（ビァホール）が形成されている。このような構造にすることにより、各層に形成されたグランドパターンのグランド強化が達成されるとともに、スルーホール（ビァホール）間隔に起因する誘電体共振の発生を防ぐことができる。また、グラウンデッドコプレーナ伝送線路構成によって、電磁波の放射の抑制に効果がある。
【００５７】
また、金属製のキャップ１２によって上面を被われ、かつケース１１の内部においてもグランド配線が適宜配置されていることから、パッケージ周囲からのＥＭＣ（electromagnetic compatibility ：電磁気的両立性）耐性にも効果がある。
【００５８】
図９は横軸を周波数〔ＧＨｚ〕とし、縦軸を光強度〔ｄＢ〕とした周波数特性を示すグラフであり、図９（ａ）はグランド強化しない送信用光通信モジュールの周波数特性を示し、図９（ｂ）はグランド強化した本実施形態１による送信用光通信モジュール１０の周波数特性を示す。このグラフから明らかなように、グランド強化した本実施形態１の送信用光通信モジュール１０では、９〜１３ＧＨｚが改善されていることが分かる。
【００５９】
本実施形態１によれば以下の効果を有する。
（１）グランド導体層は、各層に内部の半導体レーザチップを囲むように形成され、かつそれらのパターンは、信号入出力用の導体層パターンに干渉しない程度に密に形成され、積層セラミック面に垂直な方向に関しては、スルーホール（ビァホール）に充填された貫通導体で接続される。従って、各層に形成されたグランド導体層パターンのグランド強化が達成されるとともに、スルーホール（貫通導体）間隔に起因する誘電体共振の発生を防ぐことができる。
【００６０】
即ち、スルーホール（ビァホール）の直径は２００μｍである。また、スルーホール（ビァホール）間隔Ｌ１については、使用する高周波信号の空気中での波長λ×εｒ１／２の１／４、即ち、Ｌ１＝（λ／４）×εｒ１／２以下の間隔となるようにし、かつ、等間隔にならないように形成されていることから、グランド強化が達成され、かつ貫通導体間隔に起因する誘電体共振の発生を防ぐことができる。
【００６１】
（２）高速電気信号を入力する部分は、グランド−シグナル−グランドと並ぶグラウンデッドコプレーナ伝送線路となるとともに、その上下にも所定距離離れてグランド導体層が配置されていることから、グランド配線のインダクタンス化によるＬＣ共振の抑制、グランドと誘電体（セラミック）間に生じるキャビティ共振の抑制が図れる。
【００６２】
（３）金属製のキャップ１２によって上面を被われ、かつケース１１の内部においてもグランド配線が適宜配置されていることから、電磁波の放射抑制に効果がある。換言するならば、パッケージ周囲からのＥＭＣ耐性にも効果がある。
【００６３】
（４）上記（１）乃至（３）により、総じてパッケージとして高周波特性に優れたものとなる。
【００６４】
（５）パッケージ１３は積層セラミック構造のケース１１と、これに重ねて固定される平坦なキャップ１２によって形成されるため、パッケージ１３も小さくなり、送信用光通信モジュール１０の小型化も達成できる。
【００６５】
（６）導体層及び貫通導体を有するグリーンシートを複数枚積層してケース１１を製造することと、導体層や貫通導体のレイアウトを選択するだけであることから、特に工程を増加させることもなく、従って、高周波特性の良好なケース１１を安価に製造できため、送信用光通信モジュール１０のコスト低減が達成できる。
【００６６】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６７】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）ＬＣ共振やキャビティ共振のない高周波特性が安定した高速駆動が可能な光電子装置を提供することができる。
（２）簡易な組み立てによる低コスト化が可能な光電子装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態（実施形態１）である光電子装置のパッケージを構成するセラミックのケースの模式図である。
【図２】本実施形態１の光電子装置の外観を示す斜視図である。
【図３】本実施形態１の光電子装置の等価回路図である。
【図４】本実施形態１の光電子装置のキャップを取り外した模式的平面図である。
【図５】本実施形態１の光電子装置のキャップを取り外した模式的断面図である。
【図６】本実施形態１の光電子装置のキャップを取り外した他の断面を示す模式的断面図である。
【図７】本実施形態１の光電子装置におけるパッケージ内部の模式的拡大平面図である。
【図８】本実施形態１の光電子装置において、多層配線構造のケースの各配線パターンを示す模式的平面図である。
【図９】本実施形態１のグランド強化した光電子装置とグランド強化しない光電子装置における半導体レーザの周波数特性を示すグラフである。
【符号の説明】
１ａ，１ｃ…導体層、２ａ，２ｃ…導体層、３ａ，３ｃ…導体層、４ａ，４ｂ，４ｃ…導体層、５ａ，５ｂ，５ｃ…導体層、７ａ，７ｃ…導体層、１０…送信用光通信モジュール１０、１１…ケース、１２…キャップ、１３…封止体（パッケージ）、１４…リード、１５…電極部、１７…光ファイバケーブル、１７ａ，１７ｂ，１７ｃ…溝、１８…光ファイバ芯線、１８ａ，１８ｂ，１８ｃ，１８ｄ…溝、１９…接着剤、２０…支持基板、２１…半導体チップ（半導体レーザチップ）、２２…ガイド溝、２３…樹脂逃げ溝、２４…接着剤、２６…受光素子（フォトダイオード）、３０…接着剤、３５…インダクタ、３６…抵抗（調整抵抗）、３７…サーミスタ、３８…ワイヤ、３９…保護膜、５１ａ〜５１ｄ…セラミック層、５２ａ〜５２ｅ…導体層パターン。
Claims (5)
- 導体層や貫通導体を設けた複数の誘電体層を積層させて形成した多層配線構造のケースと、
前記ケースを塞ぐキャップと、
前記ケースの内底上に固定される支持基板と、
前記ケース及び前記キャップとで形成されるパッケージの内外に亘って延在する光ファイバと、
前記支持基板上に固定され、かつ前記光ファイバと光の授受を行う光半導体素子と、
前記パッケージ内に配置され、前記光半導体素子との間で回路を構成する複数の部品と、
前記ケースの側面の導体層に固定され、前記パッケージ内部の導体層と電気的に繋がるリードとを有する光電子装置であって、
入出力信号配線となる導体層はその両側にそれぞれ所定の間隔離れてグランド導体層が配置されるとともに、上又は／及び下には前記誘電体を介してそれぞれ所定の間隔離れてグランド導体層が配置されていることを特徴とする光電子装置。 - 前記光半導体素子を取り囲むように所定間隔を隔ててグランド導体層が配置されていることを特徴とする請求項１に記載の光電子装置。
- 前記貫通導体の間隔は使用する高周波信号の絶縁材料内部での波長の１／２以下であることを特徴とする請求項１に記載の光電子装置。
- 前記貫通導体の間隔が不等間隔に配置されていることを特徴とする請求項１に記載の光電子装置。
- 前記光半導体素子は半導体レーザが形成された半導体レーザチップであることを特徴とする請求項１に記載の光電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002364889A JP2004200279A (ja) | 2002-12-17 | 2002-12-17 | 光電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002364889A JP2004200279A (ja) | 2002-12-17 | 2002-12-17 | 光電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004200279A true JP2004200279A (ja) | 2004-07-15 |
Family
ID=32762588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002364889A Pending JP2004200279A (ja) | 2002-12-17 | 2002-12-17 | 光電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004200279A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004214441A (ja) * | 2003-01-06 | 2004-07-29 | Mitsubishi Electric Corp | 半導体レーザ装置及びその製造方法 |
| JP2015022128A (ja) * | 2013-07-18 | 2015-02-02 | 日本メクトロン株式会社 | 光導波路付きフレキシブルプリント配線板、およびその製造方法 |
| JP2015228396A (ja) * | 2014-05-30 | 2015-12-17 | 住友電工デバイス・イノベーション株式会社 | 光学装置 |
| JP2017097091A (ja) * | 2015-11-20 | 2017-06-01 | 日本電気株式会社 | 光通信モジュールおよび該光通信モジュールの製造方法 |
| JP2019535043A (ja) * | 2016-10-11 | 2019-12-05 | 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． | 光トランシーバアセンブリ |
| US20220076873A1 (en) * | 2020-09-09 | 2022-03-10 | Murata Manufacturing Co., Ltd. | Optical communication module and multilayer coil component |
-
2002
- 2002-12-17 JP JP2002364889A patent/JP2004200279A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004214441A (ja) * | 2003-01-06 | 2004-07-29 | Mitsubishi Electric Corp | 半導体レーザ装置及びその製造方法 |
| JP2015022128A (ja) * | 2013-07-18 | 2015-02-02 | 日本メクトロン株式会社 | 光導波路付きフレキシブルプリント配線板、およびその製造方法 |
| JP2015228396A (ja) * | 2014-05-30 | 2015-12-17 | 住友電工デバイス・イノベーション株式会社 | 光学装置 |
| JP2017097091A (ja) * | 2015-11-20 | 2017-06-01 | 日本電気株式会社 | 光通信モジュールおよび該光通信モジュールの製造方法 |
| JP2019535043A (ja) * | 2016-10-11 | 2019-12-05 | 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． | 光トランシーバアセンブリ |
| US10855375B2 (en) | 2016-10-11 | 2020-12-01 | Huawei Technologies Co., Ltd. | Optical transceiver assembly |
| US20220076873A1 (en) * | 2020-09-09 | 2022-03-10 | Murata Manufacturing Co., Ltd. | Optical communication module and multilayer coil component |
| JP2022045540A (ja) * | 2020-09-09 | 2022-03-22 | 株式会社村田製作所 | 光通信モジュール及び積層型コイル部品 |
| JP7493419B2 (ja) | 2020-09-09 | 2024-05-31 | 株式会社村田製作所 | 光通信モジュール及び積層型コイル部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6467972B2 (en) | Optical interconnection module | |
| US6885788B2 (en) | Light-reception/emission device built-in module with optical and electrical wiring combined therein, method for producing the module and assembling member of the module | |
| JP3803596B2 (ja) | パッケージ型半導体装置 | |
| US7127142B2 (en) | Optical communication device | |
| JP4138689B2 (ja) | インターフェイスモジュール付ｌｓｉパッケージ及びｌｓｉパッケージ | |
| US7406229B2 (en) | Optical module | |
| US7103249B2 (en) | Optical module and manufacturing method of the same, optical-communication apparatus, and electronic apparatus | |
| US7355862B2 (en) | Printed wiring board, method of manufacturing the printed wiring board, lead frame package, and optical module | |
| US7306377B2 (en) | Integrated optical sub-assembly having epoxy chip package | |
| US8989531B2 (en) | Optical-electrical wiring board and optical module | |
| US20070009213A1 (en) | Optoelectronic assembly with heat sink | |
| JP2004354532A (ja) | 光モジュール及びその製造方法、光通信装置、電子機器 | |
| US6767140B2 (en) | Ceramic optical sub-assembly for opto-electronic module utilizing LTCC (low-temperature co-fired ceramic) technology | |
| JP4227471B2 (ja) | 受発光素子内蔵光電気混載配線モジュールの製造方法 | |
| JP3543189B2 (ja) | 半導体素子パッケージおよび半導体装置 | |
| JP2004200279A (ja) | 光電子装置 | |
| JP2003227951A (ja) | 光導波装置、その製造方法、およびそれを用いた光電気混載基板 | |
| JP2004093606A (ja) | 光モジュール及び光伝送装置 | |
| JP4041226B2 (ja) | 光半導体装置 | |
| JP2001036182A (ja) | 光モジュール用シリコンプラットフォーム | |
| JP2004184869A (ja) | 光電子装置 | |
| JP2004200331A (ja) | 光通信装置 | |
| JP4231166B2 (ja) | 光半導体装置 | |
| US6882761B2 (en) | Silicon platform for optical modules | |
| JP2004235379A (ja) | 光パッケージ及びそれを用いた光モジュール |