JP3543189B2 - 半導体素子パッケージおよび半導体装置 - Google Patents

半導体素子パッケージおよび半導体装置 Download PDF

Info

Publication number
JP3543189B2
JP3543189B2 JP34035997A JP34035997A JP3543189B2 JP 3543189 B2 JP3543189 B2 JP 3543189B2 JP 34035997 A JP34035997 A JP 34035997A JP 34035997 A JP34035997 A JP 34035997A JP 3543189 B2 JP3543189 B2 JP 3543189B2
Authority
JP
Japan
Prior art keywords
package
semiconductor element
conductive circuit
semiconductor
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP34035997A
Other languages
English (en)
Other versions
JPH11176966A (ja
Inventor
和之 福田
誠 嶋岡
聡 金子
泰典 岩藤
Original Assignee
日本オプネクスト株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本オプネクスト株式会社 filed Critical 日本オプネクスト株式会社
Priority to JP34035997A priority Critical patent/JP3543189B2/ja
Priority to DE69816581T priority patent/DE69816581T2/de
Priority to EP98123179A priority patent/EP0928026B1/en
Publication of JPH11176966A publication Critical patent/JPH11176966A/ja
Application granted granted Critical
Publication of JP3543189B2 publication Critical patent/JP3543189B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4255—Moulded or casted packages
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4256—Details of housings
    • G02B6/426—Details of housings mounting, engaging or coupling of the package to a board, a frame or a panel
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4266—Thermal aspects, temperature control or temperature monitoring
    • G02B6/4268—Cooling
    • G02B6/4269—Cooling with heat sinks or radiation fins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Optical Couplings Of Light Guides (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、プラスチック成形品に導電性回路パターンを形成した半導体素子とこれに光結合する光ファイバとを収納してなる半導体素子収納パッケージ（半導体素子パッケージ）に係わり、特にＧ（ギガ）Ｈｚ帯の変調周波数帯域を有する場合に好適な半導体素子収納パッケージに関する。
【０００２】
【従来の技術】
従来、この種のプラスチック成形品への導波回路パターンの形成に係わる技術として、例えば特開平５−１８３２５４号公報記載のものがある。
【０００３】
この従来技術は、電気・電子機器等の分野で回路部品として使用される立体的なプラスチック成形品に、全面に金属膜、例えば銅メッキを形成し、この上にレジストを電着コーティングする。次いでフォトマスクに描かれた所定の回路パターンを高圧水銀灯の紫外線を照射してレジストに転写し、レジストパターンの現像を行って回路部分の銅メッキを露出させる。露出した銅メッキの回路部分にニッケルメッキ及び金メッキを施し、回路部分以外の部分に残っているレジスト及びその下の銅メッキを除去して立体的なプラスチック成形品の表面に導電性回路パターンを形成する。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来技術には、以下の問題点がある。
【０００５】
すなわち、上記従来技術は、プラスチック成形品の表面に下地を銅メッキとしたニッケルメッキ及び金メッキの導電性回路配線を形成している。電気・電子機器等の分野で回路部品として使用する場合、この導電性回路配線上に電気部品や電子部品あるいは半導体チップ等をはんだ付けし実装することで、電気的に接続した回路部品として使用可能である。しかしながら、ＧＨｚ帯の変調周波数帯域で使用する、例えば光通信の分野で回路部品として使用する場合は、この回路部品と他の回路部品との間の電気的な接続部分で変調信号の反射や損失が生じるおそれがある。このため、ＧＨｚ帯よりも低い周波数での使用に限られることになり、光通信のような高速化の要求が高い分野での使用には適していなかった。
【０００６】
本発明の目的は、導電性回路パターンを形成したプラスチック成形品でかつＧＨｚ帯のように変調周波数が高い場合でも変調信号の反射や損失を生じさせずに高速で半導体レーザ素子を駆動できる半導体素子収納パッケージを提供することである。
【０００７】
【課題を解決するための手段】
半導体レーザモジュ−ルは光通信の光源に用いられ、半導体素子と光ファイバを光学的に結合させるものである。半導体レーザモジュ−ルを低コスト化するには、モジュ−ルの部品や製造コストを低減する必要がある。半導体素子と光ファイバをシリコン基板上にハイブリッド実装し、かつパッケージをプラスチック化する構造の提案、開発が活発化し、モジュールの低コスト化検討が進められているが、一方で半導体レーザモジュールの高速伝送化が求められており、モジュールのプラスチック化と高速伝送化を両立させた構造については十分に検討されていなかった。
【０００８】
本発明は、導電回路パターンを形成したプラスチック成形品でかつ高速伝送化に適した半導体素子収納パッケージ及びこれらで構成した構造の半導体レーザモジュ−ルである。
【０００９】
上記課題を達成する本発明の第１の手段は、半導体素子と、この半導体素子と電気的に外部接続される導電性回路パターンと、この導電性回路パターンが形成され前記半導体素子を内部に搭載する樹脂モールド成形品からなる半導体素子収納パッケージにおいて、前記導電性回路パターンが三次元的に前記樹脂モールド成形品に形成され、かつ前記導電性回路パターンの少なくとも一部がマイクロストリップ線路で構成されていることを特徴とする。
【００１０】
上記課題を達成する本発明の第２の手段は、半導体素子と、この半導体素子と電気的に外部接続される導電性回路パターンと、この導電性回路パターンが形成され前記半導体素子を内部に搭載する樹脂モールド成形品からなる半導体素子収納パッケージにおいて、前記導電性回路パターンが三次元的に前記樹脂モールド成形品に形成され、かつ外部から供給される半導体素子の変調信号を内部に伝達する導電性回路パターンがマイクロストリップ線路で構成されていることを特徴とする。
【００１１】
上記課題を達成する本発明の第３の手段は、半導体素子と、この半導体素子と電気的に外部接続される導電性回路パターンと、を含んでなり、この導電性回路パターンがマイクロストリップ線路で構成された半導体素子収納パッケージにおいて、前記半導体素子は、外部から供給される前記半導体素子の変調信号を内部に伝達するマイクロストリップ線路が三次元的に形成された樹脂モールド成形品に内装されていることを特徴とする。
【００１２】
上記課題を達成する本発明の第４の手段は、上記第１乃至第３の手段のいずれかにおいて、前記半導体素子収納パッケージには、前記半導体素子と電気的に接続され前記導電性回路パターンの一部が形成された複数個の突起部からなる電極リード端子と、複数個の放熱フィンがそれぞれ樹脂モールド成形で設けられていることを特徴とする。
【００１３】
上記課題を達成する本発明の第５の手段は、上記第４の手段において、前記複数個の突起部に形成された前記導電性回路パターンのうち少なくとも１部は前記半導体素子と電気的に接続されたマイクロストリップ線路であることを特徴とする。
【００１４】
上記課題を達成する本発明の第６の手段は、上記第１乃至第５の手段のいずれかにおいて、前記半導体素子が半導体受光素子と半導体発光素子のいずれか一方もしくは双方を含んでなり、この半導体素子と光学的に結合され一端が半導体素子収納パッケージ外部に取り出されている光ファイバを含んで構成されていることを特徴とする。
【００１５】
以上のように構成した本発明においては、半導体素子と電気的に外部接続される導電性回路パターンをマイクロストリップ線路で構成し、この導電性回路パターンを三次元的に樹脂モールド成形品に形成した半導体素子収納パッケージ構造とした。これにより、外部から供給される半導体素子の変調信号を内部に伝達する際の変調信号の反射や損失が生じる従来のような構成ではなくなるので、ＧＨｚ帯のように変調周波数が高い場合でも変調信号を反射や損失で低下させることなく高速で半導体素子を駆動できる。つまり、樹脂モールド成形品の表面に任意形状で三次元のマイクロストリップ線路を形成できるので、半導体素子を高い変調周波数で駆動する際の配線長やインピーダンス整合の問題を解決でき、よって高速伝送化に対応した半導体素子収納パッケージ及び半導体レーザモジュールの実現が可能となる。
【００１６】
また、樹脂モールド成形品で半導体素子とこれに光結合する光ファイバを収納するパッケージを構成するとともに、導電性回路パターンを前記樹脂モールド成形品表面に形成しているため、パッケージ部品と導電性回路部品とを一体で構成でき半導体素子収納パッケージの低コスト化を図ることができる。
【００１７】
また、樹脂モールド成形した半導体素子収納パッケージには、半導体素子と電気的に接続し前記導電性回路パターンを形成した電極リード端子を構成する突起部と、放熱フィンをそれぞれ樹脂モールド成形時に一体成形して構成している。これにより、電極リード端子を構成する前記突起部をプリント基板へ接続する、実装性に優れた表面実装型で半導体レーザモジュールを取り付けることができるとともに、熱伝導率の低い樹脂モールド成形材料を使用しても半導体素子駆動時の発熱を放熱フィンで効率良く放熱することができ、レーザ出力光の低下や発振波長の変動が生じない半導体素子の安定なレーザ発振を得ることができる。
【００１８】
以上により、導電性回路パターンを形成したプラスチック成形品でかつ変調周波数が高い場合でも変調信号の反射や損失を生じさせずに高速で半導体レーザ素子を駆動できる半導体素子収納パッケージ及びこれらで構成した半導体レーザモジュールを得ることができる。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態例を図面を参照しつつ説明する。なお、煩雑を避けるために一部の電極配線やワイヤボンディングリ−ド、リード端子及び接着剤の図示を省略している。
【００２０】
本発明の第１の実施の形態を図１から図３により説明する。本実施の形態による半導体レーザモジュ−ル用のパッケージ構造を表す斜視図を図１に、図１のパッケージに半導体素子と光ファイバを組み込んだ半導体レーザモジュールの構造を表す斜視図を図２に、本実施の形態による半導体レーザモジュールをプリント基板に実装した構造を表す斜視図を図３に示す。
【００２１】
図示の半導体素子収納パッケージは、プラスチック材料で構成され内部をくり抜いた箱型形状の樹脂モールド成形品であるパッケージ１と、このパッケージ１の表面に三次元的に多層にパターンニング形成して取り付けられた導電性回路パターン４と、パッケージ１の底部に接合固定され光ファイバ６を設置するためのＶ溝（図示せず）を備えたシリコン基板７と、シリコン基板７に搭載された半導体素子（レ−ザダイオ−ド）５と、を含んで構成され、レ−ザダイオ−ド５と光学的に結合し光伝送を行う単一モ−ドファイバである光ファイバ６がシリコン基板７の前記Ｖ溝に設置されている。この光ファイバ６を含む全体を半導体レーザモジュールという。
【００２２】
パッケージ１の一端面（パッケージ底面：図１下側）には、複数個の放熱用フィン２が整列した状態で設けられている。放熱用フィン２と対向する面で、かつパッケージ１側壁の上面（パッケージ上面：図１上側）には、半導体素子５と電気的に接続を行い、かつプリント基板１０に接続される電極リード端子を構成する複数個の突起部３を設けている。電気的に接続する導電性回路パターン４は、パッケージ１の表面に三次元的に多層にパターンニング形成して取り付けられており、それぞれの電極リード端子（突起部）３につながっている。放熱用フィン２と電極リード端子の突起部３は、パッケージ１の樹脂モールド成形時に同時に形成されており、パッケージ１と一体構造としてある。パッケージ１のプラスチック材料としては、導電性回路パターン４の密着性と耐熱性が高く、高強度を有する液晶ポリマを使用している。また、ここではパッケージの１電極リード端子３数として８端子で構成したパッケージ１を示している。
【００２３】
次に、図１に示したパッケージ１に半導体素子５と光ファイバ６を取り付けた半導体レーザモジュールの構造について説明する。図２はパッケージ１内部に半導体素子５と光ファイバ６を取り付けた半導体レーザモジュールの構造を表す一部断面の斜視図を示す。半導体レーザモジュ−ルは、概略的に言うと、半導体素子であるレ−ザダイオ−ド５と、レ−ザダイオ−ド５と光学的に結合し光伝送を行う単一モ−ドファイバである光ファイバ６と、レ−ザダイオ−ド５が搭載され、かつ光ファイバ６を設置するためのＶ溝（図示せず）を形成したシリコン基板７と、これらを収納するとともにシリコン基板７が接合固定され、かつ放熱用フィン２と電極リード端子の突起部３を備えたプラスチックで形成したパッケージ１とを含んで構成されている。
【００２４】
パッケージ１の内部底面にはシリコン基板７が接合固定されている。シリコン基板７の上面にはＶ溝（図示せず）が異方性エッチングで形成されており、このＶ溝部に光ファイバ６が接着剤８により設置されている。一方、シリコン基板７の上面には、導電性回路パターンの電極配線（図示せず）がパタ−ンニングされており、この配線上の所定位置にレ−ザダイオ−ド５が搭載されている。レ−ザダイオ−ド５は、シリコン基板７上面の電極配線上にあらかじめ形成されたマーカ（図示せず）を目印に位置合せし搭載される。レ−ザダイオ−ド５には、パッケージ１表面に形成した導電性回路パターン４（一部図示せず）であるマイクロストリップ線路４と電気的に接続するように、シリコン基板７上面の電極配線を介してそれぞれワイヤ−ボンディングリ−ド（図示せず）が取り付けられている。シリコン基板７を構成する材料はここではシリコンを使用している。シリコン基板７の前記Ｖ溝は、光ファイバ６を設置した際に光ファイバ６の中心軸がシリコン基板７上面に搭載したレーザダイオード５のレーザ出射軸と同一軸となるように所定の幅と深さで形成されている。レ−ザダイオ−ド５と光ファイバ６の光結合部は、レ−ザ光の透過性の高い透明なゲル状樹脂（図示せず）で覆われている。パッケージ１から取り出される光ファイバ６の被覆９は、パッケージ１側壁部分に接着剤１２を充填して固定されている。
【００２５】
パッケージ１は、プラスチックをモールド成形し放熱用フィン２と電極リード端子の突起部３を一体に形成して構成されている。ここでは、パッケージ１から光ファイバ６を取り出す部分の側壁は、光ファイバ６を容易に配設できるように取り除いた状態としてある。また、ここではパッケージ１の厚さは放熱フィン２の先端から電極リード端子の突起部３の先端までで４．５ｍｍ、横幅は６．０ｍｍ、長さは１５．０ｍｍである。
【００２６】
パッケージ１の組み立て手順は次の通りである。まず３００〜３５０℃に加熱された金型内にモールド樹脂を注入し所定の圧力を１〜２分間加えた後、金型からモールド成形されたパッケージ１を取り出す。取り出されたパッケージ１には放熱用フィン２と電極リード端子の突起部３がそれぞれ形成されている。次に、成形されたパッケージ１全面に下地メッキ、例えば銅メッキを施し、この上にレジストをコーティングした後、フォトマスクに描かれた回路パターンをレジストに転写し、現像を行って回路部分の銅メッキを露出させる。回路パターンの一部は、マイクロストリップ線路４を構成するようなものとしてある。露出した銅メッキの回路部分にニッケルメッキや金メッキ及び絶縁層になる樹脂の塗布を施し、回路部分以外の部分に残っているレジスト及びその下の銅メッキを除去してパッケージ１の表面に三次元的に導電性回路パターン４と絶縁層を施したマイクロストリップ線路４を形成したパッケージ１が完成する。
【００２７】
導電性回路パターン４をパッケージ１内部にも形成する場合は、２体モールド成形したパッケージ構造となり、まずパッケージ１に所定の導電性回路パターン４及びマイクロストリップ線路４を形成した後、再度そのパッケージ１を金型でモールド成形してパッケージ１内にも導電性回路パターン４を施す方法で行う。
【００２８】
次に、本実施の形態による半導体レーザモジュ−ル１３、１４をプリント基板１０に実装した状態について図３を用いて以下に説明する。
【００２９】
図３は半導体レーザモジュール１３、１４をプリント基板１０に実装した状態を示し、プリント基板１０上にはモジュールを駆動制御するための駆動ＩＣ１１が一緒に実装されている。この他に抵抗素子やコンデンサ等を実装するが図示を省略している。ここでは、一枚のプリント基板１０上に半導体レーザモジュールとして、送信用モジュール１３と受信用モジュール１４の２台が一緒に実装されている。モジュール１３、１４の近傍位置には駆動ＩＣ１１が実装され電気的に最適な配置としてある。モジュール１３、１４は電極リード端子の突起部３をプリント基板１０上の所定位置にはんだ付けする表面実装状態で取り付けられている。
【００３０】
はんだ付けは、プリント基板１０上にモジュール１３、１４や駆動ＩＣ１１等の全ての電子部品を一括接合するリフロ方式で行う方法と、モジュール１３、１４を後付けする方法とがある。リフロ方式の場合、光ファイバ６の被覆９の耐熱温度が低いので、耐熱温度の高い被覆９を使った光ファイバ６を使用する、あるいは光ファイバの被覆９に耐熱保護チューブを取り付けて温度が上がらないようにする、などの措置をとって行う。モジュール１３、１４を後付けする場合は、レーザ照射あるいはビーム照射でスポット加熱しはんだ付けする方法で行うのがよい。
【００３１】
以上のように構成した本実施の形態においては、レーザダイオード５と電気的に外部接続される導電性回路パターンをマイクロストリップ線路で構成し、この導電性回路パターン４を三次元的に樹脂モールド成形したパッケージ１に形成する構造とし、しかも電極リード端子を構成する突起部３と、放熱用フィン２をそれぞれパッケージ１成形時に一体成形して構成している。これにより、外部から供給されるレーザダイオード５の変調信号を内部に伝達する際の変調信号の反射や損失が生じる従来のような構成ではなくなるので、ＧＨｚ帯のように変調周波数が高い場合でも変調信号を反射や損失で低下させずに高速でレーザダイオード５を駆動できる。つまり、パッケージ１の表面に形成した導電性回路パターン４のうちのレーザダイオード５への信号伝達路をマイクロストリップ線路としているので、レーザダイオード５を高い変調周波数で駆動する際の配線長やインピーダンス整合の問題を解決でき、よって高速伝送化に対応したパッケージ１及び半導体レーザモジュール１３、１４を実現できる。
【００３２】
また、突起部３をプリント基板１０へ接続することで実装性に優れた表面実装型で半導体レーザモジュール１３、１４を取り付けることができるとともに、熱伝導率の低いプラスチック材料を使用してもレーザダイオード５駆動時の発熱を放熱用フィン２で効率良く放熱することができ、レーザ出力光の低下や発振波長の変動が生じない安定な光出力を得ることができる。さらに、プラスチック成形品でパッケージ１を構成しマイクロストリップ線路を含む導電性回路パターン４を表面に形成しているため、パッケージ１部品と導電性回路部品とを一体構成でき、パッケージ１を低コスト化できる。
【００３３】
これらにより、導電性回路パターンを４形成したプラスチック成形品でかつ変調周波数が高い場合でも変調信号の反射や損失を低下させずに高速でレーザダイオード５を駆動できる半導体素子収納パッケージ及びこれらで構成した半導体レーザモジュール１３、１４を得ることができる。
【００３４】
本発明の第２の実施の形態を図４により説明する。本実施の形態は、パッケージ１内部にシリコン基板７を収納し実装するための段差部１７を設けて構成したものである。第１の実施の形態と同等の構成要素には同一の符号を記し、詳細説明を省略する。
【００３５】
本実施の形態による半導体レーザモジュ−ルの縦断面を表す構造を図４に示す。本実施の形態の半導体レーザモジュールが前記第１の実施の形態の半導体レーザモジュールと異なる点は、パッケージ１内部にシリコン基板７を収納し実装するための段差部１７を、パッケージ１底部に溝状に設けて構成した点である。シリコン基板７を収納し実装する段差部１７はパッケージ１の放熱用フィン２取り付け面と対向する面である。シリコン基板７は段差部１７の底面、すなわち溝状の凹みの底面に取り付けられる。シリコン基板７の取り付け面から放熱用フィン２までの距離（段差部１７底部におけるパッケージ１の厚み）は、放熱効率を高めるために短い方が良い。つまり、パッケージ１の放熱用フィン２を配備している面の肉厚を薄くすることが望ましい。この肉厚は０．１〜０．３ｍｍが適している。パッケージ１に段差部１７を設けることで段差部１７位置でのパッケージ１の肉厚が薄くなるが、段差部１７以外の部分で十分に厚い肉厚部分を形成できるので、強度低下によるパッケージ１破壊等の恐れはない。また、段差部１７の深さをシリコン基板７の高さと同等とし、シリコン基板７装着時のシリコン基板７の上面と段差部１７上面との段差を小さくして、ワイヤボンディングリード１５の長さを短くしている。なお、パッケージ１内部、つまりシリコン基板７の情報部分には、シリコン基板７やワイヤボンディングリード１５取付け後、透明樹脂１６がポッティング充填されている。
【００３６】
このように構成した本実施の形態によれば、第１の実施の形態よりも、シリコン基板７と放熱用フィン２の距離を短くでき、電極リード端子３と併用した効率の良い放熱を行うことができ、レーザ出力光の低下や発振波長の変動が起こることもなく安定な光出力を得ることができる。また、シリコン基板７上面とパッケージ１内の段差部１７上面とを同等の高さとし、マイクロストリップ線路を含む導電性回路パターン４へのワイヤボンディングリード１５長を短くしている。つまり、レーザダイオード５を高周波駆動する際の配線長やインピーダンス整合等の問題が解決できるので、高周波伝送に対応した半導体レーザモジュールを実現できる。
【００３７】
よって、導電性回路パターン４を形成したプラスチック成形品でかつ変調周波数が高い場合でも変調信号を反射や損失で低下させずに高速でレーザダイオード５を駆動できる半導体素子収納パッケージ及びこれらで構成した半導体レーザモジュール１３、１４を得ることができるとともに、レーザダイオード５の発生する熱の放熱性に優れたパッケージ１を得ることができる。また、本実施の形態は上記段差部１７以外の構成は前記第１の実施の形態と同様の構成であるため、第１の実施の形態と同様の効果を得ることができる。
【００３８】
本発明の第３の実施の形態を図５により説明する。本実施の形態は、段差部１７を備えたパッケージベース２０と、パッケージ２０の外周を囲み段差部１７の上面よりも上方に延びる側壁を備えたパッケージ外枠１９を２体モールド成形し、放熱用フィン２と電極リード端子の突起部３をパッケージベース２０の同一面に設けて構成したものである。第１及び第２の実施の形態と同等の構成要素には同一の符号を記し、説明を省略する。本実施の形態による半導体レーザモジュ−ルの縦断面を表す構造を図５に示す。
【００３９】
本実施の形態の半導体レーザモジュールが前記第１の実施の形態の半導体レーザモジュールと異なる点は、パッケージ１を、パッケージ外枠１９、パッケージベース２０の２体モールド成形とし、放熱用フィン２と電極リード端子の突起部３をパッケージベース２０の同一面（プリント基板１０に対向する面、すなわち段差部１７を備えた面とは反対側の面）に設けて構成し、パッケージ外枠１９上面にキャップ１８（前記側壁上端部に装着され、パッケージベース２０の段差部１７上面とパッケージ外枠１９の側壁内周面で形成される区画を覆う平板部材）を備えている点である。パッケージベース２０にはシリコン基板７を収納し実装するための段差部１７が設けられている。段差部１７を設けたパッケージベース２０には放熱用フィン２と電極リード端子の突起部３を一体モールド成形で配備している。このパッケージベース２０を再度モールド成形してパッケージ外枠１９を形成している。パッケージ外枠１９、パッケージベース２０及びキャップ１８で形成される区画内部には透明樹脂１６がポッティング充填され、さらにキャップ１８により該区画を簡易気密区画としている。ここでいう簡易気密区画とは、内部圧力を、１０のマイナス８乗Ｔorr以下に保持できる程度の気密区画を意味している。
【００４０】
パッケージベース２０とパッケージ外枠１９を構成するプラスチック材料は、マイクロストリップ線路を含む導電性回路パターン４の成形が容易で耐熱性や強度が高い材料及び再モールド成形が可能な材料等を組み合わせて使用するのが適している。ここでは、パッケージ外枠１９、パッケージベース２０を構成する材料にともに液晶ポリマを使用しており、それぞれの用途に適した物性値のものを適用している。
【００４１】
このように構成した本実施の形態によれば、パッケージ外枠１９、パッケージベース２０を２体モールド成形で構成しているため、マイクロストリップ線路を含む導電性回路パターン４を、パッケージ完成後に表面となるパッケージ外枠１９、パッケージベース２０表面だけでなく、パッケージ完成後に内部になる部分（パッケージ外枠１９、パッケージベース２０の接合面）も施すことができ、最適な電気配線設計ができるとともに、電極リード端子の突起部３を任意の部分に配置できることから、高速伝送に適したパッケージ外枠１９、パッケージベース２０を得ることができる。また、プリント基板１０への実装を電極リード端子の突起部３だけで行うのではなく、放熱用フィン２もプリント基板１０へ取り付けることで、さらに効率の良い放熱を行うことができ、レーザ出力光の低下や発振波長の変動が起こることもなく、安定な光出力の半導体レーザダイオードを得ることができる。さらに、簡易気密とすることで半導体レーザダイオードの寿命を長くできる効果がある。また、本実施の形態は上記２体モールド及びキャップ１８以外は前記第１及び第２の実施の形態と同様の構成であるため、第１及び第２の実施の形態と同様の効果を得ることができる。
【００４２】
本発明の第４の実施の形態を図６から図８により説明する。本実施の形態は、パッケージ１を、段差部１７を備えたパッケージベース２２と、パッケージベース２２の上面に接合されて側壁を形成するパッケージ外枠２１の２体モールド成形とし、電極リード端子の突起部３をパッケージベース２２側面に設け、放熱フィン２をパッケージベース２２底面に設けて構成したものである。第１から第３の実施の形態と同様の構成要素には同一の符号を記し、説明は省略した。
【００４３】
本実施の形態による半導体レーザモジュ−ルの縦断面を表す構造を図６に、一部断面の斜視図を表す構造を図７に示す。本実施の形態の半導体レーザモジュールが前記第１の実施の形態の半導体レーザモジュールと異なる点は、パッケージ１をパッケージ外枠２１、パッケージベース２２の２体モールド成形とし、電極リード端子の突起部３をパッケージベース２２側面に設け、放熱フィン２をパッケージベース２２底面に設けて構成し、パッケージ外枠２１上面にキャップ１８（前記側壁上端部に装着され、パッケージベース２２の段差部１７上面とパッケージ外枠２１の側壁内周面で形成される区画を覆う平板部材）を備えている点である。パッケージベース２２にはシリコン基板７を収納し実装するための段差部１７が設けられている。段差部１７を設けたパッケージベース２２には放熱用フィン２と電極リード端子の突起部３を一体モールド成形で配備している。パッケージベース２２の表面にはレーザダイオード５と電極リード端子３とを電気的に接続している導電性回路パターン４及びマイクロストリップ線路２４が形成されている。このパッケージベース２２を再度モールド成形してパッケージの枠組みとなるパッケージ外枠２１を形成している。パッケージベース２２の段差部１７上面とパッケージ外枠２１の側壁内周面で形成される区画内部には透明樹脂１６がポッティング充填され、さらにキャップ１８を取り付けて該区画内を簡易気密としている。パッケージベース２２及びパッケージ外枠２１を構成するプラスチック材料は、導電性回路パターン４及びマイクロストリップ線路２４の成形が容易な材料や耐熱性や強度が高い材料及び再モールド成形が可能な材料等を組み合わせて使用するのが適している。ここでは、それぞれのパッケージ外枠２１、パッケージベース２２ともプラスチック材料として液晶ポリマを使用しており、それぞれの用途に適した物性値のものを適用している。
【００４４】
図８はパッケージベース２２に形成した導電性回路パターン４及びマイクロストリップ線路２４の配線構造を表す上面図である。図６及び図７で示した半導体レーザモジュールのシリコン基板７の上面にレーザダイオード５に隣接してフォトダイオード２６を取り付けた構造である。光ファイバ６及び接着剤８の図示は省略している。レーザダイオード５及びフォトダイオード２６と電気的に接続する電極リード端子の突起部３はそれぞれ２ケづつある。レーザダイオード５及びフォトダイオード２６はシリコン基板７上の導電性回路パターン４に、シリコン基板７上の導電性回路パターン４はパッケージベース２２に形成した導電性回路パターン４及びマイクロストリップ線路２４に、それぞれワイヤボンディングリード１５を介して電気的に接続している。レーザダイオード５と電気的に接続するパッケージベース２２表面の導電性回路パターンは、マイクロストリップ線路２４で構成しており、シリコン基板７上の導電性回路パターン４とはリボン状配線２５で接続されている。マイクロストリップ線路２４は絶縁層を備えた多層の配線構成にしている。
【００４５】
このように構成した本実施の形態によれば、パッケージベース２２に形成した導電性回路パターン４及びマイクロストリップ線路２４は二次元平面形状だけで、三次元形状での折れ曲がりは電極リード端子を構成する突起部３の周囲だけである。つまり、三次元で形成する導電性回路パターン４及びマイクロストリップ線路２４に比べ二次元平面形状だけで構成する方が、信号伝送路の折れ曲がりをなくすることができるので、外部から供給されるレーザダイオード５の変調信号を内部に伝達する際の変調信号の反射や損失をさらに低減でき、数十ＧＨｚ帯のような変調周波数が高い場合でも高速でレーザダイオード５を駆動できる。つまり、さらに高速伝送化に適したパッケージ外枠２１、パッケージベース２２構造及び半導体レーザモジュールを実現できる。また、本実施の形態は第１から第３の実施の形態と同様の構成であるため、第１から第３の実施の形態と同様の効果を得ることができる。
【００４６】
なお、上記第１から第４の実施の形態では、半導体素子としてレーザダイオード５を組み込んで構成した半導体レーザモジュールについて説明したが、レーザダイオード５の代わりに半導体受光素子であるフォトダイオードを搭載して同様の構成で半導体受光モジュールを構成しても、高速伝送用に適したパッケージとして実現することができ、これらの場合も上記実施の形態と同様の効果を得ることができる。
【００４７】
また、上記第１から第４の実施の形態では、パッケージ１にレーザダイオード５と光ファイバ６、及びこれらを搭載したシリコン基板７を収納し実装した構造について説明したが、これらの部材に制限されるものではなく、例えば半導体素子を駆動制御する駆動ＩＣ１１を一緒に収納し実装する構造でも実現できる。この場合、外部との電気的な接続用途が増えるため、電極リード端子の突起部３の数が増えることとなるが、プラスチックを１体あるいは２体でモールド成形し、任意形状で導電性回路パターン４及びマイクロストリップ線路４の形成が可能であるため、容易な変更で電極リード端子の突起部３数増加や設置位置、あるいは放熱フィン２の変更等、種々パッケージ１形態に対応した構成とすることができる。
【００４８】
【発明の効果】
本発明によれば、レーザダイオードと電気的に外部接続される導電性回路パターンをマイクロストリップ線路で構成するとともに、樹脂モールド成形したパッケージに電極リード端子を構成する突起部と放熱用フィンを一体成形した。これにより、レーザダイオードへの信号伝達路の配線長やインピーダンス整合の問題を解決できるため、ＧＨｚ帯のように変調周波数が高い場合でも変調信号を反射や損失で低下させずに高速でレーザダイオードを駆動でき、高速伝送化に対応した半導体素子収納パッケージ及び半導体レーザモジュールを実現できる。また、突起部をプリント基板へ接続することで実装性に優れた表面実装型で半導体レーザモジュールを取り付けることができるとともに、熱伝導率の低いプラスチック材料を使用してもレーザダイオード駆動時の発熱を放熱用フィンで効率良く放熱することができ、レーザ出力光の低下や発振波長の変動が生じない安定な光出力を得ることができる。さらに、プラスチック成形品でパッケージ部品と導電性回路部品（導電性回路パターン特にマイクロストリップ線路）とを一体構成できるため低コスト化できる。
【００４９】
よって、導電性回路パターンを形成したプラスチック成形品でかつ変調周波数が高い場合でも変調信号を反射や損失で低下させずに高速でレーザダイオードを駆動できる半導体収納パッケージ及びこれらで構成した実装性と放熱性に優れた高速伝送用の半導体レーザモジュールを得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態である半導体素子収納パッケージの構造を表す斜視図である。
【図２】本発明の第１の実施の形態である半導体素子収納パッケージを使用して組み立てた半導体レーザモジュールの構造を表す斜視図である。
【図３】本発明の第１の実施の形態である半導体素子収納パッケージを用いて組み立てた半導体レーザモジュールをプリント基板に実装した構造を表す斜視図である。
【図４】本発明の第２の実施の形態である半導体レーザモジュールの断面構造を表す縦断面図である。
【図５】本発明の第３の実施の形態である半導体レーザモジュールの断面構造を表す縦断面図である。
【図６】本発明の第４の実施の形態である半導体レーザモジュールの断面構造を表す縦断面図である。
【図７】本発明の第４の実施の形態である半導体レーザモジュールの構造を表す一部破砕斜視図である。
【図８】図６に示す半導体レーザモジュールの電気配線構造を表すＡ−Ａ線矢視平面図である。
【符号の説明】
１ パッケージ
２ 放熱用フィン
３ 電極リード端子の突起部
４ 導電性回路パターン（マイクロストリップ線路）
５ レーザダイオード
６ 光ファイバ
７ シリコン基板
８ 接着剤
９ 光ファイバ被覆
１０ プリント基板
１１ 駆動ＩＣ
１２ 接着剤
１３ 光送信モジュール
１４ 光受信モジュール
１５ ワイヤボンディングリード
１６ 透明樹脂
１７ 段差部
１８ キャップ
１９ パッケージ外枠
２０ パッケージベース
２１ パッケージ外枠
２２ パッケージベース
２３ Ｖ溝
２４ マイクロストリップ線路
２５ リボン配線
２６ フォトダイオード。

Claims (15)

  1. 半導体素子と、この半導体素子と電気的に外部接続される導電性回路パターンと、この導電性回路パターンが形成され前記半導体素子を内部に搭載する樹脂モールド成形品からなる半導体素子パッケージにおいて、前記導電性回路パターンが三次元的に前記樹脂モールド成形品に形成され、かつ前記導電性回路パターンの少なくとも一部がマイクロストリップ線路で構成され、前記半導体素子と電気的に接続され前記導電性回路の一部が形成された複数個の突起部からなる電極リード端子と複数個の放熱フィンがそれぞれ樹脂モールド成形で設けられていることを特徴とする半導体素子パッケージ。
  2. 半導体素子と、この半導体素子と電気的に外部接続される導電性回路パターンと、この導電性回路パターンが形成され前記半導体素子を内部に搭載する樹脂モールド成形品からなる半導体素子パッケージにおいて、前記導電性回路パターンが三次元的に前記樹脂モールド成形品に形成され、かつ外部から供給される半導体素子の変調信号を内部に伝達する導電性回路パターンがマイクロストリップ線路で構成され、前記半導体素子と電気的に接続され前記導電性回路パターンの一部が形成された複数個の突起部からなる電極リード端子と複数個の放熱フィンがそれぞれ樹脂モールド成形で設けられていることを特徴とする半導体素子パッケージ。
  3. 半導体素子と、この半導体素子と電気的に外部接続される導電性回路パターンと、を含んでなり、この導電性回路パターンがマイクロストリップ線路で構成された半導体素子パッケージにおいて、前記半導体素子は、外部から供給される前記半導体素子の変調信号を内部に伝達するマイクロストリップ線路が三次元的に形成された樹脂モールド成形品に内装され、前記半導体素子と電気的に接続され前記導電性回路パターンの一部が形成された複数個の突起部からなる電極リード端子と複数個の放熱フィンがそれぞれ樹脂モールド成形で設けられていることを特徴とする半導体素子パッケージ。
  4. 請求項１乃至３のいずれか１項に記載の半導体素子パッケージにおいて、前記複数個の突起部に形成された前記導電性回路パターンのうち少なくとも１部は前記半導体素子と電気的に接続されたマイクロストリップ線路であることを特徴とする半導体素子パッケージ。
  5. 請求項１乃至４のいずれか１項に記載の半導体素子パッケージにおいて、前記半導体素子が半導体受光素子と半導体発光素子のいずれか一方もしくは双方を含んでなり、この半導体素子と光学的に結合され一端が外部に取り出されている光ファイバを含んで構成されていることを特徴とする半導体素子パッケージ。
  6. 半導体素子を内側面に搭載する樹脂モールド成形されたパッケージと、
    前記パッケージに形成され、前記半導体素子と電気的に接続され、一部にマイクロストリップ線路が形成された導電性回路とを有し、
    前記半導体素子が、光送信用デバイスあるいは光受信用デバイスであって、一端が前記パッケージ外に配置される光ファイバに光学的に結合され、
    前記内側表面の反対側の前記パッケージ外表面に放熱フィンが形成され、前記半導体素子は前記内側面に形成された溝内に配置されている半導体素子パッケージ。
  7. 請求項６に記載の半導体素子パッケージにおいて、前記導電性回路と電気的に接続された電極リード端子が複数個の突起部からなることを特徴とする半導体素子パッケージ。
  8. 請求項６に記載の半導体素子パッケージにおいて、前記導電性回路が前記パッケージの内側表面に三次元的に形成されてなることを特徴とする半導体素子パッケージ。
  9. 請求項６に記載の半導体素子パッケージにおいて、前記放熱フィンが樹脂モールド成形されてなることを特徴とする半導体素子パッケージ。
  10. 請求項６に記載の半導体素子パッケージにおいて、前記導電性回路が、前記半導体素子が搭載された面の反対側の面に形成されてなることを特徴とする半導体素子パッケージ。
  11. 請求項７に記載の半導体素子パッケージにおいて、前記放熱フィンと前記複数個の突起部が前記パッケージの同じ外表面に配置されてなることを特徴とする半導体素子パッケージ。
  12. 請求項７に記載の半導体素子パッケージにおいて、前記放熱フィンと前記複数個の突起部が前記パッケージの反対側の外表面に配置されてなることを特徴とする半導体素子パッケージ。
  13. 請求項６乃至１２のいずれか１項に記載の半導体素子パッケージと、駆動ＩＣとが搭載された基板を備えてなる半導体装置。
  14. 請求項１３に記載の半導体装置において、前記半導体素子パッケージが光送信モジュールであることを特徴とする半導体装置。
  15. 請求項１３に記載の半導体装置において、前記半導体素子パッケージが光受信モジュールであることを特徴とする半導体装置。
JP34035997A 1997-12-10 1997-12-10 半導体素子パッケージおよび半導体装置 Expired - Lifetime JP3543189B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP34035997A JP3543189B2 (ja) 1997-12-10 1997-12-10 半導体素子パッケージおよび半導体装置
DE69816581T DE69816581T2 (de) 1997-12-10 1998-12-04 Gegossenes Kunststoffgehäuse für ein Halbleiterbauelement
EP98123179A EP0928026B1 (en) 1997-12-10 1998-12-04 Plastic Moulded Package for a Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34035997A JP3543189B2 (ja) 1997-12-10 1997-12-10 半導体素子パッケージおよび半導体装置

Publications (2)

Publication Number Publication Date
JPH11176966A JPH11176966A (ja) 1999-07-02
JP3543189B2 true JP3543189B2 (ja) 2004-07-14

Family

ID=18336193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34035997A Expired - Lifetime JP3543189B2 (ja) 1997-12-10 1997-12-10 半導体素子パッケージおよび半導体装置

Country Status (3)

Country Link
EP (1) EP0928026B1 (ja)
JP (1) JP3543189B2 (ja)
DE (1) DE69816581T2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001201669A (ja) * 2000-01-18 2001-07-27 Nippon Telegr & Teleph Corp <Ntt> 光モジュールおよびその製造方法
JP2002365487A (ja) * 2001-01-18 2002-12-18 Auto Network Gijutsu Kenkyusho:Kk 光コネクタ及び光コネクタ用のシールドケース
JP2003258141A (ja) 2002-02-27 2003-09-12 Nec Compound Semiconductor Devices Ltd 電子部品及びその製造方法
DE10347450B4 (de) * 2003-10-13 2006-05-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Keramiksubstrate mit integrierten mechanischen Strukturen zum direkten Fassen von optischen Bauelementen
JP5669494B2 (ja) * 2010-09-16 2015-02-12 京セラ株式会社 素子収納用パッケージ、およびこれを備えた電子装置
EP3314991A4 (en) 2015-06-29 2019-03-27 Molex, LLC SYSTEMS, METHODS AND DEVICES FOR ELECTRONIC PACKAGING WITH SPECIFIC APPLICATION
JP7013879B2 (ja) * 2018-01-12 2022-02-01 住友大阪セメント株式会社 光変調器、及びそれを用いた光送信装置
JP7013880B2 (ja) * 2018-01-12 2022-02-01 住友大阪セメント株式会社 光変調器、及び光送信装置
JP6910976B2 (ja) * 2018-02-16 2021-07-28 京セラ株式会社 光モジュール
JP7013942B2 (ja) * 2018-02-28 2022-02-01 住友大阪セメント株式会社 光変調器、及び光伝送装置
JP7038645B2 (ja) 2018-12-06 2022-03-18 三菱電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59229840A (ja) * 1983-05-30 1984-12-24 Rohm Co Ltd 半導体装置
KR940002444B1 (ko) * 1990-11-13 1994-03-24 금성일렉트론 주식회사 반도체 소자의 패키지 어셈블리 방법
US5254500A (en) * 1991-02-05 1993-10-19 Advanced Micro Devices, Inc. Method for making an integrally molded semiconductor device heat sink
US5471011A (en) * 1994-05-26 1995-11-28 Ak Technology, Inc. Homogeneous thermoplastic semi-conductor chip carrier package
JPH0818163A (ja) * 1994-06-24 1996-01-19 Nippon Telegr & Teleph Corp <Ntt> 光装置
US6130478A (en) * 1995-10-16 2000-10-10 Siemens N.V. Polymer stud grid array for microwave circuit arrangements

Also Published As

Publication number Publication date
DE69816581D1 (de) 2003-08-28
JPH11176966A (ja) 1999-07-02
DE69816581T2 (de) 2004-06-03
EP0928026B1 (en) 2003-07-23
EP0928026A1 (en) 1999-07-07

Similar Documents

Publication Publication Date Title
US6467972B2 (en) Optical interconnection module
US7317181B2 (en) Light-emitting unit and method for producing same as well as lead frame used for producing light-emitting unit
US7622750B2 (en) Optical device package and optical semiconductor device using the same
US8735931B2 (en) Light emitting diode package and fabrication method thereof
JP4432275B2 (ja) 光源装置
US8169128B2 (en) LED package having recess in heat conducting part
US6425695B1 (en) Optical module and method of manufacturing the same
US6632027B1 (en) Optical module
KR100653645B1 (ko) 발광소자 패키지 및 발광소자 패키지 제조방법
JP2006344978A (ja) Ｌｅｄパッケージ及びその製造方法、並びにそれを利用したｌｅｄアレイモジュール
JP2007049152A (ja) Ｌｅｄパッケージ及びその製造方法
JP2008502159A (ja) 反射レンズを備えたパワー発光ダイパッケージおよびその作製方法
JP3543189B2 (ja) 半導体素子パッケージおよび半導体装置
US7171066B1 (en) Optical module and optical transmission device
JPH10144965A (ja) 光半導体装置及びその製造方法
US6485197B1 (en) Optical semiconductor module and process for producing the same
JP3483102B2 (ja) 光素子実装体
JP2004095576A (ja) 光半導体装置及び光半導体モジュール及び光半導体装置の製造方法
KR19990008115A (ko) 송수신기 모듈의 인캡슐레이션
JP2000349344A (ja) 光半導体パッケージ及び光半導体モジュール
JP2004184869A (ja) 光電子装置
JP2005235885A (ja) 回路装置
JP2002076496A (ja) 光モジュール
JPH11354830A (ja) 光結合半導体装置
JP2005327880A (ja) 高速・大容量信号接続用コネクター構造

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031224

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040323

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term