JP5669494B2 - 素子収納用パッケージ、およびこれを備えた電子装置 - Google Patents

素子収納用パッケージ、およびこれを備えた電子装置 Download PDF

Info

Publication number
JP5669494B2
JP5669494B2 JP2010208141A JP2010208141A JP5669494B2 JP 5669494 B2 JP5669494 B2 JP 5669494B2 JP 2010208141 A JP2010208141 A JP 2010208141A JP 2010208141 A JP2010208141 A JP 2010208141A JP 5669494 B2 JP5669494 B2 JP 5669494B2
Authority
JP
Japan
Prior art keywords
base
extending
frame body
main surface
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010208141A
Other languages
English (en)
Other versions
JP2012064785A (ja
Inventor
剛 寒竹
剛 寒竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2010208141A priority Critical patent/JP5669494B2/ja
Publication of JP2012064785A publication Critical patent/JP2012064785A/ja
Application granted granted Critical
Publication of JP5669494B2 publication Critical patent/JP5669494B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、例えば、半導体素子などを収納するための素子収納用パッケージに用いられる素子収納用パッケージおよびこれを備えた電子装置に関する。
素子収納用パッケージにおいて、基体上の一方の主面を半導体素子の搭載面とし、その搭載面を取り囲むようにして基体上に枠体を接合材で接合したものがある。このような素子収納用パッケージとしては、例えば、特許文献1に開示されている。
特開2008−159975号公報
しかしながら、上記の素子収納用パッケージは、接合材を介して基体上に枠体を接合する際に、接合材が基体の側面を経由して下側主面に回り込みしやすい構造である。このような接合材の回り込みによって基体の下側主面には接合材が存在することになる。これにより、素子収納用パッケージを外部基板上に取り付ける際に、基体と外部基板との間に接合材に起因する隙間が生じ、基体と外部基板の密着性が損なわれ放熱性が低下しやすいという問題があった。
本発明は、上記課題に鑑みてなされたものであり、その目的は、放熱性の低下を抑制することができる素子収納用パッケージおよびこれを備えた電子装置に関する。
上記目的を達成するために本発明における素子収納用パッケージは、上側主面に半導体素子が載置される載置部および該載置部を挟んで両側から外側に延出した2つの延出部を有し、該2つの延部に貫通孔または上下を貫通する切欠きから成るネジ取付け部が設けられた、上面視して矩形状の基体と、該基体の前記上側主面に、前記ネジ取付け部よりも内側に前記載置部を取り囲むように接合材を介して接合された枠体とを備えており、
前記基体は、前記延出部の延出方向に平行な対向する一対の辺部のそれぞれに、少なくとも前記枠体の長さにわたって側面から下側主面にかけて切り欠いて成る切欠き部によって前記側面から前記下側主面にかけて空隙を有していることを特徴とするものである。
また、上記目的を達成するために本発明における電子装置は、本発明に係る素子収納用パッケージと、前記基体の前記載置部に載置された半導体素子と、前記枠体の上面に前記枠体の内側を塞ぐように設けられた蓋体とを備えたことを特徴とするものである。
本発明の素子収納用パッケージ、およびこれを備えた電子装置は、放熱性の低下を抑制することができるという効果を奏する。
本実施形態に係る素子収納用パッケージの拡大斜視図である。 図1に示す素子収納用パッケージをX−Xで切断した素子収納用パッケージに半導体素子を設けた電子装置の断面図である。 (a)、(b)は本実施形態の変形例1に係る素子収納用パッケージの断面図である。 (a)、(b)は本実施形態の変形例2に係る素子収納用パッケージの断面図である。
以下、本発明の一実施形態に係る素子収納用パッケージ、およびこれを備えた電子装置について、図面を参照しながら説明する。
<実施形態>
<素子収納用パッケージの構成、および電子装置の構成>
本実施形態に係る素子収納用パッケージは、図1乃至図2に示すように、上側主面に半導体素子10が載置される載置部1aおよび載置部1aを挟んで両側から外側に延出した2つの延出部1bを有し、2つの延在部1bに貫通孔または上下を貫通する切欠きから成るネジ取付け部1cが設けられた、上面視して矩形状の基体1と、基体1の上側主面に、ネジ取付け部1cよりも内側に載置部1aを取り囲むように接合材3を介して接合された枠体2とを備えており、基体1は、延出部1bの延出方向に平行な対向する一対の辺部のそれぞれに、少なくとも枠体2の長さにわたって側面から下側主面にかけて切り欠いて成る切欠き部を有している。
また、本実施形態に係る電子装置は、本発明に係る素子収納用パッケージと、基体1の載置部1aに載置された半導体素子10と、枠体2の上面に枠体2の内側を塞ぐように設けられた蓋体8とを備えている。
基体1は、矩形状に形成された板状の部材である。基体1の上側主面に接合させた枠体2の外側に延出する2つの延出部1bを有している。すなわち、延出部1bは、載置部1aを挟んで両側から外側に延出している。また、基体1は、互いに対向する2つの延出部1bに貫通孔または上下を貫通する切欠きから成るネジ取付け部1cを有している。延出部1bの端部に設けられたネジ取付け部1cは、素子収納用パッケージと外部基板12とをネジ等によってネジ止め固定するためのものである。なお、外部基板12は、例えば、ヒートシンク板、プリント回路基板等である。
ネジ取付け部1cは、それぞれの延出部1bに1つずつ設けられているが、1つとは限らず、外部基板12の大きさ等を考慮して、それぞれの延出部1bに複数個設けてもよい。また、ネジ取付け部1cが基板1を外部基板12に取り付ける機能を有していればよく、ネジ取付け部1cの貫通孔および切欠きの形状は、限定されない。
基体1は、上側主面に、例えば、光半導体レーザ、フォトダイオード等の半導体素子10が素子載置用基台9を間に介して載置される載置部1aを有している。基体1は、例えば、銅(Cu)、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金または銅(Cu)−タングステン(W)合金等の金属材料から成る。基体1の熱膨張係数は、例えば、3(ppm/℃)以上15(ppm/℃)以下に設定されることが好ましい。また、半導体素子10は、素子載置用基台9を介さずに載置部1aに直接載置してもよい。
基体1は、延出部1bの延出方向と平行な対向する一対の辺部のそれぞれに、少なくとも、辺部に沿って設けられている枠体2の長さにわたって、側面から下側主面にかけて切り欠いて成る切欠き部1dを有している。すなわち、切欠き部1dが、基体1の下側主面の両稜部にそれぞれ設けられている。切欠き部1dは、図2に示すように、基体1の側面から下側主面にかけて切り欠いて成る段差形状を有している。
基体1は、例えば、銅(Cu)、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金または銅(Cu)−タングステン(W)合金等の金属材料を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定の形状にして製作される。基体1の厚みは、例えば、0.3(mm)以上1.5(mm)以下に設定されている。
なお、基体1は、外表面に耐蝕性に優れ、かつロウ材との濡れ性が良い金属を被着させておくのがよい。具体的には、メッキ形成方法によって、0.5(μm)以上9(μm)以下のメッキ層厚みを有するニッケルメッキ層、および0.5(μm)以上5(μm)以下のメッキ層厚みを有するメッキ層を順次被着させておくのがよい。これらのメッキ層は、基体1が酸化腐蝕するのを有効に防止することができるとともに、基体1の上側主面の半導体素子10の下部に配置される素子載置用基台9を強固に接着固定することができる。
また、半導体素子10は、図2に示すように、基体1の載置部1aに素子載置用基台9を載置し、素子載置用基台9の上面に設けられている。また、素子載置用基台9は、半導体素子10から基体1へ半導体素子10で発生する熱を伝えるための伝熱媒体として機能する。このような構成は、素子載置用基台9の高さを調整することによって、半導体素子10の高さ方向の位置決めが容易となり、半導体素子10と光ファイバ11との光軸合わせの精度が向上し、光伝送効率を向上させることができる。
また、素子載置用基台9は、例えば、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体またはムライト質焼結体等のセラミック材料から成る。また、素子載置用基台9の下面の基体1との接合面にはメタライズ層が形成されている。素子載置用基台9の熱膨張係数は、例えば、4(ppm/℃)以上8(ppm/℃)以下に設定されることが好ましい。
また、素子載置用基台9は、例えば、銅(Cu)−タングステン(W)合金、銅(Cu)−モリブデン(Mo)合金等の材料から成る台座に絶縁性の基板を接合して構成してもよい。また、素子載置用基台9は、半導体素子10を載置して固定することができるものであればよく、例えば、ペルチャ素子等の電子冷却素子であってもよい。
枠体2は、基体1の上側主面にネジ取付け部1cよりも内側に載置部1aを取り囲むように接合材3を介して接合されている。また、枠体2は、枠体2の内側に半導体素子10を収容するための空所を有している。枠体2は、上面視したときに外形が矩形状であり、互いに対向する位置に配置された第1の側壁2aおよび第3の側壁2c、ならびに互いに対向する位置に配置された第2の側壁2bおよび第4の側壁2dで構成されている。枠体2は、基体1の上側主面に、例えば、銀(Ag)−銅(Cu)、銀(Ag)等のロウ材からなる接合材3を介して接合されている。
ここで、素子収納用パッケージは、接合材3を介して基体1の上側主面に枠体2を接合しているため、接合材3が基体1の側面を経由して下側主面に流れ込みが発生する可能性があった。このような下側主面に接合材3の流れ込みが発生すると、接合材3の一部が基体1の下側主面に存在することになり、素子収納用パッケージを外部基板12に取り付け固定する場合に、基体1と外部基板12との間に基体1の下側主面に存在する接合材3によって隙間が生じやすくなる。
したがって、基体1の平坦性が低くなり基体1と外部基板12との密着性が損なわれ放熱性が低下する虞があった。すなわち、基体1が、外部基板12の上面に完全に密着することができず、半導体素子10の作動時に発生する熱を効率良く外部基板12に伝熱する
ことができない虞がある。これによって、半導体素子10の作動性が損なわれたり破損したりする虞があった。
しかしながら、基体1は、図2に示すように、基体1の側面から下側主面にかけて切り欠いて成る段差形状の切欠き部1dを有している。基体1は、対向する辺部のそれぞれに、少なくとも、枠体2の長さにわたって切欠き部1dを有している。したがって、接合材3を介して基体1の上側主面に枠体2を接合する際に、基体1の側面から下側主面への接合材3の流れ込みは、基体1に設けられた切欠き部1dの部分で塞き止めることができる。すなわち、接合材3の流れ込みは、外部基板12との取り付け面である基体1の下側主面に進向することなく切欠き部1dの部分に留まる。
また、基体1は、図1に示すように、対向する辺部の全体にわたって切欠き部1dを有していてもよい。これによって、基体1の辺部への切欠き部1dの加工がしやすくなる。また、基体1に反り変形がより生じにくくなる。
したがって、素子収納用パッケージを外部基板12に取り付け固定する場合に、基体1と外部基板12の上面との間に接合材3の流れ込みによる隙間が生じにくくなる。これによって、基体1は、基体1の下側主面の平坦性が高くなり外部基板12の上面との密着性が向上し、半導体素子10の発生する熱を効率良く外部基板12に伝えることができ、放熱性の低下を抑制することができる。これによって、半導体素子10を長期にわたり正常かつ安定に作動させることができる。
また、切欠き部1dは、切り欠いた部分の少なくとも一部が、延出部1bの延出方向に垂直な方向の断面視において、枠体2の外側面および内側面の延長線に挟まれる内側に設けられていれば、接合材3の流れ込みを切欠き部1dの部分に留めることができる。すなわち、切欠き部1dは、断面視して、切り欠いた部分が枠体2の外側面および内側面の延長線に挟まれる内側に位置するように設けられてもよく、また、切り欠いた部分が枠体2の外側面および内側面の延長線に挟まれる内側を跨ぐように内側面よりもさらに基体1の内側に位置するように設けられてもよい。
切欠き部1dが枠体2の外側面および内側面の延長線に挟まれる内側に設けられる場合には、基体1は、接合材3の流れ込みが抑制されるとともに外部基板12との接合面積を広く確保することができ、半導体素子10の発生する熱を外部基板12に効率良く伝えることができる。また、切欠き部1dが外側面および内側面の延長線に挟まれる内側を跨ぐように内側面よりもさらに基体1の内側に位置するように設けられる場合には、基体1は、接合材3の流れ込みが抑制されるとともに下側に凸の反りを大きくすることができ、ネジ取付け部をネジ止めする際にネジ止めによる変形が発生しても、下側に凸の反りを維持しやすくなる。これによって、基体1は外部基板12との密着性が向上し、半導体素子10の発生する熱を外部基板12に効率良く伝えることができる。
また、切欠き部1dは、延出部1bの延出方向に垂直な方向の断面視において、枠体2の内側面の延長線と一致する位置まで切り欠かれていることが好ましい。なお、一致するとは、切りか欠かれている位置が、内側面の延長線を0として、−0.3(mm)〜0.3(mm)の範囲にあることをいう。
このような構成にすることによって、基体1と枠体2との接合部分で、基体1は切欠き部1dが形成されることによって、基体1の厚みが外周の端部に向かって漸次薄くなっているため、基体1と枠体2との熱膨張差による応力が接合部分に作用しにくくなる。これによって、基体1と枠体2の接合部分で剥離等が発生するのを抑制できる。
また、枠体2がセラミック材料から成る場合において、枠体2にクラック等による破損が発生するのを抑制できる。これによって、基体1と枠体2とで形成される容器内部を気密に保持することができる。
また、切欠き部1dは、接合材3の流れ込みを切欠き部1dの部分に収めるために、図2に示すように、切欠き部1dの寸法Aが、例えば、0.1(mm)以上1(mm)以下に設定されることが好ましい。また、同様に、切欠き部1dの寸法Bが、例えば、0.1(mm)以上1(mm)以下に設定されることが好ましい。また、流れ込んだ接合材3を切欠き部1d内に収めるという点から、切欠き部1dの寸法AおよびBが、同一寸法であることが好ましい。
第1の側壁2aまたは第3の側壁2cは、半導体素子10と光学的に結合する光ファイバ11を設けるための貫通孔2eを有している。また、第2の側壁2bおよび第4の側壁2dは、半導体素子10と外部回路11とを電気的に接続する入出力端子4を設けるために切り欠いて形成された取付け部2fを有している。また、枠体2の外側に、基体1の延出部1bが、互いに対向する位置に配置された第2の側壁2bおよび第4の側壁2dからそれぞれ延出している。また、入出力端子4および光ファイバ固定部材7については後述する。
また、枠体2のそれぞれの側壁の厚みは、枠体2の剛性を保ちつつ、基体1との接合性を向上させる点から、例えば、0.3(mm)以上1.5(mm)以下に設定されることが好ましい。
枠体2は、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金または鉄(Fe)−ニッケル(Ni)合金等の金属材料から成る。または、アルミナ質セラミックス,窒化アルミニウム質セラミックス等のセラミック材料から成る。枠体2の熱膨張係数は、例えば、4(ppm/℃)以上20(ppm/℃)以下に設定されることが好ましい。また、枠体2は、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金のインゴットを周知のプレス加工により所定の枠状となすことによって製作される。
入出力端子4は、図1に示すように、上面の一辺側から対向する他辺側にかけて形成された配線導体層4aを有する平坦部、および平坦部の上面に配線導体層4aを挟んで接合された立壁部から構成されている。また、平坦部は、枠体2の内外に突出する突出部を有している。なお、配線導体層4aは、枠体2の内側および外側に露出するように突出部に形成される。
また、入出力端子4は、枠体2の内側に位置している配線導体層4aが、半導体素子10にボンディングワイヤ等で電気的に接続され、枠体2の外側に位置している配線導体層4aが、外部リード端子5に電気的に接続される。入出力端子4は、枠体2の取付け部2fに銀(Ag)ロウまたは銀(Ag)−銅(Cu)ロウ等のロウ材を介して取り付けられる。なお、入出力端子4は、枠体2およびシールリング6との接合部にメタライズ層が形成されている。また、素子載置用基台9が、ペルチャ素子等の電子冷却素子である場合には、電子冷却素子等のリード線が配線導体層4aに電気的に接続される。
入出力端子4は、例えば、アルミナ質セラミックス、窒化アルミニウム質セラミックスまたはムライト質セラミックス等のセラミック材料から成る。また、配線導体層4aは、タングステン、モリブデンまたはマンガン等で形成されている。
配線導体層4aは、入出力端子4の平坦部の上面に、素子収納用パッケージの枠体2の内外を導出するように形成されている。配線導体層4aは、例えば、タングステン、モリ
ブデンまたはマンガン等の粉末に有機溶剤、溶媒を添加混合してなる金属ペーストをセラミックグリーンシートに予め周知のスクリーン印刷法により所定パターンに印刷塗布することによって入出力端子4の上面に形成される。そして、半導体素子10は、配線導体層4aに電気的に接続されることによって、外部電気回路基板に電気的に接続される。なお、配線導体層4a上には、メッキ形成方法によって、ニッケルメッキ層および金メッキ層が被着形成されている。
外部リード端子5は、外部電気回路と入出力端子4との高周波信号の入出力を行うものである。すなわち、外部リード端子5は、半導体素子10を外部電気回路に電気的に接続する作用を有している。半導体素子10は、外部リード端子5を外部電気回路に接続することによって、配線導体層4aおよび外部リード端子を介して外部電気回路に接続される。なお、外部リード端子5は、枠体2の外側に位置している入出力端子4の配線導体層4aに銀(Ag)ロウまたは銀(Ag)−銅(Cu)ロウ等のロウ材を介して接合される。
また、外部リード端子5は、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金または鉄(Fe)−ニッケル(Ni)合金等の金属材料から成る。これらの金属のインゴットを周知の圧延加工法や打ち抜き加工法、エッチング加工法等の金属加工法を採用することによって、所定の形状となるように製作される。
シールリング6は、シールリング6の上面に蓋体8をシーム溶接等により接合するための接合媒体として設けられる。また、シールリング6は、その少なくとも一部を枠体2の上面に当接させて設けられている。すなわち、シールリング6は、枠体2の上面および入出力端子4の上面に設けられている。
シールリング6の幅は、図2に示すように、枠体2の上面の幅と略同じ幅であっても、枠体2の上面の幅よりも小さくてもよい。シールリング6は、枠体2の上面および入出力端子4の上面に銀(Ag)ロウまたは銀(Ag)−銅(Cu)ロウ等のロウ材で接合される。また、シールリング6は、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金または鉄(Fe)−ニッケル(Ni)合金等の金属材料から成る。また、シールリング6の熱膨張係数は、例えば、5(ppm/℃)以上15(ppm/℃)以下に設定されることが好ましい。
光ファイバ固定部材7は、枠体2の第1の側壁2aに設けられ、光ファイバ11を枠体2に固定するための筒状の部材であり、貫通孔2dの枠体2の外側開口の周囲または貫通孔2eの内面に銀(Ag)ロウまたは銀(Ag)−銅(Cu)ロウ等のロウ材を介して接合される。光ファイバ11は光ファイバ固定部材7を介して取着される。また、光ファイバ固定部材7は、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金または鉄(Fe)−ニッケル(Ni)合金等の金属から成り、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金のインゴットを周知のプレス加工することにより所定の筒状にして製作される。
また、光ファイバ固定部材7は、光ファイバ11が挿通可能な貫通孔を有する筒体であり、外部より光ファイバ固定部材7の貫通孔に光ファイバ11の一端を挿通するとともに光ファイバ11を半田等の接着剤やレーザ溶接により固定する。これにより、光ファイバ11は半導体素子10と光軸を合わせるように固定される。そして、半導体素子10と光ファイバ11が光学的に結合されて、枠体2の内部に収容されている半導体素子10と外部との光信号の授受が可能となる。
蓋体8は、半導体素子10を気密に封止するために、枠体2の上面に枠体2の内側を塞ぐように設けられている。すなわち、蓋体8の外周部がシールリング6の上面に接合され
ている。また、蓋体8は、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金または鉄(Fe)−ニッケル(Ni)合金等の金属材料から成る。また、蓋体8の熱膨張係数は、例えば、5(ppm/℃)以上20(ppm/℃)以下に設定されることが好ましい。蓋体8は、シーム溶接によって枠体2の上面に接合されているシールリング6に接合される。
また、蓋体8は、基体1と枠体2と入出力端子4とシールリング6とからなる内部に半導体素子10を気密に封止する。なお、蓋体8は、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金または鉄(Fe)−ニッケル(Ni)合金等のインゴットを周知のプレス加工により所定の形状にすることによって製作される。
図2に示すように、基体1の上側主面の載置部1aに半導体素子10が素子載置用基台9を間に介して接着固定される。そして、半導体素子10の電極がボンディングワイヤ等を介して配線導体層4aに接続される。次に、蓋体8は、枠体2の上面にシールリング6を介してシーム溶接等の溶接法で接合され、基体1と枠体2と入出力端子4とシールリング6および蓋体8の内部に半導体素子10が気密に収納されて電子装置となる。すなわち、少なくとも半導体素子10を搭載した後、蓋体8で密封することにより電子装置となる。
また、枠体2の光ファイバ固定部材7に光ファイバ11の一端を挿通させるとともにこれを半田等の接着剤やレーザ溶接によって接合し、光ファイバ11を光ファイバ固定部材7に固定する。この電子装置において、光ファイバ11は電子装置が外部電気回路基板等に搭載された後に設けることもできる。または、製品として電子装置自体に設けておくこともできる。そして、光ファイバ11を介して内部に収容する半導体素子10と外部との光信号の授受が可能となる。
<素子収納用パッケージ、および電子装置の製造方法>
ここで、素子収納用パッケージ、およびこれを備えた電子装置の製造方法を説明する。
基体1は、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定形状にして製作される。また、枠体2は、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて、貫通孔2eおよび切欠き部2fを設けて製作される。また、蓋体8は、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定形状にして製作される。
また、入出力端子4は、平坦部と平坦部の上面に接合される立壁部から形成される。入出力端子4が、例えば、酸化アルミニウム質焼結体からなる場合、平坦部および立壁部のグリーンシートは、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等の原料粉末に、有機バインダー、可塑剤、溶剤、分散剤等を混合添加してペースト状とし、ドクターブレード法やカレンダーロール法等によって形成される。
そして、平板形状のグリーンシートに金型を用いた打ち抜きを施すことによってそれぞれの形状に合わせて製作される。
平坦部は、タングステン、モリブデンまたはマンガン等の高融点金属粉末に有機バインダー、可塑剤、溶剤等を添加してなる導電ペーストを、平坦部の上面の所定位置にスクリーン印刷法等によって印刷塗布して、配線導体層4aとなる金属ペースト層が形成される
。また、平坦部および立壁部は、枠体2、シールリング6との接合部に該当する位置に金属ペーストを印刷塗布してメタライズ層が形成される。
さらに、グリーンシート状態の平坦部上に、グリーンシート状態の立壁部を積層して、約1600℃の温度で同時に焼成することにより、焼成後に、平坦部と立壁部が一体化されて、入出力端子4が製作される。
また、電解メッキまたは無電解メッキ等のメッキ形成方法によって、配線導体層4a上およびメタライズ層上に、1.0(μm)以上3.0(μm)以下のメッキ層厚みを有するニッケルメッキ層が形成される。
外部リード端子5は、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定形状にして製作される。そして、外部リード端子5は、入出力端子4の枠体2の外側に位置している配線導体層4aに銀(Ag)ロウまたは銀(Ag)−銅(Cu)ロウ等のロウ材を介して接合される。
シールリング6は、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定形状にして製作される。
基体1と枠体2と入出力端子4とシールリング6が銀(Ag)ロウまたは銀(Ag)−銅(Cu)ロウ等のロウ材を介して接合されることによって素子収納用パッケージが製作される。
また、素子収納用パッケージから露出し既にニッケルメッキ層が形成されている配線導体層4aおよびメタライズ層は、電解メッキまたは無電解メッキ等のメッキ形成方法によって、さらに、0.5(μm)以上3.0(μm)以下のメッキ層厚みを有するニッケルメッキ層および0.5(μm)以上3.0(μm)以下のメッキ層厚みを有する金メッキ層が形成される。
ここで、電子装置の製造方法について説明する。
電子装置は、素子収納用パッケージの基体1の載置部1aに素子載置用基台9を、例えば、金(Au)−錫(Sn)半田または金(Au)−ゲルマニウム(Ge)半田等の材料で接着固定する。そして、素子載置用基台9上に半導体素子10を金(Au)−錫(Sn)半田等を介して接着固定する。半導体素子10が入出力端子4の配線導体層4aに、ボンディングワイヤ等を介して電気的に接続される。次に、シールリング6の上面に蓋体8をシーム溶接等の溶接法によって接合し、基体1と枠体2と入出力端子4とシールリング6および蓋体8の内部に半導体素子10を気密に収容して電子装置とする。
本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。以下、本実施形態の変形例について説明する。なお、本実施形態の変形例に係る素子収納用パッケージのうち、本実施形態に係る素子収納用パッケージと同様な部分については、同一の符号を付して適宜説明を省略する。
<変形例1>
本実施形態に係る変形例1の素子収納用パッケージでは、図3に示すように、切欠き部1dが、延出部1bの延出方向に垂直な方向の断面視において、上面と側面との間の角部がC面またはR面の形状であってもよい。すなわち、切欠き部1dは、側面から下側主面
にかけて、基体1の下側主面の角部がC面またはR面の形状となるように切り欠かれている。切欠き部1dが、C面の形状を有しているため、C面が形成された部分の基体1の厚みは基体1の外周の端部に向かって漸次薄くなっている。これによって、枠体2に基体1との熱膨張差による応力が作用しにくくなる。切欠き部1dは、図3(a)に示すように、C面内に流れ込んだ接合材3をC面内に収めるという点から、切欠いた部分Cを、例えば、0.1(mm)以上1(mm)以下に、また、切欠いた部分Dを、例えば、0.1(mm)以上1(mm)以下に設定することが好ましい。
また、基体1の下側主面の対向する稜部がR面の形状を有しているため、R面の形状の切欠き部1dが設けられている辺部は反り変形が生じにくく、基体1は外部基板12との密着性が低下するのを抑制することができる。また、R面の形状は、R面内に流れ込んだ接合材3をR面内に収めるという点から、曲率半径を、0.3(mm)以上3(mm)以下に設定することが好ましい。
また、切欠き部1dが、R面の形状を有しているため、R面が形成された部分の基体1の厚みは基体1の外周の端部に向かって漸次薄くなっている。これによって、枠体2に基体1との熱膨張差による応力が作用しにくくなる。
<変形例2>
本実施形態に係る変形例2の素子収納用パッケージでは、図4に示すように、基体1の下側主面は、延出部1bの延出方向に垂直な方向の断面視において、切欠き部1dから連続して中央部に向かって曲線となっている曲面部1eを有していてもよい。
素子収納用パッケージでは、接合材3で基体1と枠体2とを接合した後の収縮の際に枠体2が基体1よりも収縮し易いという作用により、基体1は下側に凸の反りが発生しやすい。基体1が下側に凸の反りであっても、ネジ止めした際に、下側に凸の反りが上側に凸の反りに変形してしまう虞があった。これによって、半導体素子10が載置されている基体1の中央部が上側に凸の反りの頂点になりやすく、基体1は外部基板12との密着性が低下し、放熱性が損なわれる虞があった。
しかしながら、基体1は切欠き部1dから連続して中央部に向かって設けられた曲面部1eを有しているため、下側に凸の反りを大きくすることができる。これによって、ネジ取付け部をネジ止めする際にネジ止めによる変形が発生しても、基体1は下側に凸の反りを維持しやすくなる。したがって、基体1は下側に凸の反りの状態を有しているため、外部基板12を密着させることができ、放熱性の低下を抑制することができる。
また、切欠き部1dから連続して中央部に向かって曲面部1eを有しているので、仮に、接合材3の流れ込みが大きくなっても、流れ込みが曲面部1eまで許容されるので、基体1は、平坦性を損なわれにくく、外部基板12と密着して取り付けることができる。
また、図4(a)に示すように、切欠き部1dは、接合材3の流れを止めるという点から、切欠いた部分Eを、例えば、0.05(mm)以上1(mm)以下に、また、切欠いた部分Fを、例えば、0.05(mm)以上1(mm)以下に設定することが好ましい。
また、図4(a)に示すように、接合材3の流れを止めるという点から、R面の形状の切欠き部1dの曲率半径は、曲面部1eの曲率半径とは異なった値に設定することが好ましい。また、R面の形状の切欠き部1dの曲率半径は、曲面部1eの曲率半径よりも小さくすることが好ましい。切欠き部1dのR面の形状は、曲率半径を、例えば、0.15(mm)以上3(mm)以下に設定することが好ましい。また、曲面部1eは、曲率半径を、例えば、10(mm)以上1000(mm)以下に設定することが好ましい。
1 基体
1a 載置部
1b 延出部
1c ネジ取付け部
1d 切欠き部
1e 曲面部
2 枠体
2a 第1の側壁
2b 第2の側壁
2c 第3の側壁
2d 第4の側壁
2e 貫通孔
2f 取付け部
3 接合材
4 入出力端子
4a 配線導体層
5 外部リード端子
6 シールリング
7 光ファイバ固定部材
8 蓋体
9 素子載置用基台
10 半導体素子
11 光ファイバ
12 外部基板

Claims (6)

  1. 上側主面に半導体素子が載置される載置部および該載置部を挟んで両側から外側に延出した2つの延出部を有し、該2つの延部に貫通孔または上下を貫通する切欠きから成るネジ取付け部が設けられた、上面視して矩形状の基体と、
    該基体の前記上側主面に、前記ネジ取付け部よりも内側に前記載置部を取り囲むように接合材を介して接合された枠体とを備えており、
    前記基体は、前記延出部の延出方向に平行な対向する一対の辺部のそれぞれに、少なくとも前記枠体の長さにわたって側面から下側主面にかけて切り欠いて成る切欠き部によって前記側面から前記下側主面にかけて空隙を有していることを特徴とする素子収納用パッケージ。
  2. 請求項1に記載の素子収納用パッケージであって、
    前記切欠き部は、切り欠いた部分の少なくとも一部が、前記延出部の延出方向に垂直な方向の断面視において、前記枠体の外側面および内側面の延長線に挟まれる内側に設けられていることを特徴とする素子収納用パッケージ。
  3. 請求項1または請求項2に記載の素子収納用パッケージであって、
    前記切欠き部は、前記延出部の延出方向に垂直な方向の断面視において、前記枠体の内側面の延長線と一致する位置まで切り欠かれていることを特徴とする素子収納用パッケージ。
  4. 請求項1乃至請求項3に記載の素子収納用パッケージであって、
    前記切欠き部は、前記延出部の延出方向に垂直な方向の断面視において、上面と側面との間の角部がC面またはR面の形状を有していることを特徴とする素子収納用パッケージ。
  5. 請求項1に記載の素子収納用パッケージであって、
    前記基体の前記下側主面は、前記延出部の延出方向に垂直な方向の断面視において、前記切欠き部から連続して中央部に向かって曲線となっている曲面部を有していることを特徴とする素子収納用パッケージ。
  6. 請求項1乃至請求項5のいずれかに記載の素子収納用パッケージと、
    前記基体の前記載置部に載置された半導体素子と、
    前記枠体の上面に前記枠体の内側を塞ぐように設けられた蓋体と
    を備えたことを特徴とする電子装置。
JP2010208141A 2010-09-16 2010-09-16 素子収納用パッケージ、およびこれを備えた電子装置 Active JP5669494B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010208141A JP5669494B2 (ja) 2010-09-16 2010-09-16 素子収納用パッケージ、およびこれを備えた電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010208141A JP5669494B2 (ja) 2010-09-16 2010-09-16 素子収納用パッケージ、およびこれを備えた電子装置

Publications (2)

Publication Number Publication Date
JP2012064785A JP2012064785A (ja) 2012-03-29
JP5669494B2 true JP5669494B2 (ja) 2015-02-12

Family

ID=46060180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010208141A Active JP5669494B2 (ja) 2010-09-16 2010-09-16 素子収納用パッケージ、およびこれを備えた電子装置

Country Status (1)

Country Link
JP (1) JP5669494B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6406547B2 (ja) * 2015-02-27 2018-10-17 パナソニックIpマネジメント株式会社 電子部品搭載用パッケージおよび電子装置ならびに電子モジュール
JP2017011043A (ja) * 2015-06-18 2017-01-12 株式会社フジクラ レーザ装置、及び、レーザ装置の製造方法
JP2017098549A (ja) * 2015-11-18 2017-06-01 日亜化学工業株式会社 発光装置
US10833473B2 (en) 2018-03-27 2020-11-10 Nichia Corporation Semiconductor device, semiconductor device package, and manufacturing methods thereof
JP7097764B2 (ja) * 2018-03-27 2022-07-08 日亜化学工業株式会社 半導体装置及び半導体装置用パッケージ並びにそれらの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3543189B2 (ja) * 1997-12-10 2004-07-14 日本オプネクスト株式会社 半導体素子パッケージおよび半導体装置
JP2001337250A (ja) * 2000-05-25 2001-12-07 Sumitomo Electric Ind Ltd 光半導体気密封止容器及び光半導体モジュール
JP2002151612A (ja) * 2000-11-10 2002-05-24 Sumitomo Metal Electronics Devices Inc 光通信用パッケージ及びその製造方法
JP4009110B2 (ja) * 2002-01-15 2007-11-14 京セラ株式会社 光半導体素子収納用パッケージおよび光半導体装置

Also Published As

Publication number Publication date
JP2012064785A (ja) 2012-03-29

Similar Documents

Publication Publication Date Title
JP5570609B2 (ja) 素子収納用パッケージ、およびこれを用いた電子装置
JP5902813B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP5730038B2 (ja) 半導体素子収納用パッケージ、およびこれを備えた半導体装置
JP5669494B2 (ja) 素子収納用パッケージ、およびこれを備えた電子装置
JP4822820B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2012094627A (ja) 素子収納用パッケージ、およびこれを備えた電子装置
JP5597727B2 (ja) 半導体素子収納用パッケージ、およびこれを備えた半導体装置
JP4511376B2 (ja) 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP5791283B2 (ja) 電子部品収納用パッケージ、およびそれを備えた電子装置
JP5388601B2 (ja) 電子部品収納用パッケージ
JP5717414B2 (ja) 半導体収納用パッケージ、およびこれを備えた半導体装置
JP6913532B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
WO2019208577A1 (ja) 放熱基板および電子装置
JP2012049288A (ja) 素子収納用パッケージ、およびこれを備えた電子装置
JP6034054B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2011228591A (ja) 素子収納用パッケージ、およびこれを備えた電子装置
JP2005072421A (ja) 電子部品収納用パッケージおよび電子装置
JP2008294418A (ja) パッケージおよび電子装置
JP5725900B2 (ja) 半導体素子収納用パッケージ、およびこれを備えた半導体装置
JP6258748B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP7196249B2 (ja) 半導体素子用パッケージおよび半導体装置
JP5523199B2 (ja) 素子収納用パッケージ、およびこれを備えた電子装置
JP2003133449A (ja) ろう材付きシールリングおよびこれを用いた電子部品収納用パッケージの製造方法
JP5969317B2 (ja) 光半導体素子収納用パッケージおよび実装構造体
JP6219693B2 (ja) 素子収納用パッケージおよびこれを備えた実装構造体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141216

R150 Certificate of patent or registration of utility model

Ref document number: 5669494

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150