JP5570609B2 - 素子収納用パッケージ、およびこれを用いた電子装置 - Google Patents

素子収納用パッケージ、およびこれを用いた電子装置 Download PDF

Info

Publication number
JP5570609B2
JP5570609B2 JP2012536361A JP2012536361A JP5570609B2 JP 5570609 B2 JP5570609 B2 JP 5570609B2 JP 2012536361 A JP2012536361 A JP 2012536361A JP 2012536361 A JP2012536361 A JP 2012536361A JP 5570609 B2 JP5570609 B2 JP 5570609B2
Authority
JP
Japan
Prior art keywords
seal ring
frame body
frame
side wall
plan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012536361A
Other languages
English (en)
Other versions
JPWO2012043313A1 (ja
Inventor
猛夫 佐竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2012536361A priority Critical patent/JP5570609B2/ja
Publication of JPWO2012043313A1 publication Critical patent/JPWO2012043313A1/ja
Application granted granted Critical
Publication of JP5570609B2 publication Critical patent/JP5570609B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00Casings, cabinets or drawers for electric apparatus
    • H05K5/0091Housing specially adapted for small components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/02Arrangements of circuit components or wiring on supporting structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、例えば、半導体素子などを収納するための素子収納用パッケージに用いられる素子収納用パッケージおよびこれを用いた電子装置に関する。
素子収納用パッケージにおいて、枠体の上面にシールリングを介して蓋体を接合したものがある。このような素子収納用パッケージとしては、例えば、特開平11−145317号公報に開示されている。
上記の素子収納用パッケージは、シーム溶接等によって蓋体をシールリングに接合する際に、枠体、シールリングおよび蓋体の熱膨張または熱収縮により枠体とシールリングとの接合部に応力が集中しやすく、該接合部にはクラックや剥がれ等が発生しやすい。
本発明は、枠体とシールリングとの接合部における応力を緩和することができる素子収納用パッケージおよびこれを備えた電子装置を提供することを目的とする。
本発明の一実施形態に係る素子収納用パッケージは、上面に半導体素子が設けられる載置部を有する基体と、基体上に載置部を取り囲むように設けられた、側壁を切り欠いて形成された切欠き部を有する枠体と、半導体素子に電気的に接続される配線導体層を有する、切欠き部に取り付けられた入出力端子と、枠体の上部に設けられたシールリングと、を備えている。さらに、枠体の側壁は、平面視して隣り合った側壁同士の外側の角部が曲面形状であって、平面視して角部がシールリングと重なる領域内に収まっているとともに、シールリングは、平面視したときの外形が矩形枠状であって、平面視してシールリングで囲まれる領域に前記枠体の上部の一部が露出していることを特徴とする。
本発明の一実施形態に係る電子装置は、素子収納用パッケージと、素子収納用パッケージの前記載置部に設けられた半導体素子と、素子収納用パッケージの前記シールリング上に設けられた蓋体と、を備えたことを特徴とする。
本発明の一実施形態に係る電子装置の分解斜視図である。 本発明の一実施形態に係る電子装置の蓋体を除いた状態を示す平面図である。 図2の電子装置をX−Xで切断し蓋体を設けた電子装置の断面図である。 本実施形態の一変形例に係る電子装置の蓋体を除いた状態を示す平面図である。 図4に示す電子装置において、シールリングと枠体との配置関係を示す要部拡大図である。 本実施形態の一変形例に係る電子装置の蓋体を除いた状態を示す平面図である。 図6に示す電子装置において、シールリングと枠体との配置関係を示す要部拡大図である。
以下、本発明の一実施形態に係る素子収納用パッケージ、およびこれを用いた電子装置について、図面を参照しながら説明する。
<素子収納用パッケージの構成、および電子装置の構成>
本発明の一実施形態に係る素子収納用パッケージは、上面に半導体素子9が設けられる載置部1aを有する基体1と、基体1上に載置部1aを取り囲むように設けられた、側壁を切り欠いて形成された切欠き部2bを有する枠体2と、半導体素子9に電気的に接続される配線導体層3aを有する、切欠き部2bに取り付けられた入出力端子3と、枠体2の上部に設けられたシールリング5と、を備えている。さらに、枠体2の側壁は、隣り合った側壁同士の外側の角部2cが曲面形状であって、平面視して角部2cがシールリング5と重なる領域内に収まっている。
本発明の一実施形態に係る電子装置は、素子収納用パッケージと、素子収納用パッケージの載置部1aに設けられた半導体素子9と、素子収納用パッケージのシールリング5上に設けられた蓋体7とを備えている。
基体1は、板状の部材である。基体1は、上側主面に、例えば、光半導体レーザ、フォトダイオード等の半導体素子9が素子載置用基台8を間に介して載置される載置部1aを有している。基体1は、例えば、銅、鉄−ニッケル−コバルト合金または銅−タングステン合金等の金属材料から成る。基体1の熱膨張係数は、例えば、3(ppm/℃)以上15(ppm/℃)以下に設定される。
基体1は、四隅部にネジ取り付け部が設けられている。ネジ取り付け部は、素子収納用パッケージと外部基板とをネジ等によってネジ止め固定するためのものである。なお、外部基板は、例えば、ヒートシンク板またはプリント回路基板等である。半導体素子9は、素子載置用基台8を介さずに載置部1aに直接載置してもよい。
基体1は、例えば、金属材料を型枠に鋳込んで作製したインゴットを周知の切削加工または打ち抜き加工等の金属加工法を用いて所定の形状にして製作される。なお、基体1の厚みは、例えば、0.3(mm)以上3(mm)以下に設定されている。
基体1は、外表面にメッキ層が形成されている。メッキ層は、耐蝕性に優れ、かつロウ材との濡れ性が良い金属から成り、例えば、0.5(μm)以上9(μm)以下の厚みを有するニッケルメッキ層および0.5(μm)以上5(μm)以下のメッキ層厚みを有する金メッキ層を順次メッキ形成法により被着させたものである。メッキ層は、基体1が酸化腐蝕するのを有効に防止することができるとともに、基体1の上側主面に素子載置基台8を強固に接着固定することができる。
半導体素子9は、載置部1aに素子載置基台8を載置し、その素子載置基台8の上面に設けられている。また、素子載置基台8は、半導体素子9から基体1へ熱を伝えるための伝熱媒体として機能する。基体1上に素子載置基台8を設けることによって、素子載置基台8の高さを調整することで、半導体素子9の高さ方向の位置決めが容易となり、半導体素子9と光ファイバ10との光軸合わせの精度が向上し、光伝送効率が向上するという効果が得られる。
また、素子載置用基台8は、例えば、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体またはムライト質焼結体等のセラミック材料から成る。また、素子載置用基台8は、配線パターンが設けられている。配線パターンの一端は、半導体素子9とボンディングワイヤ等で電気的に接続され、配線パターンの他端は入出力端子3の配線導体層3aにボンディングワイヤ等で電気的に接続される。なお、素子載置用基体8の熱膨張係数は、例えば、4(ppm/℃)以上8(ppm/℃)以下に設定される。
また、素子載置基台8は、例えば、銅−タングステン合金、銅−モリブデン合金等の材料から成る台座に絶縁性の基板を接合した構成であってもよい。また、素子載置基台8は、半導体素子9を載置固定することができるものであればよく、例えば、ペルチェ素子等の電子冷却素子に、絶縁性の基板を接合した構成であってもよい。
枠体2は、外形が矩形状の枠状部材であり、基体1の上側主面に載置部1aを取り囲むように設けられている。枠体2は、枠体2の内側に半導体素子9を収容するための空所が存在している。また、枠体2の側壁は、光ファイバを設けるための貫通孔2aが設けられている。また、枠体2の側壁は、側壁の上部を切り欠いて形成された切欠き部2bが設けられている。
また、枠体2は、平面視して隣り合った側壁同士の外側の角部2cが曲面形状に形成されている。すなわち、角部2cは、隣り合った側壁が交差する外側の角部であって、曲面形状を有している部分をいう。
シールリング5は、平面視したときの外形が矩形枠状であって、枠体2上に載置して設けられている。シールリング5は、枠体2と重なる領域から枠体2と重ならない枠体2外の領域に張り出している。そして、枠体2の角部2cは、平面視してシールリング5と重なる領域内に収まっている。すなわち、シールリング5は、枠体2の外側の角部2cがシールリング5に収まるように枠体2の上面に設けられている。なお、シールリング5の四隅の内側または外側の角部の形状は、角状に限らず、曲面形状を有していてもよい。
また、シールリング5は、シールリング5の内側の四隅が、平面視して、枠体2の外側面と枠体2の内側面との間に位置している。そして、枠体2の上面の一部を露出している。また、シールリング5は、シールリング5の内側の四隅以外の個所が、平面視して、枠体2の内側面と一致して配置されている。なお、ここで、一致するとは、シールリング5の内側面と枠体2の内側面の差が、0.30(mm)以下の範囲にあることをいう。ここで、図2の斜線の個所が、枠体2のシールリング5から露出した部分exである。
また、枠体2の外側の角部2cの曲率半径は、例えば、枠体2の側壁の厚さが1(mm)の場合、0.1(mm)以上3(mm)以下に設定される。
また、枠体2の内側の角部は、平面視して曲面形状に形成されている。すなわち、枠体2は、隣り合った側壁同士の内側の角部が、平面視して曲面形状に形成されている。
また、仮に、枠体2の内側の四隅とシールリング5の内側の四隅が全て一致して配置されている場合は、シールリング5の内側の角部が枠体2の上面に接合されず、シールリング5と枠体2との熱膨係数の違いによって、シールリング5と枠体2の角部に熱応力が集中する。その結果、熱応力が集中する角部を起点にして、クラック等が生じる虞がある。すなわち、シールリング5の内側の角部の曲率半径が、枠体2の内側の角部の曲率半径よりも大きい場合に、シールリング5の内側の角部のみが枠体2に接合されない部分が生じ、クラック等が生じる虞がある。そこで、本実施形態に係る素子収納用パッケージは、シールリング5の内側の角部の曲率半径が、枠体2の内側の角部の曲率半径よりも小さくなるように設定されている。
また、本実施形態に係る素子収納用パッケージは、シールリング5の内側の角部が、平面視して、枠体2の外側面と枠体2の内側面との間に位置している。そして、シールリング5の内側の角部と枠体2の上面との間に、ロウ材溜まりができやすく、シールリング5の内側の四隅と枠体2の内側四隅とを強固に接続することができる。その結果、シールリング5と枠体2の角部にクラック等が生じるのを抑制できる。また、シールリング5の内側の角部と枠体2の内側の角部を平面視してずらすことで、枠体2およびシールリング5の内側の角部に集中する応力を分散させることができ、シールリング5の内側の角部と枠体2の内側の角部にクラック等が発生するのを抑制することができる。
また、枠体2の側壁の厚みは、枠体2の剛性を保ちつつ、入出力端子3との接合性を向上させる点、放熱性を向上させる点から、例えば、0.3(mm)以上1.5(mm)以下に設定される。
枠体2は、例えば、鉄−ニッケル−コバルト合金または鉄−ニッケル合金等の金属材料から成る。または、枠体2は、例えば、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体等のセラミック材料から成る。枠体2の熱膨張係数は、例えば、4(ppm/℃)以上20(ppm/℃)以下に設定される。枠体2は、例えば、鉄−ニッケル−コバルト合金のインゴットを周知のプレス加工により所定の枠状となすことによって製作される。
枠体2は、枠体2の側壁を貫通して設けられた貫通孔2aを有している。貫通孔2aは、半導体素子9と光学的に結合する光ファイバを設けるためのものである。また、枠体2は、貫通孔2aが形成された側壁に対して、隣接する枠体2の側壁の上部を切り欠いて形成された切欠き部2bを有している。貫通孔2aには、光ファイバ固定部材6が設けられ、切欠き部2bには、入出力端子3が取り付けられる。
入出力端子3は、上面の一辺側から対向する他辺側にかけて形成された配線導体層3aを有する平坦部、および平坦部の上に配線導体層3aを挟んで接合された立壁部から構成されている。また、平坦部は、枠体2の内外に突出する突出部を有している。
また、入出力端子3の枠体2の内側に位置している配線導体層3aは、半導体素子9の上面に設けられている電極にボンディングワイヤ等で電気的に接続される。または、半導体素子9が載置された素子載置用基台8に形成された配線パターンにボンディングワイヤ等で電気的に接続される。また、入出力端子3の枠体2の外側に位置している配線導体層3aが、外部リード端子4に電気的に接続される。入出力端子3は、枠体2の切欠き部2bに銀ロウまたは銀−銅ロウ等のロウ材を介して取り付けられる。なお、入出力端子3は、枠体2およびシールリング5との接合部にメタライズ層が形成されている。また、素子載置用基台8が、ペルチェ素子等の電子冷却素子である場合には、電子冷却素子のリード線と配線導体層3aが電気的に接続される。
入出力端子3は、例えば、酸化アルミニウム質焼結体または窒化アルミニウム質焼結体等のセラミック材料から成る。また、入出力端子3の平坦部に形成されている配線導体層3aは、タングステン、モリブデンまたはマンガン等で形成されている。
配線導体層3aは、例えば、タングステン、モリブデンまたはマンガン等の粉末に有機溶剤、溶媒を添加混合してなる金属ペーストをセラミックグリーンシートに予め周知のスクリーン印刷法により所定パターンに印刷塗布しておくことによって入出力端子3の平坦部に形成される。そして、配線導体層3aは半導体素子9の上面に設けられている電極とボンディングワイヤ等で電気的に接続される。あるいは、配線導体層3aは半導体素子9が載置された素子載置用基台8に形成された配線パターンにボンディングワイヤ等で電気的に接続される。そして、外部電気回路基板に電気的に接続されることになる。なお、配線導体層3a上には、メッキ形成方法によって、ニッケルメッキ層または金メッキ層が形成されている。
外部リード端子4は、外部電気回路と入出力端子3との高周波信号の入出力を行うものである。すなわち、外部リード端子4は、半導体素子9を外部電気回路に電気的に接続する作用を有し、外部リード端子4を外部電気回路に接続することによって、半導体素子9は、配線導体層3aおよび外部リード端子4を介して外部電気回路に接続されることになる。外部リード端子4は、枠体2の外側の入出力端子3の配線導体層3aに銀ロウまたは銀−銅ロウ等のロウ材を介して接合される。
また、外部リード端子4は、例えば、鉄−ニッケル−コバルト合金または鉄−ニッケル合金等の金属材料から成る。外部リード端子4は、これらの金属のインゴットを周知の圧延加工法や打ち抜き加工法、エッチング加工法等の金属加工法を採用することによって、所定の形状となるように製作される。
シールリング5は、枠体2上に設けられ、シールリング5の上面に蓋体7をシーム溶接等により接合するための接合媒体として設けられる。また、シールリング5は、その少なくとも一部を枠体2の上面に当接させて設けられている。すなわち、シールリング5は、枠体2の上面および入出力端子3の上面に設けられている。
また、シールリング5は、枠体2の上面および入出力端子3の上面に銀ロウまたは銀−銅ロウ等のロウ材で接合される。また、シールリング5は、鉄−ニッケル−コバルト合金または鉄−ニッケル合金等の金属材料から成る。また、シールリング5の熱膨張係数は、例えば、5(ppm/℃)以上15(ppm/℃)以下に設定される。
光ファイバ固定部材6は、枠体2の側壁に設けられ、光ファイバ10を枠体2に固定するための筒状の部材である。光ファイバ固定部材6は、貫通孔2aの枠体2の外側開口の周囲または貫通孔2aの内面に銀ロウまたは銀−銅ロウ等のロウ材を介して接合される。そして、光ファイバ10は光ファイバ固定部材6を介して取着される。また、光ファイバ固定部材6は、鉄−ニッケル−コバルト合金または鉄−ニッケル合金等の金属から成り、例えば、鉄−ニッケル−コバルト合金のインゴットを周知のプレス加工することにより所定の筒状にして製作される。
また、光ファイバ固定部材6は、外部より光ファイバ固定部材6の貫通孔に光ファイバ10の一端を挿通するとともに光ファイバ10を半田等の接着剤やレーザ溶接により固定する。これによって、光ファイバ10は半導体素子9と光軸を合わせるように固定される。これにより、半導体素子9と光ファイバ10が光学的に結合されて、内部に収容される半導体素子9と外部との光信号の授受が可能となる。
蓋体7は、上面視したときに矩形状であり、半導体素子9を気密に封止するために、蓋体7の外周部がシールリング5の上面に接合されている。蓋体7およびシールリング5は、略同一の外形で、シールリング5の上面に蓋体7がちょうど重なるように設けられる。また、蓋体7およびシールリング5の外形が、略同一の外形とは、蓋体7とシールリング5の外形の差が、0.5(mm)の範囲内にあることをいう。
また、蓋体7は、鉄−ニッケル−コバルト合金または鉄−ニッケル合金等の金属材料から成る。蓋体7は、シーム溶接によって枠体2の上面に接合されているシールリング5に接合される。また、蓋体7の熱膨張係数は、例えば、5(ppm/℃)以上20(ppm/℃)以下に設定される。
また、接合強度を向上させるという点から、蓋体7を平面視して、蓋体7の外周がシールリング5の外周の外側に位置するように、蓋体7がシールリング7よりもひと回り大きくなるように設けてもよい。蓋体7の外周をシールリング7の外周よりも、例えば、0.1(mm)以上1.0(mm)以下外側に位置させておくとよい。
また、蓋体7は、基体1と枠体2と入出力端子3とシールリング5とからなる内部に半導体素子9を気密に封止することになる。なお、蓋体7は、例えば、鉄−ニッケル−コバルト合金または鉄−ニッケル合金等のインゴットを周知のプレス加工により所定の形状となすことによって製作される。
半導体素子9は、基体1の上側主面の載置部1aに素子載置基台8を間に介して接着固定される。そして、半導体素子9の上面に設けられている電極がボンディングワイヤ等を介して配線導体層3aに接続される。あるいは、素子載置用基台8に形成された配線パターンに半田やボンディングワイヤ等で電気的に接続される。次に、枠体2の上面にシールリング5を介して蓋体7をシーム溶接等の溶接法で接合し、基体1、枠体2、入出力端子3、シールリング5および蓋体7の内部に半導体素子9が気密に収納されて電子装置となる。すなわち、少なくとも半導体素子9を搭載した後、蓋体7で密封することにより電子装置となる。
また、枠体2の光ファイバ固定部材6に光ファイバ支持部材10aを介して光ファイバ10の一端を固定させたり、挿通させたりする。そして、半田等の接着剤やレーザ溶接によって、光ファイバ10が光ファイバ固定部材6に固定される。この電子装置において、光ファイバ10は電子装置が外部電気回路基板等に搭載された後に設けることもできる。または、製品として電子装置自体に設けておくこともできる。そして、光ファイバ10を介して内部に収容する半導体素子9と外部との光信号の授受が可能となる。
シールリング5と蓋体7を接合する際には、シールリング5の上面に蓋体7の外周部がシーム溶接等により接合される。これによって、シールリング5と蓋体7を接合する際に、例えば、900(℃)以上1800(℃)以下の高い温度の熱がシールリング5と蓋体7および枠体2にかかるため、シールリング5と蓋体7とをシーム溶接する際には、熱膨張または熱収縮によって熱応力が、シールリング5と蓋体7および枠体2に発生する。
したがって、蓋体7がシーム溶接等によってシールリング5に接合される際には、シーム溶接による熱によって、枠体2、シールリング5および蓋体7の熱膨張係数差による熱膨張または熱収縮に起因する応力が発生しやすくなる。これによって、枠体2とシールリング5との接合部において、枠体2の角部2cの周辺の接合部に応力が集中して枠体2の角部2cとシールリング5との接合部にクラックや剥がれ等が発生する虞がある。
本実施形態に係る素子収納用パッケージによれば、枠体2は、隣り合った側壁同士の外側の角部2cが曲面形状を有し、シールリング5を平面視して、角部2cがシールリング5に収まった状態で枠体2の上面に当接されて設けられている。これによって、枠体2、シールリング5および蓋体7の熱膨張係数差による熱膨張または熱収縮に起因して発生する応力は、枠体2とシールリング5が接合している枠体2の角部2cの周辺の接合部において、枠体2の曲面形状を有する角部2cにおいて応力が曲面に沿って分散されることによって吸収、緩和される。また、枠体2の角部2cより外側に張り出しているシールリング5が変形することによって吸収、緩和される。したがって、枠体2とシールリング5の接合部において、局所的に集中する応力が抑制され、この応力によって枠体2の角部2cとシールリング5との接合部に生じるクラックや剥がれ等が発生するのを抑制することができる。
本実施形態に係る素子収納用パッケージによれば、シールリング5は、平面視したときの外形が矩形枠状であって、平面視してシールリング5で囲まれる領域に枠体2の上部の一部exが露出して形成されている。そして、枠体2の露出している上部には、枠体2の上面とシールリング5の下面とをロウ材で接続するときのロウ材溜まりを溜めやすくすることができる。その結果、枠体2とシールリング5との接合力を向上させることができ、封止性の優れた素子収納用パッケージおよび電子装置を実現することができる。
また、シールリング5で囲まれる枠体2の上面を露出することで、枠体2とシールリング5とを接続するロウ材を、枠体2の上部から流れ出にくくすることができ、枠体2とシールリング5とを接続するロウ材が枠体2の内壁面に流れ出るのを低減することができる。そして、枠体2の内壁面に流れ出たロウ材によって、入出力端子3の複数の配線導体層3a同士を電気的に短絡するのを抑制することができ、電気的不良が少ない製造歩留まりを向上させることが可能な素子収納用パッケージおよび電子装置を実現することができる。
また、本実施形態に係る素子収納用パッケージによれば、枠体2の側壁は、平面視して隣り合った側壁同士の内側の角部が曲面形状に形成されている。また、素子収納用パッケージの組み立て時または電子装置の駆動時に、パッケージ内の温度変化の影響によって、枠体2に熱応力が加わる。特に、枠体2の側壁同士をつながっている個所に熱応力が集中しやすいが、平面視して枠体2の側壁同士の内側の角部を曲面形状にすることで、集中する応力を緩和しやすくすることができ、枠体2が破壊されるのを抑制することができる。その結果、枠体2が基体1から剥離するのを抑制することができ、封止性の優れた素子収納用パッケージおよび電子装置を実現することができる。
また、本実施形態に係る素子収納用パッケージによれば、枠体2の上部の露出した一部exは、平面視して枠体2の外側の角部と枠体2の内側の角部との間の挟まれた個所に位置している。平面視して枠体2の側壁同士の内側の角部を曲面形状とし、シールリング5で囲まれる領域のうち、平面視して枠体2の外側の角部と枠体2の内側の角部との間の挟まれた個所を露出することで、露出された枠体2の上面にシールリング5を接合するためのロウ材が溜まる。そして、枠体2の上面とシールリング5内側の角部との間にロウ材からなるメニスカスが形成される。その結果、シールリング5内側の角部における枠体2との接合強度が向上することから、枠体2およびシールリング5が熱膨張または熱収縮することによって生じる、枠体2とシールリング5のクラックや剥がれが抑制される。
さらに、枠体2とシールリング5との四隅を一致させない構造とすることで、枠体2およびシールリング5が熱膨張または熱収縮することによって生じる応力が、基体1に対する枠体2の四隅の接合部に集中するのを抑制することができる。枠体2の上面とシールリング5の角部との間に形成されたメニスカスにも分散され、枠体2とシールリング5のクラックや剥がれが抑制される。
また、本実施形態に係る素子収納用パッケージによれば、枠体2の側壁のうち切欠き部2bが設けられている側壁と隣接する側壁は、平面視して枠体2の外形とシールリング5の外形が一致するように形成されている。枠体2の側壁のうち、入出力端子3が設けられていない側壁が、枠体2とシールリング5の外形を合わせることで、シールリング5をロウ材で枠体2に接合する際に、枠体2とシールリング5との接合面のみにロウ材を付けることができる。仮に、枠体2の側壁のうち切欠き部2bが設けられている側壁と隣接する側壁において、枠体2とシールリング5の外形が一致していない場合は、シールリングの予測できない余計な部位にロウ材が濡れ広がってしまう。一方、本実施形態に係る素子収納用パッケージは、枠体2の側壁のうち切欠き部2bが設けられている側壁と隣接する側壁において、枠体2とシールリング5の外形が一致することで、ロウ材の濡れ広がりのムラによる接合強度の低下が抑制され、封止性に優れたパッケージを実現することができる。
本実施形態に係る電子装置は、上述した素子収納用パッケージを用いることで、シーム溶接等によって蓋体7をシールリング5に接合する際に、発生する熱に起因した応力が、枠体2およびシールリング5の特定個所に集中して、枠体2とシールリング5の接合部にクラックまたは剥がれ等が発生するのを抑制することができる。
<素子収納用パッケージ、および電子装置の製造方法>
ここで、素子収納用パッケージ、およびこれを用いた電子装置の製造方法を説明する。基体1は、例えば、鉄−ニッケル−コバルト合金を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定形状にして製作される。また、枠体2は、例えば、鉄−ニッケル−コバルト合金を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて、角部2cや貫通孔2aおよび切欠き部2bを設けて製作される。
また、蓋体7は、例えば、鉄−ニッケル−コバルト合金を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定形状にして製作される。
また、入出力端子3は、平坦部と平坦部の上面に接合される立壁部から形成される。入出力端子3が、例えば、酸化アルミニウム質焼結体からなる場合、平坦部および立壁部のグリーンシートは、酸化アルミニウム、酸化珪素、酸化マグネシウムまたは酸化カルシウム等の原料粉末に、有機バインダー、可塑剤、溶剤または分散剤等を混合添加してペースト状とし、ドクターブレード法またはカレンダーロール法等によって形成される。そして、平板形状のグリーンシートに金型を用いた打ち抜きを施すことによってそれぞれの形状に合わせて製作される。
平坦部は、タングステン、モリブデンまたはマンガン等の高融点金属粉末に有機バインダー、可塑剤、溶剤等を添加してなる導電ペーストを、平坦部の上面の所定位置にスクリーン印刷法等によって印刷塗布して、配線導体層3aとなる金属ペースト層が形成される。また、平坦部および立壁部は、枠体2、シールリング5との接合部に該当する位置に金属ペーストを印刷塗布してメタライズ層が形成される。
さらに、グリーンシート状態の平坦部上に、グリーンシート状態の立壁部を積層して、約1600℃の温度で同時に焼成することにより、焼成後に、平坦部と立壁部が一体化されて、入出力端子3が製作される。
また、電解メッキ又は無電解メッキ等のメッキ形成方法によって、配線導体層3a上およびメタライズ層上にメッキ層の厚みが、1.0(μm)以上3.0(μm)以下のニッケルメッキ層が形成される。
外部リード端子4は、例えば、鉄−ニッケル−コバルト合金を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定形状にして製作される。そして、外部リード端子4は、入出力端子3の枠体2の外側に位置している配線導体層3aに銀ロウまたは銀−銅ロウ等のロウ材を介して接合される。
シールリング5は、例えば、鉄−ニッケル−コバルト合金を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定形状にして製作される。
基体1と枠体2と入出力端子3とシールリング5が銀ロウまたは銀−銅ロウ等のロウ材を介して接合されることによって素子収納用パッケージが製作される。
また、素子収納用パッケージから露出している配線導体層3aおよびメタライズ層は、電解メッキ又は無電解メッキ等のメッキ形成方法によって、既に形成されているニッケルメッキ層上に、さらに、メッキ層の厚みが、0.5(μm)以上3.0(μm)以下のニッケルメッキ層およびメッキ層の厚みが、0.5(μm)以上3.0(μm)以下の金メッキ層が形成される。
ここで、電子装置の製造方法について説明する。電子装置は、素子収納用パッケージの基体1の載置部1aに素子載置用基台8を、例えば、金−錫半田または金−ゲルマニウム半田等の材料で接着固定する。そして、素子載置用基台8上に半導体素子9を金−錫半田等を介して接着固定する。素子載置用基台8に配線パターンが設けられている場合には、半導体素子9は、素子載置用基台8に形成された配線パターンの一端にボンディングワイヤ等で電気的に接続される。そして、配線パターンの他端は入出力端子3の配線導体層3aにボンディングワイヤ等を介して電気的に接続される。次に、シールリング5の上面に蓋体7をシーム溶接等の溶接法によって接合し、基体1と枠体2と入出力端子3とシールリング5および蓋体7の内部に半導体素子9を気密に収容して電子装置とする。
本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。以下、本実施形態の変形例について説明する。なお、本実施形態の変形例に係る素子収納用パッケージのうち、本実施形態に係る素子収納用パッケージと同様な部分については、同一の符号を付して適宜説明を省略する。
<変形例1>
本実施形態に係る変形例1の素子収納用パッケージでは、図4に示すように、シールリング5は、平面視したときに、外形が枠体2の外形以上の大きさであり、枠体2の切欠き部2bに取り付けられた入出力端子3の上面よりも外方に張り出して設けられていてもよい。ここで、図4の斜線の個所が、枠体2のシールリング5から露出した部分exである。また、図5は、シールリング5に斜線を入れて、シールリング5が入出力端子3の上面よりも外方に張り出している状態の要部拡大図である。なお、入出力端子3の上面とは、入出力端子3を構成している立壁部の上面をいう。
シーム溶接等によって蓋体5をシールリング5に接合する場合は、シーム溶接等によって加えられる熱が、直接、入出力端子3とシールリング5との接合部の上方に加えられず、入出力端子3の上面より外側に張り出したシールリング5と蓋体7の外周部に加えられる。そして、セラミック材料からなる入力出端子3と、金属からなるシールリング5との接合部に加えられる熱が低減される。その結果、入力出端子3とシールリング5との熱膨張係数差による熱膨張または熱収縮に起因して発生する応力、すなわち、入力出端子3とシールリング5との接合部における応力が低減される。これによって、入出力端子3とシールリング5の接合部において、応力によって生じるクラックや剥がれ等が発生するのを抑制することができる。
<変形例2>
本実施形態に係る変形例2の素子収納用パッケージでは、図6に示すように、シールリング5は、平面視したときに、外形が枠体2の外形以上の大きさであり、枠体2の貫通孔2aを有する側壁よりも外方に張り出して設けられていてもよい。ここで、図6の斜線の個所が、枠体2のシールリング5から露出した部分exである。また、図7は、シールリング5に斜線を入れて、シールリング5が枠体2の貫通孔2aを有する側壁よりも外方に張り出している状態の要部拡大図である。
蓋体7がシーム溶接等によってシールリング5に接合される際に、シーム溶接による熱によって、枠体2、シールリング5および蓋体7の熱膨張係数差による熱膨張または熱収縮が発生する。そして、熱膨張等に起因する応力により、貫通孔2aが設けられている枠体2の側壁が変形し、貫通孔2aに設けられた光ファイバ10の光軸ずれが発生し、光信号の入出力の授受性が低下する虞がある。
しかしながら、シールリング5は、枠体2の貫通孔2aを有する側壁よりも外方に張り出した状態で枠体2の上面に当接させて設けられているため、枠体2の貫通孔2aを有する側壁よりも外側に張り出しているシールリング5が変形する。その結果、シールリング5および蓋体7の熱膨張係数差による熱膨張または熱収縮に起因する応力が吸収、緩和される。
また、シーム溶接の際に枠体2の貫通孔2aを有する側壁よりも外側に張り出しているシールリング5に熱が付加されるため、枠体2の貫通孔2aを有する側壁の上面とシールリング5との接合部に付加される熱が低減される。そして、熱膨張係数差による熱膨張または熱収縮に起因する応力、すなわち、枠体2の貫通孔2aを有する側壁とシールリング5との接合部における応力が低減される。これによって、貫通孔2aが設けられている枠体2の側壁が変形しにくくなり、貫通孔2aに設けられた光ファイバ10の光軸ずれの発生が抑制される。また、光信号の入出力の授受性が向上する。
また、枠体2の変形を低減することができるため、貫通孔2aの変形が抑制され、貫通孔2aへの光ファイバ10の装着性が向上する。その結果、光結合効率の劣化を有効に抑制することができ、電子装置と外部との光信号の入出力を効率よく安定に行なうことができる。なお、貫通孔2aの内面に光ファイバ固定部材6が設けられていても同様な効果を奏する。

Claims (5)

  1. 上面に半導体素子が設けられる載置部を有する基体と、
    前記基体上に前記載置部を取り囲むように設けられた、側壁を切り欠いて形成された切欠き部を有する枠体と、
    前記半導体素子に電気的に接続される配線導体層を有する、前記切欠き部に取り付けられた入出力端子と、
    前記枠体の上部に設けられたシールリングと、を備えており、
    前記枠体の側壁は、平面視して隣り合った側壁同士の外側の角部が曲面形状であって、前記角部が平面視して前記シールリングと重なる領域内に収まっているとともに、前記シールリングは、平面視したときの外形が矩形枠状であって、平面視して前記シールリングで囲まれる領域に前記枠体の上部の一部が露出していることを特徴とする素子収納用パッケージ。
  2. 請求項に記載の素子収納用パッケージであって、
    前記枠体の側壁は、平面視して隣り合った側壁同士の内側の角部が曲面形状であることを特徴とする素子収納用パッケージ。
  3. 請求項に記載の素子収納用パッケージであって、
    前記枠体の露出した前記一部は、平面視して前記枠体の外側の角部と前記枠体の内側の角部との間に挟まれた個所に位置していることを特徴とする素子収納用パッケージ。
  4. 請求項に記載の素子収納用パッケージであって、
    前記枠体の側壁のうち前記切欠き部が設けられた側壁と隣接する側壁は、平面視して前記枠体の外形と前記シールリングの外形とが一致することを特徴とする素子収納用パッケージ。
  5. 請求項1ないし請求項のいずれかに記載の素子収納用パッケージと、
    前記素子収納用パッケージの前記載置部に設けられた半導体素子と、
    前記素子収納用パッケージの前記シールリング上に設けられた蓋体と、を備えたことを特徴とする電子装置。
JP2012536361A 2010-09-28 2011-09-21 素子収納用パッケージ、およびこれを用いた電子装置 Expired - Fee Related JP5570609B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012536361A JP5570609B2 (ja) 2010-09-28 2011-09-21 素子収納用パッケージ、およびこれを用いた電子装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010217265 2010-09-28
JP2010217265 2010-09-28
JP2012536361A JP5570609B2 (ja) 2010-09-28 2011-09-21 素子収納用パッケージ、およびこれを用いた電子装置
PCT/JP2011/071413 WO2012043313A1 (ja) 2010-09-28 2011-09-21 素子収納用パッケージ、およびこれを用いた電子装置

Publications (2)

Publication Number Publication Date
JPWO2012043313A1 JPWO2012043313A1 (ja) 2014-02-06
JP5570609B2 true JP5570609B2 (ja) 2014-08-13

Family

ID=45892775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012536361A Expired - Fee Related JP5570609B2 (ja) 2010-09-28 2011-09-21 素子収納用パッケージ、およびこれを用いた電子装置

Country Status (5)

Country Link
US (1) US9237662B2 (ja)
EP (1) EP2624293B1 (ja)
JP (1) JP5570609B2 (ja)
CN (1) CN102884618B (ja)
WO (1) WO2012043313A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5743748B2 (ja) * 2011-06-29 2015-07-01 京セラ株式会社 素子収納用パッケージおよびこれを備えたモジュール
JP6010394B2 (ja) * 2012-08-30 2016-10-19 京セラ株式会社 電子素子収納用パッケージおよび電子装置
US9462709B2 (en) * 2012-10-29 2016-10-04 Kyocera Corporation Element housing package and mounting structure body
JP5964997B2 (ja) * 2013-01-29 2016-08-03 京セラ株式会社 光半導体素子収納用パッケージおよび光半導体装置
CN105144370B (zh) * 2013-09-25 2017-11-14 京瓷株式会社 电子部件收纳用封装件以及电子装置
JP2015173234A (ja) 2014-03-12 2015-10-01 株式会社東芝 高周波半導体装置用パッケージおよびその製造方法、並びに高周波半導体装置
US9935025B2 (en) * 2014-03-13 2018-04-03 Kyocera Corporation Electronic component housing package and electronic device
JP5943985B2 (ja) * 2014-10-30 2016-07-05 三菱電機株式会社 電子制御装置
JP5882507B1 (ja) * 2015-01-19 2016-03-09 株式会社フジクラ 光電変換素子
KR102172630B1 (ko) * 2015-04-16 2020-11-04 삼성전기주식회사 반도체 소자 패키지 및 그 제조방법
WO2016186128A1 (ja) * 2015-05-20 2016-11-24 京セラ株式会社 半導体素子パッケージ、半導体装置および実装構造体
US10014189B2 (en) * 2015-06-02 2018-07-03 Ngk Spark Plug Co., Ltd. Ceramic package with brazing material near seal member
EP3410471A4 (en) * 2016-01-27 2019-09-25 KYOCERA Corporation WIRING SUBSTRATE, SECTION FOR OPTICAL SEMICONDUCTOR ELEMENT AND OPTICAL SEMICONDUCTOR ELEMENT
JP6412900B2 (ja) * 2016-06-23 2018-10-24 株式会社東芝 高周波半導体用パッケージ
JP6913276B2 (ja) * 2017-01-26 2021-08-04 日本電気硝子株式会社 気密パッケージ
US20190006254A1 (en) * 2017-06-30 2019-01-03 Kyocera International, Inc. Microelectronic package construction enabled through ceramic insulator strengthening and design
US10581220B2 (en) * 2018-03-01 2020-03-03 Nichia Corporation Light emitting module
JP6747477B2 (ja) * 2018-03-01 2020-08-26 日亜化学工業株式会社 発光モジュール
CN109719996B (zh) * 2019-02-18 2020-12-29 滁州卷烟材料厂 一种便携式瓦楞纸箱修切器
US11101197B2 (en) 2019-03-26 2021-08-24 Semiconductor Components Industries, Llc Leadframe systems and related methods
WO2020204190A1 (ja) * 2019-04-03 2020-10-08 第一精工株式会社 コネクタ及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6428845A (en) * 1987-07-24 1989-01-31 Hitachi Ltd Semiconductor device
JPH03254372A (ja) * 1990-02-28 1991-11-13 Nippon Dempa Kogyo Co Ltd 電子部品用気密容器及びこれを用いた圧電振動子
JPH11145317A (ja) * 1997-11-07 1999-05-28 Sumitomo Electric Ind Ltd 光半導体素子用パッケージ及び光半導体モジュール
JP2004253556A (ja) * 2003-02-19 2004-09-09 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2008283598A (ja) * 2007-05-14 2008-11-20 Epson Toyocom Corp 収容容器およびその製造方法と、収容容器を利用した圧電デバイス

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS596513B2 (ja) * 1978-12-28 1984-02-13 富士通株式会社 マイクロ波装置モジユ−ル
US4506108A (en) * 1983-04-01 1985-03-19 Sperry Corporation Copper body power hybrid package and method of manufacture
US4547624A (en) * 1983-12-02 1985-10-15 Isotronics, Inc. Method and apparatus for reducing package height for microcircuit packages
US4873566A (en) * 1985-10-28 1989-10-10 American Telephone And Telegraph Company Multilayer ceramic laser package
US5001299A (en) * 1989-04-17 1991-03-19 Explosive Fabricators, Inc. Explosively formed electronic packages
JPH04180401A (ja) * 1990-11-15 1992-06-26 Hitachi Ltd 高周波伝送線路
US5434358A (en) * 1993-12-13 1995-07-18 E-Systems, Inc. High density hermetic electrical feedthroughs
US5578869A (en) * 1994-03-29 1996-11-26 Olin Corporation Components for housing an integrated circuit device
JP3500268B2 (ja) * 1997-02-27 2004-02-23 京セラ株式会社 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ
JPH1174396A (ja) * 1997-08-28 1999-03-16 Kyocera Corp 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
DE10101086B4 (de) * 2000-01-12 2007-11-08 International Rectifier Corp., El Segundo Leistungs-Moduleinheit
US6974517B2 (en) * 2001-06-13 2005-12-13 Raytheon Company Lid with window hermetically sealed to frame, and a method of making it
US6796725B2 (en) * 2001-10-05 2004-09-28 Kyocera America, Inc. Opto-electronic package for integrated sealing of optical fibers
US20040131318A1 (en) * 2002-08-30 2004-07-08 Kyocera Corporation Optical element housing package and optical module
JP2004146413A (ja) * 2002-10-22 2004-05-20 Sumitomo Electric Ind Ltd 半導体素子収納用パッケージおよび半導体装置
JP3945375B2 (ja) * 2002-10-31 2007-07-18 ヤマハ株式会社 光半導体モジュール用パッケージ
US6921971B2 (en) * 2003-01-15 2005-07-26 Kyocera Corporation Heat releasing member, package for accommodating semiconductor element and semiconductor device
US7284913B2 (en) * 2003-07-14 2007-10-23 Matsushita Electric Industrial Co., Ltd. Integrated fiber attach pad for optical package
US6992250B2 (en) * 2004-02-26 2006-01-31 Kyocera Corporation Electronic component housing package and electronic apparatus
JP4354377B2 (ja) * 2004-09-28 2009-10-28 三菱電機株式会社 半導体装置
EP1826175A4 (en) * 2004-10-27 2010-12-01 Kyocera Corp CONTAINER FOR CONTAINING A FUEL REFORMER AND FUEL REFORMING APPARATUS
US20080199783A1 (en) * 2007-02-21 2008-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Double-Decker Pellicle-Mask Assembly
EP2237316B1 (en) * 2008-01-30 2019-10-09 Kyocera Corporation Connection terminal, package using the same and electronic device
WO2009130743A1 (ja) * 2008-04-25 2009-10-29 パナソニック株式会社 光素子用パッケージ、半導体発光装置および照明装置
JP4824063B2 (ja) * 2008-09-19 2011-11-24 古河電気工業株式会社 半導体素子用パッケージ
US20100091477A1 (en) * 2008-10-14 2010-04-15 Kabushiki Kaisha Toshiba Package, and fabrication method for the package
CN103250240B (zh) * 2011-05-31 2016-01-06 京瓷株式会社 元件收纳用封装、半导体装置用部件以及半导体装置
EP2738798B1 (en) * 2011-07-26 2021-07-14 Kyocera Corporation Package for accommodating semiconductor element, semiconductor device provided with same, and electronic device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6428845A (en) * 1987-07-24 1989-01-31 Hitachi Ltd Semiconductor device
JPH03254372A (ja) * 1990-02-28 1991-11-13 Nippon Dempa Kogyo Co Ltd 電子部品用気密容器及びこれを用いた圧電振動子
JPH11145317A (ja) * 1997-11-07 1999-05-28 Sumitomo Electric Ind Ltd 光半導体素子用パッケージ及び光半導体モジュール
JP2004253556A (ja) * 2003-02-19 2004-09-09 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2008283598A (ja) * 2007-05-14 2008-11-20 Epson Toyocom Corp 収容容器およびその製造方法と、収容容器を利用した圧電デバイス

Also Published As

Publication number Publication date
CN102884618B (zh) 2015-07-22
CN102884618A (zh) 2013-01-16
EP2624293B1 (en) 2018-03-07
JPWO2012043313A1 (ja) 2014-02-06
US20130128489A1 (en) 2013-05-23
US9237662B2 (en) 2016-01-12
WO2012043313A1 (ja) 2012-04-05
EP2624293A1 (en) 2013-08-07
EP2624293A4 (en) 2016-08-31

Similar Documents

Publication Publication Date Title
JP5570609B2 (ja) 素子収納用パッケージ、およびこれを用いた電子装置
US9585264B2 (en) Package for housing semiconductor element and semiconductor device
JP5730038B2 (ja) 半導体素子収納用パッケージ、およびこれを備えた半導体装置
JP4822820B2 (ja) 半導体素子収納用パッケージおよび半導体装置
WO2013077199A1 (ja) 電子部品収納用パッケージおよび電子装置
JP2012094627A (ja) 素子収納用パッケージ、およびこれを備えた電子装置
JP5669494B2 (ja) 素子収納用パッケージ、およびこれを備えた電子装置
JP5597727B2 (ja) 半導体素子収納用パッケージ、およびこれを備えた半導体装置
JP5717414B2 (ja) 半導体収納用パッケージ、およびこれを備えた半導体装置
JP2012049288A (ja) 素子収納用パッケージ、およびこれを備えた電子装置
CN112956015B (zh) 电子部件收纳用封装件以及电子装置
JP2019009376A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP6034054B2 (ja) 電子部品収納用パッケージおよび電子装置
WO2019208577A1 (ja) 放熱基板および電子装置
JP7196249B2 (ja) 半導体素子用パッケージおよび半導体装置
JP5969317B2 (ja) 光半導体素子収納用パッケージおよび実装構造体
JP5992785B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP5725900B2 (ja) 半導体素子収納用パッケージ、およびこれを備えた半導体装置
JP2002158305A (ja) 電子部品収納用パッケージ
JP2018018939A (ja) 半導体パッケージ、および半導体装置
JP2003068900A (ja) 電子部品収納用パッケージ
JP6219693B2 (ja) 素子収納用パッケージおよびこれを備えた実装構造体
JP4295641B2 (ja) 電子部品収納用パッケージの製造方法
JP2006128736A (ja) 光半導体素子収納用パッケージ
JP2002353350A (ja) 電子部品収納用パッケージ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140527

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140624

R150 Certificate of patent or registration of utility model

Ref document number: 5570609

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees