JP5725900B2 - 半導体素子収納用パッケージ、およびこれを備えた半導体装置 - Google Patents

半導体素子収納用パッケージ、およびこれを備えた半導体装置 Download PDF

Info

Publication number
JP5725900B2
JP5725900B2 JP2011037775A JP2011037775A JP5725900B2 JP 5725900 B2 JP5725900 B2 JP 5725900B2 JP 2011037775 A JP2011037775 A JP 2011037775A JP 2011037775 A JP2011037775 A JP 2011037775A JP 5725900 B2 JP5725900 B2 JP 5725900B2
Authority
JP
Japan
Prior art keywords
input
output terminal
main surface
semiconductor element
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011037775A
Other languages
English (en)
Other versions
JP2012175011A (ja
Inventor
茂典 高谷
茂典 高谷
佐竹 猛夫
猛夫 佐竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2011037775A priority Critical patent/JP5725900B2/ja
Publication of JP2012175011A publication Critical patent/JP2012175011A/ja
Application granted granted Critical
Publication of JP5725900B2 publication Critical patent/JP5725900B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、台座と台座の入出力端子搭載部に搭載された入出力端子との間の熱膨張または熱収縮で生じる応力を低減することができる半導体素子収納用パッケージ、およびこれを備えた半導体装置に関する。
半導体素子収納用パッケージにおいて、半導体素子を収容するための金属容器体、金属蓋体、入出力端子から構成されたものがある。このような半導体収納用パッケージとしては、例えば、特許文献1に開示されている。
特開平9−181207号公報
このような半導体収容用パッケージにおいて、入出力端子、および半導体素子が設けられる回路基板を台座に搭載して金属容器体に載置することがある。しかしながら、台座と台座の入出力端子搭載部に搭載された入出力端子との間に熱膨張または熱収縮で生じる応力が発生しやすいという問題があった。
本発明は、上記課題に鑑みてなされたものであり、その目的は、台座と台座の入出力端子搭載部に搭載された入出力端子との間に熱膨張または熱収縮で生じる応力を低減することができる半導体素子収納用パッケージ、およびこれを備えた半導体装置を提供することにある。
上記目的を達成するために本発明における半導体収納用パッケージは、板状の基体と、上面視したときに外形が四角形状である、前記基体の上側主面に設けられた、側壁の前記基体側の一部が切り取られた取付け部を有する枠体と、入出力端子搭載部を備えた第1の主面、および該第1の主面よりも前記枠体の内側に位置し、半導体素子が実装される回路基板が搭載される回路基板搭載部を備えた、前記基体の上側主面からの高さが前記第1の主面よりも高い第2の主面を有する、前記基体の前記上側主面に設けられて前記第1の主面を有する部分が前記取付け部に取り付けられた台座と、前記回路基板に電気的に接続される配線導体層を備え、前記入出力端子搭載部に搭載されて前記取付け部に取り付けられた入出力端子とを備えており、前記台座は、外表面が外部に露出するように設けられているとともに、前記第1の主面と前記第2の主面との間であって平面視において前記入出力端子の端部と重なる位置に、前記第1の主面から凹んだ凹部を有することを特徴とするものである。
また、上記目的を達成するために本発明における半導体装置は、本発明に係る半導体素子収納用パッケージと、前記台座に搭載されて、前記配線導体層に電気的に接続された回路基板と、該回路基板に設けられた半導体素子と、前記枠体の上面に前記枠体の内側を塞ぐように設けられた蓋体とを備えたことを特徴とするものである。
本発明の半導体素子収納用パッケージ、およびこれを備えた半導体装置は、台座と台座の入出力端子搭載部に搭載された入出力端子との間の熱膨張または熱収縮で生じる応力を
低減することができるという効果を奏する。
本実施形態に係る半導体素子収納用パッケージの斜視図である。 図1に示す半導体素子収納用パッケージの平面図である。 図1に示す半導体素子収納用パッケージをX−Xで切断した、回路基板、半導体素子、蓋体を設けた場合の断面図である。 図1に示す本実施形態に係る半導体素子収納用の台座であって、(a)は、台座の斜視図、(b)は、台座の側面図、(c)は、入出力端子を設けた場合の台座の平面図である。 本実施形態に係る半導体素子収納用の変形例1の台座であって、(a)は、台座の側面図、(b)は、入出力端子を設けた場合の台座の平面図である。 本実施形態に係る半導体素子収納用の変形例2の台座の入出力端子を設けた場合の台座の平面図である。
以下、本発明の一実施形態に係る半導体素子収納用パッケージおよび半導体装置について、図面を参照しながら説明する。
<実施形態>
<半導体素子収納用パッケージの構成、および半導体装置の構成>
本実施形態に係る半導体素子収納用パッケージ、ならびに半導体装置は、図1乃至図3に示すような構成である。半導体収納用パッケージは、基体1と、上面視したときに外形が四角形状である、基体1の上側主面に設けられた、側壁の基体側1の一部が切り取られた取付け部2aを有する枠体2と、入出力端子搭載部3a1を備えた第1の主面3a、および第1の主面3aよりも枠体2の内側に位置し、半導体素子8が実装される回路基板7が搭載される回路基板搭載部3b1を備えた、基体1の上側主面からの高さが第1の主面3aよりも高い第2の主面3bを有する、基体1の上側主面に設けられて第1の主面3aを有する部分が取付け部2aに取り付けられた台座3と、回路基板7に電気的に接続される配線導体層4aを備え、入出力端子搭載部3bに搭載されて取付け部2aに取り付けられた入出力端子4とを備えており、台座3は、第1の主面3aと第2の主面3bとの間であって平面視において入出力端子4の端部と重なる位置に、第1の主面3aから凹んだ凹部3cを有している。
また、半導体装置は、本発明に係る半導体素子収納用パッケージと、台座3に搭載されて、配線導体層4aに電気的に接続された回路基板7と、回路基板7に設けられた半導体素子8と、枠体2の上面に枠体2の内側を塞ぐように設けられた蓋体11とを備えている。
基体1は、図1乃至図3に示すように、上面視したとき、矩形状に形成された板状の部材であり、回路基板7が搭載される台座3が載置される載置部を上側主面に有している。また、基体1は、枠体2の外側に延出する延出部を設け、延出部に貫通孔から成るネジ取付け部を設けることができる。なお、ネジ取付け部は、半導体素子収納用パッケージと外部基板とをネジ等によってネジ止め固定するためのものである。なお、外部基板は、例えば、ヒートシンク板、プリント回路基板等である。また、ネジ取付け部は、基体1を外部基板に取り付ける機能を有していればよく、ネジ取付け部の貫通孔の形状は、限定されない、例えば、上下を貫通する切欠きであってもよい。
また、基体1は、例えば、例えば、銅(Cu)、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金または銅(Cu)−タングステン(W)合金等の金属材料から成る。基
体1は、回路基板7または半導体素子8から生じる熱をすみやかに放熱する材料が好ましい。
基体1の熱伝導率は、例えば、10(W/m・K)〜500(W/m・K)に設定されている。また、基体1の熱膨張係数は、例えば、5(ppm/℃)〜20(ppm/℃)に設定されている。基体1は、例えば、銅(Cu)、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金または銅(Cu)−タングステン(W)合金等の金属材料のインゴットを周知の圧延加工法や打ち抜き加工法、エッチング加工法等の金属加工法を採用することによって、所定の形状となるように製作される。
また、基体1は、外表面に耐蝕性に優れ、接合材との濡れ性が良い金属を被着させておくのがよい。具体的には、ニッケルメッキ層および金メッキ層を基体1の外表面にメッキ形成方法によって順次被着させておくのがよい。なお、ニッケルメッキ層のメッキ厚みは、0.5(μm)〜9(μm)である。また、金メッキ層のメッキ厚みは、0.5(μm)〜5(μm)である。これらの金属メッキ層は、基体1が酸化腐蝕するのを効果的に抑制することができる。
また、基体1は、寸法として、例えば、一方の辺幅は、20(mm)〜100(mm)に、他方の辺幅は、10(mm)〜50(mm)に、厚みは、0.5(mm)〜5(mm)に設定されている。
枠体2は、上面視したときに外形が四角形状の枠状の部材である。そして、枠体2は、基体1の上側主面に設けられ、側壁の基体1側の一部が切り取られた取付け部2aを有している。なお、枠体2の取付け部2aには、入出力端子4が取り付けられる。
枠体2は、例えば、銅(Cu)、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金または銅(Cu)−タングステン(W)合金等の金属材料から成る。
枠体2の熱伝導率は、例えば、10(W/m・K)〜500(W/m・K)に設定されている。また、枠体2の熱膨張係数は、例えば、5(ppm/℃)〜20(ppm/℃)に設定されている。また、枠体2は、例えば、銅(Cu)、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金または銅(Cu)−タングステン(W)合金等の金属材料のインゴットを周知の圧延加工法や打ち抜き加工法、エッチング加工法等の金属加工法を採用することによって、所定の形状となるように製作される。
また、枠体2は、外表面に耐蝕性に優れ、接合材との濡れ性が良い金属を被着させておくのがよい。具体的には、枠体2は、メッキ形成方法によって、ニッケルメッキ層および金メッキ層を枠体2の外表面にメッキ形成方法によって順次被着させておくのがよい。なお、ニッケルメッキ層のメッキ厚みは、0.5(μm)〜9(μm)である。また、金メッキ層のメッキ厚みは、0.5(μm)〜5(μm)である。これらの金属メッキ層は、枠体2が酸化腐蝕するのを効果的に抑制することができる。
枠体2は、寸法として、例えば、一方の側壁の幅は、10(mm)〜50(mm)に、他方の側壁の幅は、20(mm)〜100(mm)に、高さは、3(mm)〜10(mm)に、側壁の厚みは、0.5(mm)〜20(mm)に設定されている。なお、枠体2は、接合材を介して基体1の上側主面に設けられる。接合材は、例えば、銀(Ag)−銅(Cu)、銀(Ag)等である。
また、枠体2は、図1および図2に示すように、取付け部2aが設けられている側壁に垂直な方向の対向する一対の側壁に第1の入出力端子5および第2の入出力端子6を設け
るために、側壁の一部が切り取られた取付け部がそれぞれ設けられている。また、取付け部2aが設けられている側壁に対向する側壁に、側壁を貫通する貫通孔が設けられている。なお、貫通孔には、半導体素子8と光学的に結合する光ファイバを設けるための光入出力部9が設けられる。
台座3は、図4に示すように、入出力端子搭載部3a1を備えた第1の主面および半導体素子8が実装される回路基板7が搭載される回路基板搭載部3b1を備えた第2の主面3bを有し、第2の主面3bは、第1の主面3aよりも枠体2の内側に位置している。また、第2の主面3bは、基体1の上側主面からの高さが第1の主面3aよりも高い。そして、台座3は、基体1の上側主面に設けられて第1の主面3aを有する部分が取付け部2aに取り付けられている。
また、台座3は、入出力端子4とともに枠体2の取付け部2aに取り付けられることによって、枠体2の一部になって枠体2の内外を気密に仕切ることができる。そして、台座3は、図4(a)に示すように、第2の主面3bの基体1の上側主面からの高さが第1の主面3aの基体1の上側主面からの高さよりも高く、第1の主面3aと第2の主面3bとの高さの差は、例えば、0.6(mm)〜5(mm)に設定されている。
また、台座3は、図3および図4に示すように、第1の主面3aと第2の主面3bとの間であって、平面視において入出力端子4の端部と重なる位置に、第1の主面3aから凹んだ凹部3cを有している。台座3の凹部3cの深さAは、図4(b)に示すように、例えば、0.3(mm)〜3(mm)に設定されている。0.3(mm)〜3(mm)に設定されることにより、入出力端子4が、台座3と入出力端子4との熱膨張係数差によって発生する応力や半導体素子8からの熱によって発生する応力で変形したとしても、入出力端子4の端部が台座3に接合されておらず、凹部3cによって自由端となっているため、クラックや割れ等の発生の起点となりやすい入出力端子4の端部には応力が集中しにくく。したがって、入出力端子4に発生するクラックや割れ等を有効に抑制することができる。
台座3は、寸法として、上面視において、例えば、一方の辺幅は、6(mm)〜46(mm)に、他方の辺幅は、15(mm)〜95(mm)に設定されている。また、台座3の形状は、上面視して、四角形状に設けられているが、入出力端子4および回路基板7を搭載可能な形状であればよい。
また、台座3は、第1の主面3aに凹部3cを有しているため、台座3と入出力端子4とを接合する接合材を凹部3cに溜めることができる。これによって、ボンディングワイヤを介して、入出力端子4と回路基板7との間で高周波信号を入出力する際に、ボンディングワイヤにおける特性インピーダンスの変動を抑制することができる。
すなわち、入出力端子4および回路基板7との間で高周波信号を入出力する場合には、入出力端子4および回路基板7は、高周波信号を良好に伝送させるために特性インピーダンスが同程度に調整される。ボンディングワイヤは、その周囲が空間であるとともにその直下の凹部3cとの距離が大きいため、ボンディングワイヤと接地導体となる台座3との静電容量が小さくなり、入出力端子4および回路基板7は特性インピーダンスを調整しにくくなる。
しかしながら、台座3が第1の主面3aに凹部3cを有しているため、台座3と入出力端子4とを接合する接合材を凹部3cに溜めることによって、凹部3cに溜められた接合材によりボンディングワイヤと接地導体となる接合材との距離を短くすることができる。これによって、ボンディングワイヤと周辺の接地導体との静電容量が大きくなり、入出力
端子4および回路基板7は特性インピーダンスを調整しやすくなり、入出力端子4と回路基板7との間でボンディングワイヤを介して高周波信号を良好に伝送させることができる。
台座3は、例えば、銅(Cu)、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金または銅(Cu)−タングステン(W)合金等の金属材料から成る。
台座3の熱伝導率は、例えば、10(W/m・K)〜500(W/m・K)に設定されている。また、台座3の熱膨張係数は、例えば、5(ppm/℃)〜20(ppm/℃)に設定されている。また、台座3は、例えば、銅(Cu)、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金または銅(Cu)−タングステン(W)合金等の金属材料のインゴットを周知の圧延加工法や打ち抜き加工法、エッチング加工法等の金属加工法を採用することによって、所定の形状となるように製作される。
また、台座3は、外表面に耐蝕性に優れ、接合材との濡れ性が良い金属を被着させておくのがよい。具体的には、台座3は、メッキ形成方法によって、ニッケルメッキ層および金メッキ層を順次被着させておくのがよい。なお、ニッケルメッキ層のメッキ厚みは、0.5(μm)〜9(μm)である。また、金メッキ層のメッキ厚みは、0.5(μm)〜5(μm)である。これらの金属メッキ層は、台座3が酸化腐蝕するのを効果的に抑制することができる。
入出力端子4は、図3に示すように、回路基板7に電気的に接続される配線導体層4aを有しており、入出力端子搭載部3a1に搭載されて、取付け部2aに取り付けられている。また、入出力端子4は、台座3とともに枠体2の取付け部2aに取り付けられることによって、枠体2の一部になって枠体2の内外を気密に仕切るとともに、枠体2の内外を導通させる導電層として機能する。すなわち、入出力端子4は、回路基板7に設けられた半導体素子8と外部基板とを電気的に接続する。入出力端子4は、上面の一辺側から対向する他辺側にかけて形成された配線導体層4aを有する平坦部、および平坦部の上面に配線導体層4aを挟んで接合されている立壁部から構成されている。平坦部は、枠体2の内外に突出して設けられている。
入出力端子4は、図4(c)に示すように、台座3の第1の主面3aの入出力端子搭載部3a1に、入出力端子4の枠体2側に突出している平坦部の端部が、台座3の凹部3cに重なるように設けられている。
また、入出力端子4は、枠体2の第1の取付け部2aおよび入出力端子搭載部3a1に、銀(Ag)ロウまたは銀(Ag)−銅(Cu)ロウ等の接合材を介して取り付けられている。
また、配線導体層4aは、入出力端子4の平坦部の上面に枠体2の内外を導出するように形成されている。入出力端子4は、図3に示すように、枠体2の内側に位置している配線導体層4aがボンディングワイヤ等を介して回路基板7に電気的に接続される。枠体2の外側に位置している配線導体層4aは、リード端子に電気的に接続される。
入出力端子4は、例えば、例えば、アルミナ質セラミックス、窒化アルミニウム質セラミックスまたはムライト質セラミックス等のセラミック材料から成る。入出力端子4の熱伝導率は、例えば、18(W/m・K)〜200(W/m・K)に設定されている。また、入出力端子4の熱膨張係数は、例えば、5(ppm/℃)〜20(ppm/℃)に設定されている。
また、配線導体層4aは、例えば、タングステン、モリブデンまたはマンガン等の粉末に有機溶剤、溶媒を添加混合してなる金属ペーストから成る。そして、入出力端子4は、セラミックグリーンシートに予め周知のスクリーン印刷法により所定パターンに印刷塗布することによって、平坦部の上面に配線導体層4aが形成される。また、入出力端子4は、基体1および枠体2との接合部に対応する部分にメタライズ層が形成されている。なお、配線導体層4aは、メッキ形成方法によって、ニッケルメッキ層、金メッキ層を形成することができる。
また、リード端子は、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金または鉄(Fe)−ニッケル(Ni)合金等の金属材料から成る。また、リード端子は、これらの金属のインゴットを周知の圧延加工法や打ち抜き加工法、エッチング加工法等の金属加工法で所定の形状に製作されている。なお、リード端子は、例えば、幅は、0.2(mm)〜2(mm)に、長さは、2(mm)〜20(mm)に、厚みは、0.1(mm)〜2(mm)に設定されている。
回路基板7は、台座3の第2の主面3bの回路基板搭載部3b1に搭載される。そして、回路基板7は、入出力端子4の配線導体層4aに電気的に接続される導体層を上面に有している。また、第1の入出力端子5および第2の入出力端子6に電気的に接続される導体層を上面に有している。また、回路基板7の形状は、上面視して四角形状に設けられているが、半導体素子8が搭載可能な形状であればよい。
また、回路基板7は、例えば、アルミナ質セラミックス、窒化アルミニウム質セラミックスまたはムライト質セラミックス等のセラミック材料から成る。また、回路基板7は、矩形状の場合、正方形や長方形の略四角形であり、一辺の長さは、例えば、6(mm)〜80(mm)に、また、厚みは、例えば、0.3(mm)〜5(mm)に設定されている。
また、回路基板7の導体層は、例えば、タングステン、モリブデンまたはマンガン等の粉末に有機溶剤、溶媒を添加混合してなる金属ペーストをセラミックグリーンシートに予め周知のスクリーン印刷法により所定パターンに印刷塗布することによって回路基板7の上面に形成される。回路基板7は、銀(Ag)ロウまたは銀(Ag)−銅(Cu)ロウ等のロウ材からなる接合材を介して基体1の上側主面の載置部に接合される。また、回路基板7は、例えば、樹脂から成るプリント回路基板等であってもよい。
半導体素子8は、回路基板7に搭載され、回路基板7の導体層と電気的に接続される。そして、回路基板7は、ボンディングワイヤ等を介して入出力端子4の配線導体層4aに電気的に接続される。また、回路基板7は、ボンディングワイヤ等を介して第1の入出力端子5の配線導体層5a、第2の入出力端子6の配線導体層6aに電気的に接続される。
光入出力部9は、光ファイバを枠体2に固定するための筒状の部材である。光入出力部9は、図3に示すように、枠体2に設けられている貫通孔の外側開口の周囲または貫通孔の内面に銀(Ag)ロウまたは銀(Ag)−銅(Cu)ロウ等のロウ材を介して接合されている。光ファイバは、光入出力部9を介して取着される。また、光入出力部9は、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金または鉄(Fe)−ニッケル(Ni)合金等の金属から成り、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金のインゴットを周知のプレス加工等で所定の筒状に製作されている。
また、光入出力部9は、光ファイバが挿通可能な貫通孔を有しており、光ファイバが、光入出力部9の貫通孔に一端が挿通され、半田等の接着剤やレーザ溶接により固定される。これによって、光ファイバは、半導体素子8と光軸を合わせるように固定され、そして
、半導体素子8に光学的に結合され、内部に収容される半導体素子8と外部との光信号の授受が可能となる。
シールリング10は、上面視したときに矩形状であり、シールリング10の上面に蓋体11をシーム溶接等により接合するための接合媒体として設けられる。また、シールリング10は、その少なくとも一部を枠体2の上面に当接させて設けられている。すなわち、シールリング10は、枠体2の上面、第1の入出力端子5および第2の入出力端子6の上面に設けられている。
また、シールリング10は、枠体2の上面および第1の入出力端子5および第2の入出力端子6の上面に銀(Ag)ロウまたは銀(Ag)−銅(Cu)ロウ等のロウ材で接合される。シールリング10は、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金または鉄(Fe)−ニッケル(Ni)合金等の金属材料から成る。
蓋体11は、図3に示すように、半導体素子8を気密に封止するために、シールリング10を介して枠体2の上面に設けられる。また、蓋体11は、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金または鉄(Fe)−ニッケル(Ni)合金等の金属材料から成る。また、蓋体11の熱膨張係数は、例えば、5(ppm/℃)〜15(ppm/℃)に設定されている。また、蓋体11は、寸法として、例えば、一方の辺幅が、20(mm)〜100(mm)に、他方の辺幅が、10(mm)〜50(mm)に、厚みが、0.2(mm)〜2(mm)に設定されている。
半導体素子8は、図3に示すように、台座3に搭載された回路基板7上に設けられる。そして、回路基板7に設けられている導体層がボンディングワイヤ等を介して入出力端子4の配線導体層4aに電気的に接続される。また第1の入出力端子5の配線導体層5aおよび第2の入出力端子6の配線導体層6aに電気的に接続される。次に、蓋体11が、枠体2の上面にシールリング10を介して枠体2の内側を塞ぐように設けられる。そして、半導体素子8が、基体1、枠体2および蓋体11の内部に気密に収納されて半導体装置となる。すなわち、少なくとも半導体素子8を搭載した後、蓋体11で密封することにより半導体装置となる。
本実施形態の半導体素子収納用パッケージは、台座3が、第1の主面3aに第1の主面3aから凹んだ凹部3cを有しており、入出力端子4の端部と凹部3cとが重なるように設けられているため、入出力端子4の端部は、台座3に接合されておらずに自由端となり、クラックや割れ等が発生する起点となりやすい入出力端子4の端部に応力が集中しにくくなる。したがって、台座3と入出力端子4との熱膨張係数差による熱膨張または熱収縮で生じる応力が入出力端子4の端部に集中するのを低減することができる。これによって、入出力端子4は、クラックや割れ等の発生が抑制される。
入出力端子4の端部と凹部3cとの重なりBは、図4(c)に示すように、例えば、0.5(mm)〜10(mm)に設定されている。このように設定することによって、台座3と入出力端子4との接合部において、台座3と入出力端子4との熱膨張係数差に起因して発生する応力が入出力端子4の端部まで伝達されにくく、入出力端子4は、端部を起点とするクラックや割れ等の発生が抑制される。
また、入出力端子4と回路基板7とがボンディングワイヤで接続される際に、台座3に接合されていない入出力端子4の端部の部分の曲げモーメントによって、入出力端子4は、入出力端子4の端部の上面にワイヤボンディングする際の荷重によって発生するクラックや割れ等が抑制される。
また、入出力端子4の端部と凹部3cとが重なる部分が長いと、台座3に接合されていない入出力端子4の端部の部分に対する曲げモーメントが大きくなり、入出力端子4に発生するクラックや割れが発生しやすくなる。したがって、入出力端子4の端部と凹部凸3cとの重なりBを10(mm)以下にすることにより、入出力端子4は、端部上面にワイヤボンディングする際の荷重によって発生するクラックや割れ等の発生を抑制することができる。
また、台座3は、図4(b)に示すように、第1の主面3aに凹部3cを有しているため、側面視して第1の主面3aを有する部分と第2の主面を有する部分との境界部において、台座3の基体1の上側主面からの高さが、第1の主面3aの基体1の上側主面からの高さよりも低くなり、第2の主面3bを有する部分から第1の主面3aを有する部分への熱抵抗が大きくなる。これによって、第2の主面3b上の回路基板7に設けられる半導体素子8から生じる熱が、凹部3cの部分で、第2の主面3b側から凹部3cの下部を経由して第1の主面3a側に伝導するのを抑制することができる。したがって、台座3と入出力端子4との熱膨張係数差による熱膨張または熱収縮で生じる応力が低減され、入出力端子4は、クラックや割れ等の発生が抑制される。
<半導体素子収納用パッケージ、および半導体装置の製造方法>
ここで、半導体素子収納用パッケージ、およびこれを備えた半導体装置の製造方法を説明する。
基体1は、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定形状に製作される。
また、枠体2は、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定形状に製作される。
また、台座3は、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定形状に製作される。
入出力端子4は、平坦部と平坦部の上面に接合される立壁部から構成される。入出力端子4は、例えば、酸化アルミニウム質焼結体からなる場合、平坦部および立壁部のグリーンシートは、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等の原料粉末に、有機バインダー、可塑剤、溶剤、分散剤等を混合添加してペースト状とし、ドクターブレード法やカレンダーロール法等によって形成される。
そして、入出力端子4は、金型を用いて平板形状のグリーンシートに打ち抜きを施すことによってそれぞれの形状に合わせて製作される。
配線導体層4aは、タングステン、モリブデンまたはマンガン等の高融点金属粉末に有機バインダー、可塑剤、溶剤等を添加してなる導電ペーストを、平坦部の上面の所定位置にスクリーン印刷法等によって印刷塗布して形成される。また、平坦部および立壁部は、枠体2および台座3との接合部に該当する位置に導電ペーストを印刷塗布してメタライズ層が形成される。
さらに、入出力端子4は、グリーンシート状態の平坦部上に、グリーンシート状態の立壁部を積層して、約1600℃の温度で同時に焼成することにより、焼成後に、平坦部と
立壁部が一体化される。
また、入出力端子4は、電解メッキ又は無電解メッキ等のメッキ形成方法によって、露出している配線導体層4aおよびメタライズ層上にメッキ層の厚みが、1(μm)〜3(μm)のニッケルメッキ層、0.5(μm)〜5(μm)の金メッキ層が形成される。
また、第1の入出力端子5および第2の入出力端子6は、平坦部と平坦部の上面に接合される立壁部から構成される。また、第1の入出力端子5および第2の入出力端子6は、入出力端子4と同様にして製作される。
枠体2は、接合材を介して基体1上側主面に接合される。
台座3は、第1の主面3aを有する部分が取付け部2aに接合材を介して取り付けられ、基体1の上側主面に接合材を介して接合される。そして、入出力端子4が、台座3の第1の主面3aの入出力端子搭載部3a1に搭載されて、枠体2の取付け部2aに接合材を介して取り付けられる。また、第1の入出力端子5および第2の入出力端子6が枠体2に接合材を介してそれぞれ取り付けられる。
リード端子は、例えば、銅(Cu)、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金を型枠に鋳込んで作製したインゴットを周知の切削加工、打ち抜き加工、プレス加工等の金属加工法を用いて所定の形状に製作される。リード端子は、枠体2の外側に位置している入出力端子4の配線導体層4a、第1の入出力端子5の配線導体層5a、第2の入出力端子6の配線導体層6aにそれぞれ銀(Ag)ロウまたは銀(Ag)−銅(Cu)ロウ等の接合材を介して接合される。
ここで、半導体装置の製造方法について説明する。
半導体装置は、半導体素子収納用パッケージに、回路基板7、半導体素子8および蓋体11を備えている。蓋体11は、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定の形状に製作される。回路基板7が、台座3に搭載され、回路基板7上に半導体素子8が搭載される。そして、回路基板7は、入出力端子4の配線導体層4aにボンディングワイヤ等を介して電気的に接続される。また、回路基板7は、第1の入出力端子5の配線導体層5aおよび第2の入出力端子6の配線導体層6aにボンディングワイヤ等を介して電気的に接続される。次に、蓋体11は、シールリング10を介して枠体2の上面に枠体2の内側を塞ぐように設けられる。すなわち、半導体装置は、半導体素子8が蓋体11によって気密に封止されている。
本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。以下、本実施形態の変形例について説明する。なお、本実施形態の変形例に係る半導体素子収納用パッケージのうち、本実施形態に係る半導体素子収納用パッケージと同様な部分については、同一の符号を付して適宜説明を省略する。
<変形例1>
本実施形態に係る変形例の半導体素子収納用パッケージは、図5に示すように、台座3は、凹部3cと第2の主面3bとの間に段差部を有している。すなわち、凹部3cが第2の主面3bを有する部分の側面から間をおいた位置に設けられている。このような構成にすることによって、入出力端子4と台座3とを接合する接合材が、凹部3cの内側面から第2の主面3bに向かって這い上がり、第2の主面3bに搭載される回路基板7に濡れ拡
がることを抑制することができる。すなわち、接合材が、凹部3cの内側面を這い上がったとしても、凹部3cと第2の主面3bとの間に段差部を有しているため、接合材が段差部の部分で溜められ、凹部3cの内側面から第2の主面3bに向かって這い上がりにくくなり、第2の主面3bに搭載される回路基板7に濡れ拡がることが抑制される。したがって、回路基板7の電気的な不具合の発生を防止することができる。
<変形例2>
本実施形態に係る変形例の半導体素子収納用パッケージは、図6に示すように、凹部3cは、平面視して入出力端子4の端部に沿った方向において、両端部が第1の主面3aの両側の辺よりも内側に位置するように設けられている。このような構成にすることによって、台座3の剛性が向上して、台座3の熱膨張または熱収縮によって発生する変形や撓みが低減され、入出力端子4は、入出力端子4の端部を起点するクラックや割れ等が抑制される。すなわち、凹部3cは、平面視にして入出力端子4の端部に沿った方向において、両端部が第1の主面3aの両側の辺よりも内側に位置するように設けられていることにより、台座3は鉛直方向の剛性を向上させることができる。
これによって、入出力端子4の端部が第2の主面3bを有する部分の側面に接近して設けられたとしても、台座3は、半導体素子8から発生する熱によって変形、歪みまたは撓み等が抑制される。したがって、入出力端子4の端部と第2の主面3bを有する部分の側面とが接触することによって発生する応力によるクラックや割れ等が抑制される。
また、台座3と入出力端子4と接合材を介して接合する際、これらの部材を接合する接合材が接合箇所からはみ出したとしても、凹部3cにこれらの接合材を溜めることができるので、予想外の位置、例えば、台座3の側面付近に接合材が流れることを抑制することができる。これによって、例えば、台座3の側面付近の部分と第1の入出力端子5または第2の入出力端子6との電気的な短絡の発生を抑制することができる。
1 基体
2 枠体
2a 取付け部
3 台座
3a 第1の主面
3a1 入出力端子搭載部
3b 第2の主面
3b2 回路基板搭載部
4 入出力端子
4a 配線導体層
5 第1の入出力端子
5a 配線導体層
6 第2の入出力端子
6a 配線導体層
7 回路基板
8 半導体素子
9 光入出力部
10 シールリング
11 蓋体

Claims (4)

  1. 板状の基体と、
    上面視したときに外形が四角形状である、前記基体の上側主面に設けられた、側壁の前記基体側の一部が切り取られた取付け部を有する枠体と、
    入出力端子搭載部を備えた第1の主面、および該第1の主面よりも前記枠体の内側に位置し、半導体素子が実装される回路基板が搭載される回路基板搭載部を備えた、前記基体の上側主面からの高さが前記第1の主面よりも高い第2の主面を有する、前記基体の前記上側主面に設けられて前記第1の主面を有する部分が前記取付け部に取り付けられた台座と、
    前記回路基板に電気的に接続される配線導体層を備え、前記入出力端子搭載部に搭載されて前記取付け部に取り付けられた入出力端子とを備えており、
    前記台座は、外表面が外部に露出するように設けられているとともに、前記第1の主面と前記第2の主面との間であって平面視において前記入出力端子の端部と重なる位置に、前記第1の主面から凹んだ凹部を有することを特徴とする半導体素子収納用パッケージ。
  2. 請求項1に記載の半導体素子収納用パッケージであって、
    前記台座は、前記凹部と前記第2の主面との間に段差部を有していることを特徴とする半導体素子収納用パッケージ。
  3. 請求項1または請求項2に記載の半導体素子収納用パッケージであって、
    前記凹部は、平面視して前記入出力端子の端部に沿った方向において、両端部が前記第1の主面の両側の辺よりも内側に位置していることを特徴とする半導体素子収納用パッケージ。
  4. 請求項1乃至請求項3のいずれかに記載の半導体素子収納用パッケージと、
    前記台座に搭載されて、前記配線導体層に電気的に接続された回路基板と、
    該回路基板に設けられた半導体素子と、
    前記枠体の上面に前記枠体の内側を塞ぐように設けられた蓋体と
    を備えたことを特徴とする半導体装置。
JP2011037775A 2011-02-24 2011-02-24 半導体素子収納用パッケージ、およびこれを備えた半導体装置 Active JP5725900B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011037775A JP5725900B2 (ja) 2011-02-24 2011-02-24 半導体素子収納用パッケージ、およびこれを備えた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011037775A JP5725900B2 (ja) 2011-02-24 2011-02-24 半導体素子収納用パッケージ、およびこれを備えた半導体装置

Publications (2)

Publication Number Publication Date
JP2012175011A JP2012175011A (ja) 2012-09-10
JP5725900B2 true JP5725900B2 (ja) 2015-05-27

Family

ID=46977592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011037775A Active JP5725900B2 (ja) 2011-02-24 2011-02-24 半導体素子収納用パッケージ、およびこれを備えた半導体装置

Country Status (1)

Country Link
JP (1) JP5725900B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3152530B2 (ja) * 1993-01-14 2001-04-03 株式会社日立製作所 並列光モジュール及び並列光モジュール付き放熱フィン
JP2003068903A (ja) * 2001-08-30 2003-03-07 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP3673491B2 (ja) * 2001-09-27 2005-07-20 京セラ株式会社 入出力端子および半導体素子収納用パッケージ
JP2004235264A (ja) * 2003-01-28 2004-08-19 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP4822820B2 (ja) * 2005-11-29 2011-11-24 京セラ株式会社 半導体素子収納用パッケージおよび半導体装置
JP5153682B2 (ja) * 2008-02-26 2013-02-27 京セラ株式会社 半導体素子収納用パッケージおよび光半導体装置

Also Published As

Publication number Publication date
JP2012175011A (ja) 2012-09-10

Similar Documents

Publication Publication Date Title
JP5570609B2 (ja) 素子収納用パッケージ、およびこれを用いた電子装置
JP5902813B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2009158511A (ja) 入出力端子及び半導体素子収納用パッケージ
JP5730038B2 (ja) 半導体素子収納用パッケージ、およびこれを備えた半導体装置
JP4822820B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2012094627A (ja) 素子収納用パッケージ、およびこれを備えた電子装置
JP5669494B2 (ja) 素子収納用パッケージ、およびこれを備えた電子装置
JP6039470B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP4511376B2 (ja) 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP5717414B2 (ja) 半導体収納用パッケージ、およびこれを備えた半導体装置
JP2009283898A (ja) 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置
JP7145311B2 (ja) 配線基板、電子部品用パッケージおよび電子装置
JP2012049288A (ja) 素子収納用パッケージ、およびこれを備えた電子装置
JP5725900B2 (ja) 半導体素子収納用パッケージ、およびこれを備えた半導体装置
JP2019009376A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP6034054B2 (ja) 電子部品収納用パッケージおよび電子装置
JP6272052B2 (ja) 電子素子搭載用基板及び電子装置
JP5213663B2 (ja) 電子装置の実装構造
WO2018155282A1 (ja) 絶縁基体、半導体パッケージおよび半導体装置
JP5969317B2 (ja) 光半導体素子収納用パッケージおよび実装構造体
JP5523199B2 (ja) 素子収納用パッケージ、およびこれを備えた電子装置
JP5791258B2 (ja) 電子部品収納用パッケージおよび実装構造体
JP6219693B2 (ja) 素子収納用パッケージおよびこれを備えた実装構造体
JP2003068900A (ja) 電子部品収納用パッケージ
JP3762261B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150331

R150 Certificate of patent or registration of utility model

Ref document number: 5725900

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150