JP5725900B2 - 半導体素子収納用パッケージ、およびこれを備えた半導体装置 - Google Patents
半導体素子収納用パッケージ、およびこれを備えた半導体装置 Download PDFInfo
- Publication number
- JP5725900B2 JP5725900B2 JP2011037775A JP2011037775A JP5725900B2 JP 5725900 B2 JP5725900 B2 JP 5725900B2 JP 2011037775 A JP2011037775 A JP 2011037775A JP 2011037775 A JP2011037775 A JP 2011037775A JP 5725900 B2 JP5725900 B2 JP 5725900B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output terminal
- main surface
- semiconductor element
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Semiconductor Lasers (AREA)
Description
低減することができるという効果を奏する。
<半導体素子収納用パッケージの構成、および半導体装置の構成>
本実施形態に係る半導体素子収納用パッケージ、ならびに半導体装置は、図1乃至図3に示すような構成である。半導体収納用パッケージは、基体1と、上面視したときに外形が四角形状である、基体1の上側主面に設けられた、側壁の基体側1の一部が切り取られた取付け部2aを有する枠体2と、入出力端子搭載部3a1を備えた第1の主面3a、および第1の主面3aよりも枠体2の内側に位置し、半導体素子8が実装される回路基板7が搭載される回路基板搭載部3b1を備えた、基体1の上側主面からの高さが第1の主面3aよりも高い第2の主面3bを有する、基体1の上側主面に設けられて第1の主面3aを有する部分が取付け部2aに取り付けられた台座3と、回路基板7に電気的に接続される配線導体層4aを備え、入出力端子搭載部3bに搭載されて取付け部2aに取り付けられた入出力端子4とを備えており、台座3は、第1の主面3aと第2の主面3bとの間であって平面視において入出力端子4の端部と重なる位置に、第1の主面3aから凹んだ凹部3cを有している。
体1は、回路基板7または半導体素子8から生じる熱をすみやかに放熱する材料が好ましい。
るために、側壁の一部が切り取られた取付け部がそれぞれ設けられている。また、取付け部2aが設けられている側壁に対向する側壁に、側壁を貫通する貫通孔が設けられている。なお、貫通孔には、半導体素子8と光学的に結合する光ファイバを設けるための光入出力部9が設けられる。
端子4および回路基板7は特性インピーダンスを調整しやすくなり、入出力端子4と回路基板7との間でボンディングワイヤを介して高周波信号を良好に伝送させることができる。
、半導体素子8に光学的に結合され、内部に収容される半導体素子8と外部との光信号の授受が可能となる。
ここで、半導体素子収納用パッケージ、およびこれを備えた半導体装置の製造方法を説明する。
立壁部が一体化される。
本実施形態に係る変形例の半導体素子収納用パッケージは、図5に示すように、台座3は、凹部3cと第2の主面3bとの間に段差部を有している。すなわち、凹部3cが第2の主面3bを有する部分の側面から間をおいた位置に設けられている。このような構成にすることによって、入出力端子4と台座3とを接合する接合材が、凹部3cの内側面から第2の主面3bに向かって這い上がり、第2の主面3bに搭載される回路基板7に濡れ拡
がることを抑制することができる。すなわち、接合材が、凹部3cの内側面を這い上がったとしても、凹部3cと第2の主面3bとの間に段差部を有しているため、接合材が段差部の部分で溜められ、凹部3cの内側面から第2の主面3bに向かって這い上がりにくくなり、第2の主面3bに搭載される回路基板7に濡れ拡がることが抑制される。したがって、回路基板7の電気的な不具合の発生を防止することができる。
本実施形態に係る変形例の半導体素子収納用パッケージは、図6に示すように、凹部3cは、平面視して入出力端子4の端部に沿った方向において、両端部が第1の主面3aの両側の辺よりも内側に位置するように設けられている。このような構成にすることによって、台座3の剛性が向上して、台座3の熱膨張または熱収縮によって発生する変形や撓みが低減され、入出力端子4は、入出力端子4の端部を起点するクラックや割れ等が抑制される。すなわち、凹部3cは、平面視にして入出力端子4の端部に沿った方向において、両端部が第1の主面3aの両側の辺よりも内側に位置するように設けられていることにより、台座3は鉛直方向の剛性を向上させることができる。
2 枠体
2a 取付け部
3 台座
3a 第1の主面
3a1 入出力端子搭載部
3b 第2の主面
3b2 回路基板搭載部
4 入出力端子
4a 配線導体層
5 第1の入出力端子
5a 配線導体層
6 第2の入出力端子
6a 配線導体層
7 回路基板
8 半導体素子
9 光入出力部
10 シールリング
11 蓋体
Claims (4)
- 板状の基体と、
上面視したときに外形が四角形状である、前記基体の上側主面に設けられた、側壁の前記基体側の一部が切り取られた取付け部を有する枠体と、
入出力端子搭載部を備えた第1の主面、および該第1の主面よりも前記枠体の内側に位置し、半導体素子が実装される回路基板が搭載される回路基板搭載部を備えた、前記基体の上側主面からの高さが前記第1の主面よりも高い第2の主面を有する、前記基体の前記上側主面に設けられて前記第1の主面を有する部分が前記取付け部に取り付けられた台座と、
前記回路基板に電気的に接続される配線導体層を備え、前記入出力端子搭載部に搭載されて前記取付け部に取り付けられた入出力端子とを備えており、
前記台座は、外表面が外部に露出するように設けられているとともに、前記第1の主面と前記第2の主面との間であって平面視において前記入出力端子の端部と重なる位置に、前記第1の主面から凹んだ凹部を有することを特徴とする半導体素子収納用パッケージ。 - 請求項1に記載の半導体素子収納用パッケージであって、
前記台座は、前記凹部と前記第2の主面との間に段差部を有していることを特徴とする半導体素子収納用パッケージ。 - 請求項1または請求項2に記載の半導体素子収納用パッケージであって、
前記凹部は、平面視して前記入出力端子の端部に沿った方向において、両端部が前記第1の主面の両側の辺よりも内側に位置していることを特徴とする半導体素子収納用パッケージ。 - 請求項1乃至請求項3のいずれかに記載の半導体素子収納用パッケージと、
前記台座に搭載されて、前記配線導体層に電気的に接続された回路基板と、
該回路基板に設けられた半導体素子と、
前記枠体の上面に前記枠体の内側を塞ぐように設けられた蓋体と
を備えたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011037775A JP5725900B2 (ja) | 2011-02-24 | 2011-02-24 | 半導体素子収納用パッケージ、およびこれを備えた半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011037775A JP5725900B2 (ja) | 2011-02-24 | 2011-02-24 | 半導体素子収納用パッケージ、およびこれを備えた半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012175011A JP2012175011A (ja) | 2012-09-10 |
JP5725900B2 true JP5725900B2 (ja) | 2015-05-27 |
Family
ID=46977592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011037775A Active JP5725900B2 (ja) | 2011-02-24 | 2011-02-24 | 半導体素子収納用パッケージ、およびこれを備えた半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5725900B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3152530B2 (ja) * | 1993-01-14 | 2001-04-03 | 株式会社日立製作所 | 並列光モジュール及び並列光モジュール付き放熱フィン |
JP2003068903A (ja) * | 2001-08-30 | 2003-03-07 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
JP3673491B2 (ja) * | 2001-09-27 | 2005-07-20 | 京セラ株式会社 | 入出力端子および半導体素子収納用パッケージ |
JP2004235264A (ja) * | 2003-01-28 | 2004-08-19 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
JP4822820B2 (ja) * | 2005-11-29 | 2011-11-24 | 京セラ株式会社 | 半導体素子収納用パッケージおよび半導体装置 |
JP5153682B2 (ja) * | 2008-02-26 | 2013-02-27 | 京セラ株式会社 | 半導体素子収納用パッケージおよび光半導体装置 |
-
2011
- 2011-02-24 JP JP2011037775A patent/JP5725900B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012175011A (ja) | 2012-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5570609B2 (ja) | 素子収納用パッケージ、およびこれを用いた電子装置 | |
JP5902813B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2009158511A (ja) | 入出力端子及び半導体素子収納用パッケージ | |
JP5730038B2 (ja) | 半導体素子収納用パッケージ、およびこれを備えた半導体装置 | |
JP4822820B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2012094627A (ja) | 素子収納用パッケージ、およびこれを備えた電子装置 | |
JP5669494B2 (ja) | 素子収納用パッケージ、およびこれを備えた電子装置 | |
JP6039470B2 (ja) | 電子部品搭載用パッケージおよびそれを用いた電子装置 | |
JP4511376B2 (ja) | 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置 | |
JP5717414B2 (ja) | 半導体収納用パッケージ、およびこれを備えた半導体装置 | |
JP2009283898A (ja) | 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置 | |
JP7145311B2 (ja) | 配線基板、電子部品用パッケージおよび電子装置 | |
JP2012049288A (ja) | 素子収納用パッケージ、およびこれを備えた電子装置 | |
JP5725900B2 (ja) | 半導体素子収納用パッケージ、およびこれを備えた半導体装置 | |
JP2019009376A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP6034054B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP6272052B2 (ja) | 電子素子搭載用基板及び電子装置 | |
JP5213663B2 (ja) | 電子装置の実装構造 | |
WO2018155282A1 (ja) | 絶縁基体、半導体パッケージおよび半導体装置 | |
JP5969317B2 (ja) | 光半導体素子収納用パッケージおよび実装構造体 | |
JP5523199B2 (ja) | 素子収納用パッケージ、およびこれを備えた電子装置 | |
JP5791258B2 (ja) | 電子部品収納用パッケージおよび実装構造体 | |
JP6219693B2 (ja) | 素子収納用パッケージおよびこれを備えた実装構造体 | |
JP2003068900A (ja) | 電子部品収納用パッケージ | |
JP3762261B2 (ja) | 光半導体素子収納用パッケージおよび光半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140722 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140724 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140917 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150303 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150331 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5725900 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |