JP2012094627A - 素子収納用パッケージ、およびこれを備えた電子装置 - Google Patents

Abstract

【課題】本発明は、枠体を複数の側壁で構成する際の接合部の接合ずれを抑制することができる素子収納用パッケージ及びこれを備えた電子装置を提供する。
【解決手段】素子収納用パッケージであって、半導体素子９が載置される載置部１ａを有する基体１と、互いに対向する位置に配置された第１および第３の側壁２ａ、２ｃならびに第２および第４の側壁２ｂ、２ｄを有し、載置部１ａを取り囲むように基体１に設けられた枠体２とを備えており、枠体２は、第１および第３の側壁２ａ、２ｃが、内側の側面の両端部に上下にわたって溝状の凹部２ｅを有し、第２および第４の側壁２ｂ、２ｄが、両端の外側の角部が上下にわたって切り欠かれて設けられた、凹部２ｅに対応する凸部２ｆを有しており、対応する凹部２ｅと凸部２ｆとが接合材４を介して接合されていることを特徴とする
【選択図】図２

Description

本発明は、例えば、半導体素子などを収納するための素子収納用パッケージに用いられる素子収納用パッケージおよびこれを備えた電子装置に関する。

素子収納用パッケージにおいて、枠体が対称形状である複数の成型体を接合して形成されたものがある。このような素子収納用パッケージとしては、例えば、特許文献１に開示されている。

特開２００４−２６６１８８号公報

しかしながら、上記の素子収納用パッケージは、複数の成型体を接合して枠体を形成する際に、成型体の接合部に接合ずれが生じやすく、これによって反りや変形等が発生しやすいという問題があった。

本発明は、上記課題に鑑みてなされたものであり、その目的は、枠体を複数の側壁から構成する際に接合部の反りや変形を抑制することができる素子収納用パッケージおよびこれを備えた電子装置に関する。

上記目的を達成するために、本発明における素子収納用パッケージは、上側主面に半導体素子が載置される載置部を有する基体と、上面視したときに外形が四角形状であり、互いに対向する位置に配置された第１および第３の側壁ならびに第２および第４の側壁を有し、前記載置部を取り囲むように前記基体の前記上側主面に設けられた枠体とを備えており、該枠体は、前記第１および第３の側壁が、内側の側面の両端部に上下にわたって溝状の凹部を有し、前記第２および第４の側壁が、両端の外側の角部が上下にわたって切り欠かれて設けられた、前記凹部に対応する凸部を有しており、対応する前記凹部と前記凸部とが接合材を介して接合されていることを特徴とするものである。

また、上記目的を達成するために、本発明における電子装置は、本発明に係る素子収納用パッケージと、前記載置部に載置された半導体素子と、前記枠体の上面に外周部が接合された蓋体とを備えたことを特徴とするものである。

本発明の素子収納用パッケージ、およびこれを備えた電子装置は、枠体を複数の側壁から構成する際に接合部の接合ずれを抑制することができるという効果を奏する。

（ａ）は本実施形態に係る素子収納用パッケージの斜視図、（ｂ）は（ａ）に示す素子収納用パッケージをＸ−Ｘで切断した素子収納用パッケージに半導体素子を設けた電子装置の断面図である。 （ａ）は図１に示す素子収納用パッケージの枠体の斜視図、（ｂ）は（ａ）の枠体の平面図である。 （ａ）、（ｂ）、（ｃ）は本実施形態に係る素子収納用パッケージの枠体の他の例の平面図である。 （ａ）、（ｂ）、（ｃ）は本実施形態に係る素子収納用パッケージの枠体の他の例の平面図である。 本実施形態に係る素子収納用パッケージの枠体の他の例の枠体の斜視図である。

以下、本発明の一実施形態に係る素子収納用パッケージ、およびこれを備えた電子装置について、図面を参照しながら説明する。

＜実施形態＞
＜素子収納用パッケージの構成、および電子装置の構成＞
本実施形態に係る素子収納用パッケージは、図１乃至図２に示すように、上側主面に半導体素子９が載置される載置部１ａを有する基体１と、上面視したときに外形が四角形状であり、互いに対向する位置に配置された第１および第３の側壁２ａ、２ｃならびに第２および第４の側壁２ｂ、２ｄを有し、載置部１ａを取り囲むように基体１の上側主面に設けられた枠体２とを備えており、枠体２は、第１および第３の側壁２ａ、２ｃが、内側の側面の両端部に上下にわたって溝状の凹部２ｅを有し、第２および第４の側壁２ｂ、２ｄが、両端の外側の角部が上下にわたって切り欠かれて設けられた、凹部２ｅに対応する凸部２ｆを有しており、対応する凹部２ｅと凸部２ｆとが接合材４を介して接合されている。

本実施形態に係る電子装置は、図１に示すように、本発明に係る素子収納用パッケージと、載置部１ａに載置された半導体素子９と、枠体２の上面に外周部が接合された蓋体７とを備えている。

基体１は、平面視したとき、矩形状に形成された板状の部材である。また、基体１は、半導体素子９が素子載置用基台８を間に介して載置される載置部１ａを上側主面に有している。半導体素子９は、例えば、光半導体レーザ、フォトダイオード等である。基体１は、例えば、銅（Ｃｕ）、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金または銅（Ｃｕ）−タングステン（Ｗ）合金等の金属材料から成る。基体１の熱膨張係数は、例えば、３（ｐｐｍ／℃）以上１５（ｐｐｍ／℃）以下に設定されている。また、半導体素子９は、素子載置用基台８を介さずに基体１の載置部１ａに直接載置されていてもよい。

基体１は、例えば、それらの金属材料を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定の形状で製作されている。基体１の厚みは、例えば、０．３（ｍｍ）以上１．５（ｍｍ）以下に設定されている。

また、基体１は、外表面に耐蝕性に優れ、かつロウ材との濡れ性が良い金属を被着させておくのがよい。具体的には、基体１は、メッキ形成法によって、０．５（μｍ）以上９（μｍ）以下のメッキ厚みを有するニッケルメッキ層、および０．５（μｍ）以上５（μｍ）以下のメッキ厚みを有する金メッキ層を順次被着させておくのがよい。これらの金属メッキ層は、基体１の酸化腐蝕を有効に抑制することができる。また、基体１は、上側主面に金属メッキ層によって素子載置用基台８を強固に接着固定させることができる。

また、半導体素子９は、図１に示すように、載置部１ａに載置された素子載置用基台８の上面に設けられている。また、素子載置用基台８は、半導体素子９で発生した熱を基体１に伝えるための伝熱媒体としての機能を備えている。このような構成にすることによって、素子載置用基台８は、高さを調整することで、半導体素子９と光ファイバ１０との高
さ方向の位置決めを容易にすることができる。したがって、光ファイバ１０は、半導体素子９との光軸合わせの精度が高くなり、光伝送効率を向上させることができる。

また、素子載置用基台８は、例えば、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体またはムライト質焼結体等のセラミック材料から成る。素子載置用基台８の熱膨張係数は、例えば、４（ｐｐｍ／℃）以上８（ｐｐｍ／℃）以下に設定されている。

また、素子載置用基台８は、例えば、銅（Ｃｕ）−タングステン（Ｗ）合金、銅（Ｃｕ）−モリブデン（Ｍｏ）合金等の材料から成る台座に絶縁性の基板を接合して構成してもよい。素子載置用基台８は、半導体素子９を載置固定することができるものであればよく、例えば、ペルチャ素子等の電子冷却素子であってもよい。

枠体２は、基体１の上側主面に載置部１ａを取り囲むように設けられている。枠体２は、枠体２の内側に半導体素子９を収容するための空所を形成している。枠体２は、上面視したときに外形が四角形状であり、互いに対向する位置に配置された第１の側壁２ａおよび第３の側壁２ｃ、ならびに互いに対向する位置に配置された第２の側壁２ｂおよび第４の側壁２ｄを有している。

枠体２は、図２に示すように、枠体２の第１の側壁２ａおよび第３の側壁２ｃが、内側の側面の両端部に上下にわたって、すなわち、側壁の上面と下面にわたって溝状の凹部２ｅを有している。また、枠体２の第２の側壁２ｂおよび第４の側壁２ｃが、両端の外側の角部が上下にわたって、すなわち、側壁の上面と下面にわたって切り欠かれて設けられた、凹部２ｅに対応する凸部２ｆを有している。そして、枠体２は、第１の側壁２ａおよび第３の側壁２ｃに設けられた凹部２ｅと第２の側壁２ｂおよび第４の側壁２ｄに設けられた凸部２ｆとが接合材４を介して接合されている。このように、枠体２は、接合材４を介して第１から第４の側壁２ａ、２ｂ、２ｃ、２ｄから成る４つの側壁がそれぞれ対応する凹部２ｅと凸部２ｆとを接合材４を介して接合することによって構成されている。

また、溝状の凹部２ｅは、図２に示すように、上面視して、矩形状の溝で設けられているが、これに限らず、例えば、Ｕ字形状の溝であってもよい。また、溝状の凹部２ｅの形状は、底面が傾斜していてもよい。なお、凹部２ｅに対応する凸部２ｆの形状は、凹部２ｅの形状に対応する形状となるように設けられている。

枠体２は、凹部２ｅと凸部２ｆの凹凸形状によって側壁同士が接合されているため、接合部の接合面積が枠体２の断面積よりも大きくなり、第１、第２、第３および第４の側壁２ａ、２ｂ、２ｃ、２ｄを互いに強固に接合することができる。また、枠体２は、側壁に設けられた凹部２ｅと凸部２ｆとを互いに合わせて接合するため、側壁同士を接合する際の接合部の位置ずれを抑制することができる。

また、凸部２ｆの形状は、上面視して、矩形状であるが、凸部２ｆの先端部の角部が曲線状となっていてもよい。凸部２ｆの先端部は、角部が曲線状となっているため、先端部での応力の集中を緩和することができる。なお、凹部２ｅの形状は、凸部２ｆの形状に対応して形成される。例えば、凹部２ｅの形状は、凸部２ｆの先端部の角部が曲線状ならば、凸部２ｆの先端部の角部の曲線状に合わせればよい。

また、第１の側壁２ａは、半導体素子９と光学的に結合する光ファイバ１０を設けるための貫通孔２ｇを有している。また、第２の側壁２ｂおよび第４の側壁２ｄは、入出力端子３を設けるために側壁が切り取られた切取り部２ｈを有している。光ファイバ固定部材６は、貫通孔２ｇに設けられ、入出力端子３は、切取り部２ｈに設けられている。なお、入出力端子３および光ファイバ固定部材６については後述する。

また、側壁は、溝状の凹部２ｅが側壁の上下にわたって設けられていることにより、枠体２を上面視して、側壁の内側面および外側面に垂直な方向に側壁が補強されるため、側壁の反り変形を抑制することができる。すなわち、側壁は、凹部２ｅの長手方向に垂直な方向の側壁の反りによって発生する位置ずれが抑制される。したがって、凹部２ｅは、反りによって位置ずれの影響を受けやすい貫通孔２ｇが設けられている側壁に設けることが好ましい。これによって、貫通孔２ｇを有する凹部２ｅが設けられた側壁は、半導体素子９と光ファイバ１０との位置ずれによって発生する光軸ずれを抑制することができる。

枠体２は、図２に示すように、第１の側壁２ａと第３の側壁２ｃが互いに対向して配置され、また、第２の側壁２ｂと第４の側壁２ｄが互いに対向して配置され、上面視して外形が四角形状である。そして、枠体２は、第２の側壁２ｂおよび第４の側壁２ｄに設けられた凸部２ｆと第１の側壁２ａおよび第３の側壁２ｃに設けられた凹部２ｅとが互いに対応している。そして、対応する凹部２ｅと凸部２ｆは、銀（Ａｇ）ロウまたは銀（Ａｇ）−銅（Ｃｕ）ロウ材等の接合材４を介して側壁の上部から下部にわたって接合されている。

枠体２は、側壁の上面の凹部２ｅと凸部２ｆとの接合部に、接合材４として、例えば、銀−銅ロウのプリフォームを配置して、７００℃〜８００℃程度で加熱される。これにより、凹部２ｅと凸部２ｆは、接合材４が毛細管現象によって凹部２ｅと凸部２ｆとの隙間に流れ込むことにより、互いに接合される。

接合材４は、それぞれの側壁を接合する際に、毛細管現象の作用によって、凹部２ｅと凸部２ｆとの隙間に流れ込んで留められるため、枠体２の内側または外側にはみ出にくくなる。これによって、接合材４は、枠体２のそれぞれの側壁同士を気密かつ強固に接合することができる。

接合材４の熱伝導率は、例えば、２００（Ｗ／ｍ・Ｋ）以上４００（Ｗ／ｍ・Ｋ）以下に設定されている。また、枠体２のそれぞれの側壁の熱伝導率は、例えば、１０（Ｗ／ｍ・Ｋ）以上２００（Ｗ／ｍ・Ｋ）以下に設定されている。接合材４の熱伝導率は、接合材４を介して枠体２の上面に位置する蓋体７または下面に位置する基体１から外部への放熱性を向上させる点から、枠体２のそれぞれの側壁の熱伝導率よりも大きく設定されていることが好ましい。このように、枠体２は、枠体２を構成している側壁が側壁の上部から下部にかけて接合材４で接合されているため、接合材４を介して半導体素子９から発生する熱を外部に放熱することができる。すなわち、接合材４は、外部への放熱の通路となり、素子収納用パッケージの放熱性を向上させることができる。

また、枠体２は、第２の側壁２ｂおよび第４の側壁２ｄが、図２に示すように、両端の外側の角部が上下に、すなわち、側壁の上下面にわたって切り欠かれることによって凸部２ｆが設けられている。これによって、凸部２ｆは、第２の側壁２ｂおよび第４の側壁２ｄの枠体２の内周側に位置している側面と同一平面に位置することになる。枠体２は、同一平面に位置することによって、凹部２ｅと凸部２ｆとの接合部の接合距離が長くなり凹部２ｅと凸部２ｆとの隙間に接合材４の溜り量を多くすることができる。したがって、枠体２は、凹部２ｅと凸部２ｆとの接合部において、応力が吸収緩和されやすく、応力の集中が抑制される。これによって、枠体２は、それぞれの側壁の接合部でクラックの発生が抑制され、素子収納用パッケージの信頼性を向上させることができる。

また、枠体２は、第２の側壁２ｂおよび第４の側壁２ｄの枠体２の外周側に位置する側面と第１の側壁２ａおよび第３の側壁２ｃの短辺側の側面とが同一平面となるように接合されている。すなわち、枠体２は、側壁の接合によって外周部に段差部が生じないように
それぞれの側壁同士が接合されている。枠体２は、側壁の側面同士が同一平面からずれることによって、側壁の接合部に段差部が生じると、接合材４が凹部２ｅと凸部２ｆとの隙間から段差部に沿って流れ出やすくなる。しかしながら、側面同士が同一平面となっているため、接合材４は、凹部２ｅと凸部２ｆの隙間から枠体２の外側に流れ出にくく、接合部の隙間から側壁部の側面に沿って枠体２の外周部に漏れ拡がりにくくなる。

また、枠体２のそれぞれの側壁の厚みは、枠体２の剛性を保ちつつ、凹部２ｅおよび凸部２ｆが設けられるように、そして、それぞれの側壁同士の接合性を向上させる点から、例えば、０．５（ｍｍ）以上３（ｍｍ）以下に設定されていることが好ましい。また、放熱性を向上させる点からも、０．５（ｍｍ）以上３（ｍｍ）以下に設定されていることが好ましい。第１から第４の側壁２ａ、２ｂ、２ｃ、２ｄの厚みは、全て同一の厚みに設定されていても、それぞれに異なって設定されていてもよい。枠体２の大きさ等により、枠体２の側壁の厚みはそれぞれに適宜選択される。枠体２は、第１の側壁２ａおよび第３の側壁２ｃが同一の厚みに、また、第２の側壁２ｂおよび第４の側壁２ｄが同一の厚みに設定されることによって、それぞれの側壁を製造する際の生産性を向上させることができる。

枠体２は、第１から第４の側壁２ａ、２ｂ、２ｃ、２ｄが、例えば、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金または鉄（Ｆｅ）−ニッケル（Ｎｉ）合金等の金属材料から成る。そして、それぞれの側壁は、例えば、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金のインゴットを周知のプレス加工等により、所定の位置に凹部２ｅおよび凸部２ｆを設け、所定の形状で製作されている。

また、枠体２は、第１の側壁２ａおよび第３の側壁２ｃの凹部２ｅが、図３（ａ）に示すように、第２の側壁２ｂおよび第４の側壁２ｄと接している互いに対向する側面の高さが異なっていてもよい。すなわち、凹部２ｅは、凹部２ｅの底面を基準として、互いに対向する側面の高さが異なっている。枠体２は、凹部２ｅの側面の高さが異なっているため、凸部２ｆを凹部２ｅの側面の高い方に突き当てることができ、それぞれの側壁同士を組み合わせやすくすることができる。これによって、枠体２は、側壁を互いに組み合わせする際の作業性を向上させることができる。凹部２ｅの形状は、図３（ｂ）に示すように、底面が傾斜していても、また、図３（ｃ）に示すように、Ｕ字形状をしていてもよい。また、図３（ｂ）に示すように、溝状の凹部２ｅは、その傾斜している底面を基準として、互いに対向する側面の高さが異なっている。また、図３（ｃ）に示すように、溝状の凹部２ｅは、Ｕ字形状の底面の底部を基準として、互いに対向する側面の高さが異なっている。

また、枠体２は、図３に示すように、第１の側壁および第３の側壁２ｃの厚みが、第２の側壁および第４の側壁２ｄの厚みよりも厚く設定されていてもよい。第１の側壁および第３の側壁２ｃの厚みが厚く設定されているため、側壁に貫通孔２ｇ等を設けた際に、側壁の剛性を確保することができる。

入出力端子３は、図１に示すように、上面の一辺側から対向する他辺側にかけて形成された配線導体層３ａを有する平坦部、および平坦部の上面に配線導体層３ａを挟んで接合された立壁部から構成されている。また、平坦部は、枠体２の内外に突出する突出部を有している。

また、図１に示すように、入出力端子３の枠体２の内側に位置している配線導体層３ａは、半導体素子９にボンディングワイヤ等で電気的に接続されている。また、枠体２の外側に位置している配線導体層３ａは、外部リード端子１１に電気的に接続されている。入出力端子３は、枠体２の切取り部２ｈに銀（Ａｇ）ロウまたは銀（Ａｇ）−銅（Ｃｕ）ロ
ウ等のロウ材を介して取り付けられている。なお、入出力端子３は、枠体２およびシールリング５との接合部にメタライズ層が形成されている。また、素子載置用基台８がペルチェ素子等の電子冷却素子である場合、電子冷却素子のリード線は、配線導体層３ａに電気的に接続されている。

入出力端子３は、例えば、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体またはムライト質焼結体等のセラミック材料から成る。また、配線導体層３ａは、タングステン、モリブデンまたはマンガン等で形成されている。

配線導体層３ａは、入出力端子３の平坦部の上面に、素子収納用パッケージの枠体２の内外を導出するように形成されている。また、配線導体層３ａは、例えば、タングステン、モリブデンまたはマンガン等の粉末に有機溶剤、溶媒を添加混合してなる金属ペーストから成る。そして、入出力端子３は、セラミックグリーンシートに予め周知のスクリーン印刷法により所定パターンに印刷塗布することによって、上面に配線導体層３ａが形成されている。なお、配線導体層３ａは、メッキ形成方法によって、ニッケルメッキ層、金メッキ層が形成されている。

外部リード端子１１は、外部電気回路と入出力端子３との高周波信号の入出力を行なうものである。外部リード端子１１は、外部電気回路に接続されている。そして、半導体素子９は、配線導体層３ａおよび外部リード端子１１を介して外部電気回路に接続されることになる。外部リード端子１１は、枠体２の外側に位置している入出力端子３の配線導体層３ａに銀（Ａｇ）ロウまたは銀（Ａｇ）−銅（Ｃｕ）ロウ等のロウ材を介して接合されている。

また、外部リード端子１１は、例えば、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金または鉄（Ｆｅ）−ニッケル（Ｎｉ）合金等の金属材料から成る。また、外部リード端子１１は、これらの金属のインゴットを周知の圧延加工法や打ち抜き加工法、エッチング加工法等の金属加工法で所定の形状に製作されている。

シールリング５は、シーム溶接等により蓋体７を接合するための接合媒体として枠体２の上面に設けられている。また、シールリング５は、その少なくとも一部を枠体２の上面に当接させて設けられている。すなわち、シールリング５は、枠体２の上面および入出力端子３の上面に設けられている。

シールリング５の幅は、図１に示すように、枠体２の上面の幅よりも小さくても、枠体２の上面の幅と略同じ幅であってもよい。シールリング５は、枠体２の上面および入出力端子３の上面に銀（Ａｇ）ロウまたは銀（Ａｇ）−銅（Ｃｕ）ロウ等のロウ材を介して接合されている。また、シールリング５は、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金または鉄（Ｆｅ）−ニッケル（Ｎｉ）合金等の金属材料から成る。シールリング５の熱膨張係数は、例えば、５（ｐｐｍ／℃）以上１５（ｐｐｍ／℃）以下に設定されている。

光ファイバ固定部材６は、枠体２の第１の側壁２ａに設けられ、光ファイバ１０を枠体２に固定するための筒状の部材であり、貫通孔２ｇの枠体２の外側開口の周囲または貫通孔２ｇの内面に銀（Ａｇ）ロウまたは銀（Ａｇ）−銅（Ｃｕ）ロウ等のロウ材を介して接合されている。光ファイバ１０は、光ファイバ固定部材６を介して取着されている。また、光ファイバ固定部材６は、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金または鉄（Ｆｅ）−ニッケル（Ｎｉ）合金等の金属から成り、例えば、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金のインゴットを周知のプレス加工等で所定の筒状に製作されている。

また、光ファイバ固定部材６は、光ファイバ１０が挿通可能な貫通孔を有する筒体である。光ファイバ１０は、光ファイバ固定部材６の貫通孔に一端が挿通され、半田等の接着剤やレーザ溶接により固定されている。これによって、光ファイバ１０は、半導体素子９と光軸を合わせるように固定され、そして、半導体素子９に光学的に結合され、内部に収容される半導体素子９と外部との光信号の授受が可能となる。

蓋体７は、半導体素子９を気密に封止するために、外周部がシールリング５の上面に接合されている。また、蓋体７は、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金または鉄（Ｆｅ）−ニッケル（Ｎｉ）合金等の金属材料から成る。また、蓋体７の熱膨張係数は、例えば、５（ｐｐｍ／℃）以上２０（ｐｐｍ／℃）以下に設定されている。蓋体７は、枠体２の上面のシールリング５にシーム溶接によって接合されている。

また、半導体素子９は、基体１と枠体２と入出力端子３とシールリング５とからなる内部に蓋体７で気密に封止されている。蓋体７は、例えば、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金または鉄（Ｆｅ）−ニッケル（Ｎｉ）合金等のインゴットを周知のプレス加工等で所定の形状に製作されている。

半導体素子９は、図１に示すように、基体１の上側主面の載置部１ａに素子載置基台８を間に介して接着固定されている。そして、半導体素子９は、上面に設けられている電極がボンディングワイヤ等を介して配線導体層３ａに接続されている。次に、蓋体７は、枠体２の上面にシールリング５を介してシーム溶接等の溶接法で接合されている。半導体素子９は、基体１と枠体２と入出力端子３とシールリング５および蓋体７の内部に気密に収納されている。これによって、電子装置は、素子収納用パッケージに半導体素子９と蓋体７を備えることになる。すなわち、電子装置は、少なくとも半導体素子９が素子収納用パッケージに搭載され、蓋体７で密封されている。

また、光ファイバ固定部材６は、光ファイバ１０の一端が挿通され、半田等の接着剤やレーザ溶接によって光ファイバ１０が固定されている。また、光ファイバ１０は、電子装置が外部電気回路基板等に搭載された後に光ファイバ固定部材６に設けることもできる。そして、半導体素子９は、光ファイバ１０を介して外部との光信号の授受が可能となる。

本実施形態の素子収納用パッケージによれば、枠体２は、４つの側壁で構成され、第１の側壁２ａおよび第３の側壁２ｃは、内側の側面の両端部に上下にわたって溝状の凹部２ｅを有し、第２の側壁２ｂおよび第４の側壁２ｄは、両端の外側の角部が上下にわたって切り欠かれて設けられた、凹部２ｅに対応する凸部２ｆを有している。そして、枠体２は、対応する凹部２ｅと凸部２ｆとが接合材４を介して接合されているため、接合材４が凹部２ｅと凸２ｆとの接合部で応力を緩和することができ、構成している４つの側壁の反りや変形を抑制することができる。これによって、枠体２は、凹部２ｅと凸部２ｆとの接合部でのクラックや接合部での剥離等が発生しにくくなる。すなわち、枠体２は、基体１の上側主面に反りや変形が抑制された所望の形状で接合されるため、素子収納用パッケージの信頼性を向上することができる。

＜素子収納用パッケージ、および電子装置の製造方法＞
ここで、素子収納用パッケージ、およびこれを備えた電子装置の製造方法を説明する。

基体１は、例えば、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定形状で製作される。

また、枠体２のそれぞれの側壁は、例えば、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて、凹部２ｅおよび凸部２ｆを設けるとともに、貫通孔２ｇおよび切取り部２ｆを設けて製作される。そして、枠体２は、第１から第２の側壁２ａ、２ｂ、２ｃ、２ｄは、それぞれ対応する凹部２ｅと凸部２ｆとを接合材４を介して接合することによって製作される。また、蓋体７は、例えば、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定の形状で製作される。

また、入出力端子３は、平坦部と平坦部の上面に接合される立壁部から形成される。入出力端子３は、例えば、酸化アルミニウム質焼結体からなる場合、平坦部および立壁部のグリーンシートは、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等の原料粉末に、有機バインダー、可塑剤、溶剤、分散剤等を混合添加してペースト状とし、ドクターブレード法やカレンダーロール法等によって形成される。

そして、入出力端子３は、平板形状のグリーンシートに金型を用いた打ち抜きを施すことによってそれぞれの形状に合わせて製作される。

配線導体層３ａは、タングステン、モリブデンまたはマンガン等の高融点金属粉末に有機バインダー、可塑剤、溶剤等を添加してなる導電ペーストを、平坦部の上面の所定位置にスクリーン印刷法等によって印刷塗布して形成される。また、平坦部および立壁部は、枠体２およびシールリング５との接合部に該当する位置に導電ペーストを印刷塗布してメタライズ層が形成される。

さらに、入出力端子３は、グリーンシート状態の平坦部上に、グリーンシート状態の立壁部を積層して、約１６００℃の温度で同時に焼成することにより、焼成後に、平坦部と立壁部が一体化されて製作される。

また、入出力端子３は、電解メッキ又は無電解メッキ等のメッキ形成方法によって、配線導体層３ａ上およびメタライズ層上にメッキ層の厚みが、１．０（μｍ）以上３．０（μｍ）以下のニッケルメッキ層が形成される。

外部リード端子１１は、例えば、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定の形状で製作される。そして、外部リード端子１１は、入出力端子３の枠体２の外側に位置している配線導体層３ａに銀（Ａｇ）ロウまたは銀（Ａｇ）−銅（Ｃｕ）ロウ等のロウ材を介して接合される。

シールリング５は、例えば、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定の形状で製作される。

基体１と枠体２と入出力端子３とシールリング５は、銀（Ａｇ）ロウまたは銀（Ａｇ）−銅（Ｃｕ）ロウ等のロウ材を介して接合される。これにより、素子収納用パッケージが製作される。

また、素子収納用パッケージから露出している配線導体層３ａおよびメタライズ層は、既に形成されているニッケルメッキ層上に、電解メッキ又は無電解メッキ等のメッキ形成方法によって、更に、０．５（μｍ）以上３．０（μｍ）以下のメッキ層厚みのニッケルメッキ層および０．５（μｍ）以上３．０（μｍ）以下のメッキ層厚みの金メッキ層が形
成される。

ここで、電子装置の製造方法について説明する。

電子装置は、素子収納用パッケージに、半導体素子９および蓋体７を備えている。素子載置基台８は、例えば、金（Ａｕ）−錫（Ｓｎ）半田または金（Ａｕ）−ゲルマニウム(
Ｇｅ)半田等を介して基体１の載置部１ａに接着固定される。そして、半導体素子９は、
素子載置用基台８上に金（Ａｕ）−錫（Ｓｎ）半田等を介して接着固定される。さらに、半導体素子９は、ボンディングワイヤ等を介して入出力端子３の配線導体層３ａに電気的に接続される。次に、蓋体７は、シーム溶接等によってシールリング５の上面に接合される。すなわち、電子装置は、半導体素子９が蓋体７によって気密に収容される。

本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。以下、本実施形態の変形例について説明する。なお、本実施形態の変形例に係る素子収納用パッケージのうち、本実施形態に係る素子収納用パッケージと同様な部分については、同一の符号を付して適宜説明を省略する。

＜変形例１＞
本実施形態に係る変形例１の素子収納用パッケージでは、図４（ａ）〜図４（ｃ）に示すように、枠体２は、第１の側壁２ａおよび第３の側壁２ｃが、凹部２ｅの側面から第２の側壁２ｂおよび第４の側壁２ｄの内側の側面を基準として枠体２の内側に突出した突出部２ｉを有していてもよい。すなわち、突出部２ｉは、第２の側壁２ｂおよび第４の側壁２ｄの内側の側面に沿うようにして突出している。なお、図４（ａ）〜図４（ｃ）は、第１の側壁２ａと第２の側壁２ｂの接合部において、凹部２ｅと凸部２ｆとの接合部の要部の拡大図を示している。枠体２は、第１の側壁２ａおよび第３の側壁２ｃが、側壁から突出した突出部２ｉを有しているため、突出部２ｉの先端部で接合材４を塞き止めることができる。これによって、枠体２は、接合材４が第１の側壁２ａまたは第３の側壁２ｃの内側の側面に流出するのを抑制することができる。

また、突出部２ｉは、図４（ｃ）に示すように、上面視して、突出部２ｉと第１の側壁２ａとの側面の間の部分が曲線状となっていてもよい。すなわち、突出部２ｉは、曲面を有して設けられているため、凹部２ｅと凸部２ｆとの接合部の応力の集中をさらに緩和することができる。

＜変形例２＞
本実施形態に係る変形例１の素子収納用パッケージでは、図５に示すように、枠体２は、第２の側壁２ｂおよび第４の側壁２ｄに設けられた凸部２ｆが、凸部２ｆの長手方向に垂直な方向に凸部の一部が切り欠かれた切欠き部２ｊを有していてもよい。切欠き部２ｊは、図５に示すように、凸部２ｆを残さずに切り欠かれている、すなわち、切欠き部２ｊは、凸部２ｆの全部を含んで切り欠かれているが、凸部２ｆの一部を残して切り欠かれていてもよい。切欠き部２ｊは、凸部２ｆの中央部に１つ設けられているが、中央部に１つとは限らず、例えば、凸部２ｆの長手方向の両端部に１つずつ設けてもよい。すなわち、切欠き部２ｊは、凸部２ｆに複数設けられていてもよい。

枠体２は、第２の側壁２ｂおよび第４の側壁２ｄの凸部２ｆが、切欠き部２ｊを有しているため、切欠き部２ｊの部分で凸部２ｆと凹部２ｅとの接合部の長手方向の接合長さを分割して短くすることできる。これによって、枠体２は、切欠き部２ｊで応力を緩和することができ、凹部２ｅと凸部２ｆの接合部において、クラックの発生や接合部の剥離等が発生しにくくなる。また、切欠き部２ｊの切り欠き幅Ａは、図５に示すように、応力が緩和されるとともに、切欠き部２ｊが接合材４で埋まるように、０（ｍｍ）よりも大きく０
．３（ｍｍ）よりも小さく設定されていることが好ましい。

また、枠体２は、第１の側壁２ａおよび第３の側壁２ｃに設けられている凹部２ｅに、切欠き部２ｊに対応する突起部を設けてもよい。枠体２は、凸部２ｆに設けられている切欠き部２ｊに凹部２ｅに設けられている突起部が挿入されて側壁が接合されているため、側壁の上下方向の位置合わせを容易にすることができ、側壁の組み合わせズレを抑制することができる。これによって、枠体２は、それぞれの側壁の接合部において、側壁の上面部または下面部に段差の発生を抑制することができる。また、凹部２ｅに突起部が設けられている場合、切欠き部２ｊの切り欠き幅Ａは、１（ｍｍ）以上５（ｍｍ）以下に設定されている。なお、突起部の大きさは、切欠き部２ｊの切り欠き幅Ａに対応するように設けられている。

１ 基体
１ａ 載置部
２ 枠体
２ａ 第１の側壁
２ｂ 第２の側壁
２ｃ 第３の側壁
２ｄ 第４の側壁
２ｅ 凹部
２ｆ 凸部
２ｇ 貫通孔
２ｈ 切取り部
２ｉ 突出部
２ｊ 切欠き部
３ 入出力端子
３ａ 配線導体層
４ 接合材
５ シールリング
６ 光ファイバ固定部材
７ 蓋体
８ 素子載置用基台
９ 半導体素子
１０ 光ファイバ
１１ 外部リード端子

Claims (5)

1. 上側主面に半導体素子が載置される載置部を有する基体と、
   上面視したときに外形が四角形状であり、互いに対向する位置に配置された第１および第３の側壁ならびに第２および第４の側壁を有し、前記載置部を取り囲むように前記基体の前記上側主面に設けられた枠体とを備えており、
   該枠体は、前記第１および第３の側壁が、内側の側面の両端部に上下にわたって溝状の凹部を有し、前記第２および第４の側壁が、両端の外側の角部が上下にわたって切り欠かれて設けられた、前記凹部に対応する凸部を有しており、対応する前記凹部と前記凸部とが接合材を介して接合されていることを特徴とする素子収納用パッケージ。
2. 請求項１に記載の素子収納用パッケージであって、
   前記凹部は、互いに対向する側面の高さが異なることを特徴とする素子収納用パッケージ。
3. 請求項１または請求項２に記載の素子収納用パッケージであって、
   前記第１および第３の側壁は、前記凹部の側面から前記第２および第４の側壁の内側の側面を基準として前記枠体の内側に突出した突出部を有していることを特徴とする素子収納用パッケージ。
4. 請求項１乃至請求項３のいずれかに記載の素子収納用パッケージであって、
   前記凸部は、長手方向に垂直な方向に前記凸部の一部が切り欠かれた切欠き部を有していることを特徴とする素子収納用パッケージ。
5. 請求項１乃至請求項４のいずれかに記載の素子収納用パッケージと、
   前記載置部に載置された半導体素子と、
   前記枠体の上面に外周部が接合された蓋体と
   を備えたことを特徴とする電子装置。

Images