JP2018014445A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】容易に設計変更され得るように構成されたフレームを備える半導体装置を提供する。【解決手段】半導体装置１は、基板１０と、基板１０上に固定されるフレーム３０と、基板１０上に接合される半導体素子２０，２５と、半導体素子２０，２５に電気的に接続される複数のリード６５，７０，７５と、半導体素子２０，２５を封止する封止部材９０とを備える。フレーム３０は、互いに組み立てられた複数のフレーム部品３１，４１，５０，５７を含む。複数のリード６５，７０，７５は、複数のフレーム部品３１，４１，５０，５７の１つ以上に固定されている。【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関する。

基板と、基板上に固定されるフレームと、基板上に接合される半導体素子と、半導体素子に電気的に接続される複数のリードと、半導体素子を封止する封止部材とを備える半導体装置が知られている（特許文献１を参照）。特許文献１に開示された半導体装置では、複数のリードはフレームに固定されている。

特開平８−１６２５７１号公報

新しいタイプの半導体装置を製造するために、フレームのサイズ、フレームの形状及び複数のリードの位置の少なくとも１つを変更することにより、フレームの設計が変更される必要がある。特許文献１に開示された半導体装置では、設計変更されたフレームを作成するために、設計変更されたフレームに対応する新しい金型が作成される必要がある。新しい金型を作成することは、時間及び費用がかかる。そのため、特許文献１に開示された半導体装置では、フレームの設計を変更することが難しい。

本発明は、上記の課題を鑑みてなされたものであり、その目的は、容易に設計変更され得るように構成されたフレームを備える半導体装置及びその製造方法を提供することである。

本発明の半導体装置は、上面と下面とを有する基板と、上面上に固定されるフレームと、上面上に接合される半導体素子と、半導体素子に電気的に接続される複数のリードと、半導体素子を封止する封止部材とを備える。半導体素子はフレームの内側に配置されている。フレームは、互いに組み立てられた複数のフレーム部品を含む。複数のリードは、複数のフレーム部品の１つ以上に固定されている。

本発明の半導体装置の製造方法は、基板の上面に半導体素子を接合することと、複数のフレーム部品の１つ以上に複数のリードを固定することとを備える。本発明の半導体装置の製造方法は、基板の上面に複数のフレーム部品を固定することにより、基板の上面にフレームを固定することを備える。半導体素子はフレームの内側に配置されている。フレームは複数のフレーム部品を互いに組み立てることによって構成されている。本発明の半導体装置の製造方法は、複数のリードを半導体素子に電気的に接続することと、半導体素子を封止する封止部材を設けることとを備える。

本発明の半導体装置では、フレームは、互いに組み立てられた複数のフレーム部品を含む。複数のリードは、複数のフレーム部品の１つ以上に固定されている。複数のフレーム部品の組み合わせを変更することによって、フレームのサイズ、フレームの形状及び複数のリードの位置の少なくとも１つが容易に変更され得る。本発明の半導体装置によれば、フレームは容易に設計変更され得るように構成されている。

本発明の半導体装置の製造方法では、複数のフレーム部品の１つ以上に複数のリードが固定されている。フレームは、複数のフレーム部品を互いに組み立てることによって構成されている。複数のフレーム部品の組み合わせを変更することによって、フレームのサイズ、フレームの形状及び複数のリードの位置の少なくとも１つが容易に変更され得る。本発明の半導体装置の製造方法によれば、フレームの設計が容易に変更され得る。

本発明の実施の形態１に係る半導体装置の概略平面図である。 本発明の実施の形態１に係る半導体装置の、図１に示す断面線ＩＩ−ＩＩにおける概略断面図である。 本発明の実施の形態１に係る半導体装置の概略部分拡大平面図である。 本発明の実施の形態１に係る半導体装置に含まれる複数のフレーム部品の１つの概略拡大斜視図である。 本発明の実施の形態１に係る半導体装置の製造方法を表すフローチャートを示す図である。 本発明の実施の形態２に係る半導体装置の概略断面図である。 本発明の実施の形態３に係る半導体装置の概略断面図である。 本発明の実施の形態４に係る半導体装置の概略平面図である。 本発明の実施の形態４に係る半導体装置の概略部分拡大平面図である。 本発明の実施の形態４に係る半導体装置に含まれる複数のフレーム部品の１つの概略拡大斜視図である。 本発明の実施の形態５に係る半導体装置の概略平面図である。 本発明の実施の形態５に係る半導体装置の概略部分拡大平面図である。 本発明の実施の形態５に係る半導体装置に含まれる複数のフレーム部品の１つの概略拡大斜視図である。 本発明の実施の形態６に係る半導体装置の概略断面図である。 本発明の実施の形態７に係る半導体装置の概略断面図である。 本発明の実施の形態８に係る半導体装置の概略断面図である。 本発明の実施の形態９に係る半導体装置の概略断面図である。 本発明の実施の形態９に係る半導体装置に含まれるリードの概略拡大斜視図である。

以下、本発明の実施の形態を説明する。なお、同一の構成には同一の参照番号を付し、その説明は繰り返さない。

実施の形態１．
図１から図４を参照して、実施の形態１に係る半導体装置１を説明する。本実施の形態の半導体装置１は、例えば、パワーモジュールであってもよい。本実施の形態の半導体装置１は、基板１０と、互いに組み立てられた複数のフレーム部品３１，４１，５０，５７を含むフレーム３０と、半導体素子２０，２５と、複数のリード６５，７０，７５と、封止部材９０とを主に備える。本実施の形態の半導体装置１は、半導体素子２０，２５と複数のリード６５，７０，７５とを接続する導電ワイヤ８５，８６，８７をさらに備えてもよい。

基板１０は、絶縁層１１と、絶縁層１１の上面上の導電層１２と、絶縁層１１の下面上のヒートスプレッダ１５とを含んでもよい。

絶縁層１１は、例えば、無機フィラーを含むエポキシ樹脂、または、アルミナ（Ａｌ₂Ｏ₃）、窒化アルミ（ＡｌＮ）もしくは窒化ケイ素（Ｓｉ₃Ｎ₄）のようなセラミック材料で構成されてもよい。導電層１２は、例えば、銅（Ｃｕ）またはアルミニウム（Ａｌ）で構成されてもよい。導電層１２は、例えば、ろう付けまたは拡散接合によって、絶縁層１１に接合されてもよい。

ヒートスプレッダ１５は、半導体素子２０，２５において発生する熱を、半導体装置１の外部に放散する。ヒートスプレッダ１５は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、銅モリブデン（ＣｕＭｏ）合金、またはＡｌＳｉＣのような複合材料で構成されてもよい。ヒートスプレッダ１５は、水冷ヒートシンクであってもよい。ヒートスプレッダ１５は、例えば、はんだを用いて、絶縁層１１に接合されてもよい。

基板１０は、上面１０ｔと下面１０ｂとを有する。本実施の形態では、基板１０の上面１０ｔは、導電層１２の上面と、導電層１２から露出する絶縁層１１の上面とを含んでいる。基板１０は、上面１０ｔと下面１０ｂとを接続する側面１０ｓを有している。基板１０の側面１０ｓは、絶縁層１１の側面と導電層１２の側面とヒートスプレッダ１５の側面とを含んでいる。側面１０ｓの少なくとも一部は、複数のフレーム部品３１，４１，５０，５７及び封止部材９０から露出してもよい。本実施の形態では、絶縁層１１の側面とヒートスプレッダ１５の側面とが、複数のフレーム部品３１，４１，５０，５７及び封止部材９０から露出している。

フレーム３０は、基板１０の上面１０ｔ上に固定されている。特定的には、フレーム３０は、導電層１２から露出する絶縁層１１の上面上に固定されている。フレーム３０は、半導体素子２０，２５を囲んでいる。フレーム３０は、接着剤８０を用いて、基板１０の上面１０ｔ上に固定されてもよい。接着剤８０は、半導体素子２０，２５を囲んでいる。

フレーム３０は、互いに組み立てられた複数のフレーム部品３１，４１，５０，５７を含む。複数のフレーム部品３１，４１，５０，５７は、例えば、ガラスエポキシ樹脂で構成されてもよい。複数のフレーム部品３１，４１，５０，５７は、接着剤８０を用いて、基板１０の上面１０ｔ上に固定されてもよい。特定的には、複数のフレーム部品３１，４１，５０，５７は、接着剤８０を用いて、導電層１２から露出する絶縁層１１上に固定されてもよい。接着剤８０は、例えば、シリコーン接着剤またはエポキシ接着剤であってもよい。

複数のフレーム部品３１，４１，５０，５７は、互いに面接触してもよい。複数のフレーム部品３１，４１，５０，５７は、互いに接合されてもよい。特定的には、複数のフレーム部品３１，４１，５０，５７は、接着剤８３を用いて、互いに接合されてもよい。接着剤８３は、接着剤８０と同じであってもよいし、異なってもよい。複数のフレーム部品３１，４１，５０，５７は、複数のフレーム部品３１，４１，５０，５７の間に隙間が存在しないように、互いに接合されてもよい。隙間が存在しないように互いに接合された複数のフレーム部品３１，４１，５０，５７は、後述する液状の封止材料を確実に堰き止めることができる。

本実施の形態の半導体装置１では、フレーム部品３１は、フレーム部品５０とフレーム部品５７とに結合されている。特定的には、フレーム部品３１の一方の端部はフレーム部品５０の他方の端部に結合されており、フレーム部品３１の他方の端部はフレーム部品５７の一方の端部に結合されている。フレーム部品４１は、フレーム部品５０とフレーム部品５７とに結合されている。特定的には、フレーム部品４１の一方の端部はフレーム部品５７の他方の端部に結合されており、フレーム部品４１の他方の端部はフレーム部品５０の一方の端部に結合されている。

フレーム部品５０は、フレーム部品３１とフレーム部品４１とに結合されている。特定的には、フレーム部品５０の一方の端部はフレーム部品４１の他方の端部に結合されており、フレーム部品５０の他方の端部はフレーム部品３１の一方の端部に結合されている。フレーム部品５７は、フレーム部品３１とフレーム部品４１とに結合されている。特定的には、フレーム部品５７の一方の端部はフレーム部品３１の他方の端部に結合されており、フレーム部品５７の他方の端部はフレーム部品４１の一方の端部に結合されている。

本実施の形態では、フレーム３０は、４つのフレーム部品３１，４１，５０，５７が組み立てられており、かつ、基板１０の上面１０ｔの平面視において、フレーム３０の内周は長方形を形状を有している。フレーム３０は、２つ以上のフレーム部品が組み立てられており、かつ、基板１０の上面１０ｔの平面視において、フレーム３０の内周は、特に限定されないが、三角形、四角形、五角形及び六角形を含む多角形または円形の形状を有してもよい。

複数のフレーム部品３１，４１，５０，５７は、各々、半導体素子２０，２５に面する第１側面３４，４４，５１，５８と、第１側面３４，４４，５１，５８とは反対側の第２側面３５，４５，５２，５９と、第１側面３４，４４，５１，５８と第２側面３５，４５，５２，５９とを接続する第３側面３６，４６，５３，６０とを有している。第３側面３６，４６，５３，６０は、第１側面３４，４４，５１，５８及び第２側面３５，４５，５２，５９に対して傾いてもよい。複数のフレーム部品３１，４１，５０，５７の１つにおける第３側面３６，４６，５３，６０が、複数のフレーム部品３１，４１，５０，５７の別の１つにおける第３側面３６，４６，５３，６０に面するように、複数のフレーム部品３１，４１，５０，５７は互いに組み立てられてもよい。

本実施の形態では、基板１０の上面１０ｔの平面視において、複数のフレーム部品３１，４１，５０，５７は、各々、細長い台形の形状を有している。複数のフレーム部品３１，４１，５０，５７は、各々、特に限定されないが、細長い長方形または円弧の形状のような他の形状を有してもよい。

複数のフレーム部品３１，４１，５０，５７の１つにおける第３側面３６，４６，５３，６０は、複数のフレーム部品３１，４１，５０，５７の別の１つにおける第３側面３６，４６，５３，６０に、面接触してもよい。複数のフレーム部品３１，４１，５０，５７の１つにおける第３側面３６，４６，５３，６０は、複数のフレーム部品３１，４１，５０，５７の別の１つにおける第３側面３６，４６，５３，６０に、接着剤８３を用いて接合されてもよい。例えば、第１側面３４，４４，５１，５８と第３側面３６，４６，５３，６０との間の角度を変更することによって、フレーム３０の形状は容易に変更され得る。

複数のフレーム部品３１，４１，５０，５７は、各々、半導体素子２０，２５に面する第１側面３４，４４，５１，５８と、第１側面３４，４４，５１，５８とは反対側の第２側面３５，４５，５２，５９と、第１側面３４，４４，５１，５８及び第２側面３５，４５，５２，５９に沿う方向における両端部（３６，４６，５３，６０）とを有する。両端部（３６，４６，５３，６０）は、一方の端部と、他方の端部とを含む。複数のフレーム部品３１，４１，５０，５７の１つ以上（３１，４１）における一方の端部と他方の端部との間に１つ以上のリード６５，７０，７５が固定されてもよい。複数のフレーム部品３１，４１，５０，５７の１つにおける一方の端部が複数のフレーム部品３１，４１，５０，５７の別の１つにおける他方の端部に組み立てられることにより、複数のフレーム部品３１，４１，５０，５７は互いに組み立てられている。

複数のフレーム部品３１，４１，５０，５７の１つにおける一方の端部は、複数のフレーム部品３１，４１，５０，５７の別の１つにおける他方の端部に、面接触してもよい。複数のフレーム部品３１，４１，５０，５７の１つにおける一方の端部は、複数のフレーム部品３１，４１，５０，５７の別の１つにおける他方の端部に、接着剤８３を用いて接合されてもよい。複数のフレーム部品３１，４１，５０，５７の一方の端部は互いに同じ形状を有し、かつ、複数のフレーム部品３１，４１，５０，５７の他方の端部は互いに同じ形状を有してもよい。

本実施の形態では、複数のフレーム部品３１，４１，５０，５７の一方の端部は、基板１０の上面１０ｔの平面視において一方の端部における第１側面３４，４４，５１，５８の辺の長さが第２側面３５，４５，５２，５９の辺の長さがよりも短くなるように、第１側面３４，４４，５１，５８及び第２側面３５，４５，５２，５９に対して傾いている斜面（第３側面３６，４６，５３，６０）である。複数のフレーム部品３１，４１，５０，５７の他方の端部は、基板１０の上面１０ｔの平面視において他方の端部における第１側面３４，４４，５１，５８の辺の長さが第２側面３５，４５，５２，５９の辺の長さがよりも短くなるように、第１側面３４，４４，５１，５８及び第２側面３５，４５，５２，５９に対して傾いている斜面（第３側面３６，４６，５３，６０）である。基板１０の上面１０ｔの平面視において、第１側面３４，４４，５１，５８及び第２側面３５，４５，５２，５９に対する複数のフレーム部品３１，４１，５０，５７の他方の端部における斜面（第３側面３６，４６，５３，６０）の傾きは、第１側面３４，４４，５１，５８及び第２側面３５，４５，５２，５９に対する複数のフレーム部品３１，４１，５０，５７の一方の端部における斜面（第３側面３６，４６，５３，６０）の傾きと反対である。

複数のフレーム部品３１，４１，５０，５７は、各々、突出部３２，４２，５４，６１をさらに含んでもよい。突出部３２，４２，５４，６１は、複数のフレーム部品３１，４１，５０，５７の各々の基板１０側の端部から半導体素子２０，２５に向けて突出している。複数のフレーム部品３１，４１，５０，５７は、各々、基板１０の上面１０ｔに垂直な断面において、Ｌ字の形状を有していもよい。

複数のフレーム部品３１，４１，５０，５７の１つ以上（３１，４１）は、それぞれ、貫通孔３３，４３を有してもよい。貫通孔３３，４３は、突出部３２，４２に設けられてもよい。貫通孔３３，４３は、ドリルを用いて、複数のフレーム部品３１，４１，５０，５７の１つ以上（３１，４１）に形成されてもよい。

複数のフレーム部品３１，４１，５０，５７の少なくとも２つは互いに同じ形状を有していもよい。特定的には、フレーム部品３１とフレーム部品４１とは互いに同じ形状を有してもよい。フレーム部品５０とフレーム部品５７とは互いに同じ形状を有してもよい。

半導体素子２０，２５は、基板１０の上面１０ｔ上に接合されている。特定的には、半導体素子２０，２５は、はんだまたは銀ペーストのような導電性接合部材２４，２９を用いて、導電層１２上に接合されてもよい。

本実施の形態では、半導体装置１は、２つの半導体素子２０，２５を備えている。半導体装置１は、１つの半導体素子を備えてもよいし、３つ以上の半導体素子を備えてもよい。半導体素子２０，２５はフレーム３０の内側に配置されている。基板１０の上面１０ｔの平面視において、半導体素子２０，２５はフレーム３０に囲まれている。

半導体素子２０は、例えば、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）または金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）のような半導体スイッチング素子であってもよい。半導体素子２０は、例えば、第１電極２１と、第２電極２２と、第３電極２３とを有してもよい。第１電極２１はゲート電極であってもよい。第２電極２２はソース電極であってもよい。第３電極２３はドレイン電極であってもよい。半導体素子２５は、ダイオードであってもよい。半導体素子２０は、例えば、第４電極２６と、第５電極２７とを有してもよい。第４電極２６はアノード電極であってもよし。第５電極２７はカソード電極であってもよい。本実施の形態では、半導体素子２５は半導体素子２０と異なっているが、半導体素子２５は半導体素子２０と同じであってもよい。半導体素子２０，２５は、例えば、シリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ダイヤモンド、酸化亜鉛（ＺｎＯ）またはセレン化亜鉛（ＺｎＳｅ）のような半導体材料で構成されてもよい。

複数のリード６５，７０，７５は、半導体素子２０，２５に電気的に接続されている。複数のリード６５，７０，７５は、導電ワイヤ８５，８６，８７を介して、半導体素子２０，２５に電気的に接続されてもよい。具体的には、２つのリード６５は、導電ワイヤ８５を介して、半導体素子２０の第１電極２１に電気的に接続されている。リード７０は、導電ワイヤ８６を介して、半導体素子２０の第２電極２２と半導体素子２５の第４電極２６とに電気的に接続されている。リード７５は、導電ワイヤ８７を介して、導電層１２に電気的に接続されている。複数のリード６５，７０，７５は、例えば、銅（Ｃｕ）またはアルミニウム（Ａｌ）で構成されてもよい。導電ワイヤ８５，８６，８７は、例えば、金（Ａｕ）、銅（Ｃｕ）またはアルミニウム（Ａｌ）で構成されてもよい。

複数のリード６５，７０，７５は、複数のフレーム部品３１，４１，５０，５７の１つ以上（３１，４１）に固定されている。本実施の形態では、２本のリード６５は、フレーム部品３１に設けられた２つの貫通孔３３にそれぞれ固定されている。リード７０とリード７５とは、フレーム部品４１に設けられた２つの貫通孔４３にそれぞれ固定されている。

特定的には、複数のリード６５，７０，７５の少なくとも１つは、貫通孔３３，４３に差し込まれている。複数のリード６５，７０，７５の少なくとも１つは、例えば、貫通孔３３，４３に圧入されてもよい。貫通孔３３，４３の表面と複数のリード６５，７０，７５の少なくとも１つとの間に封止部材９０が充填されてもよい。複数のリード６５，７０，７５の少なくとも１つは、封止部材９０によって、複数のフレーム部品３１，４１，５０，５７の１つ以上に固定されてもよい。貫通孔３３，４３の表面と複数のリード６５，７０，７５の少なくとも１つとの間の最大距離は、例えば、１００μｍ以上８００μｍ以下であってもよい。

基板１０の上面１０ｔに垂直な断面において、複数のリード６５，７０，７５の少なくとも１つは、Ｌ字形状のような屈曲した形状を有してもよい。複数のリード６５，７０，７５の少なくとも１つは、第１リード部分６６，７１，７６と第２リード部分６７，７２，７７とを含んでもよい。第１リード部分６６，７１，７６は、複数のフレーム部品３１，４１から半導体素子２０，２５に向けて、上面１０ｔに沿って延在している。第２リード部分６７，７２，７７は、貫通孔３３，４３を通って、第１リード部分６６，７１，７６から基板１０側とは反対の方向に延在している。複数のリード６５，７０，７５の第２リード部分６７，７２，７７が、複数のフレーム部品３１，４１，５０，５７の１つ以上（３１，４１）に固定されてもよい。第１リード部分６６，７１，７６は、第２リード部分６７，７２，７７から半導体素子２０，２５に向かって延在している。導電ワイヤ８５，８６，８７は、半導体素子２０，２５と第１リード部分６６，７１，７６とに接続されてもよい。

複数のリード６５，７０，７５、特に第１リード部分６６，７１，７６が、基板１０の上面１０ｔ（絶縁層１１の上面）に固定されてもよい。特定的には、複数のリード６５，７０，７５、特に第１リード部分６６，７１，７６が、接着剤８１を用いて、基板１０の上面１０ｔ（絶縁層１１の上面）に固定されてもよい。接着剤８１は、例えば、シリコーン接着剤またはエポキシ接着剤であってもよい。本実施の形態では、複数のリード６５，７０，７５は、薄板の形状を有するリードフレームであってもよい。複数のリード６５，７０，７５がリードフレームであるため、複数のリード６５，７０，７５と基板１０（絶縁層１１）との接合面積は増加し得る。半導体素子２０，２５で発生する熱は、複数のリード６５，７０，７５から基板１０（絶縁層１１）に、低い熱抵抗で伝達され得る。

複数のリード６５，７０，７５の各々の一部は、封止部材９０から突出している。特定的には、複数のリード６５，７０，７５の各々の第２リード部分６７，７２，７７の一部は、封止部材９０から露出している。複数のリード６５，７０，７５は、半導体装置１の外部端子として機能する。

封止部材９０は、半導体素子２０，２５を封止する。封止部材９０は、フレーム３０内に配置されている。封止部材９０は、フレーム３０によって堰き止められてもよい。封止部材９０は、複数のリード６５，７０，７５の少なくとも１つと貫通孔３３，４３との間に充填されてもよい。特定的には、封止部材９０は、複数のリード６５，７０，７５と貫通孔３３，４３との間に充填されてもよい。封止部材９０は、半導体素子２０，２５だけでなく、導電ワイヤ８５，８６，８７をさらに覆ってもよい。封止部材９０は、電気的絶縁性を有する。封止部材９０は、例えば、硬化された液状の封止材料で構成されてもよい。液状の封止材料は、液状樹脂、または、シリコーンゲルのようなゲルであってもよい。

図５を参照して、本実施の形態の半導体装置１の製造方法を説明する。
本実施の形態の半導体装置１の製造方法は、基板１０の上面１０ｔに半導体素子２０，２５を接合すること（Ｓ１）を備える。特定的には、半導体素子２０，２５が、はんだまたは銀ペーストのような導電性接合部材２４，２９を用いて、導電層１２上に接合されてもよい。

本実施の形態の半導体装置１の製造方法は、複数のフレーム部品３１，４１，５０，５７の１つ以上（３１，４１）に複数のリード６５，７０，７５を固定すること（Ｓ２）とを備える。複数のフレーム部品３１，４１，５０，５７の１つ以上（３１，４１）の貫通孔３３，４３に複数のリード６５，７０，７５が圧入されてもよい。複数のフレーム部品３１，４１，５０，５７の１つ以上（３１，４１）の貫通孔３３，４３に複数のリード６５，７０，７５が差し込まれ、それから、封止部材９０を用いて、複数のリード６５，７０，７５が複数のフレーム部品３１，４１，５０，５７の１つ以上（３１，４１）に固定されてもよい。

本実施の形態の半導体装置１の製造方法は、基板１０の上面１０ｔに複数のフレーム部品３１，４１，５０，５７を固定することにより、基板１０の上面１０ｔにフレーム３０を固定すること（Ｓ３）を備える。半導体素子２０，２５はフレーム３０の内側に配置されている。フレーム３０は複数のフレーム部品３１，４１，５０，５７を互いに組み立てることによって構成されている。特定的には、フレーム３０は、絶縁層１１上に、接着剤８０を用いて固定される。

基板１０の上面１０ｔに複数のフレーム部品３１，４１，５０，５７を固定すること（Ｓ３）は、複数のフレーム部品３１，４１，５０，５７を互いに組み立てることを含んでもよい。一例として、基板１０の上面１０ｔに複数のフレーム部品３１，４１，５０，５７を１つずつ順に固定することによって、フレーム３０が基板１０の上面１０ｔに固定されてもよい。この例では、接着剤８０を用いて複数のフレーム部品３１，４１，５０，５７が基板１０の上面１０ｔに固定されながら、接着剤８３を用いて複数のフレーム部品３１，４１，５０，５７が互いに組み立てられてもよい。別の例として、複数のフレーム部品３１，４１，５０，５７が互いに組み立てられた後に、複数のフレーム部品３１，４１，５０，５７が一括して基板１０の上面１０ｔに固定されてもよい。この別の例では、接着剤８３を用いて複数のフレーム部品３１，４１，５０，５７が互いに組み立てられた後に、接着剤８０を用いて複数のフレーム部品３１，４１，５０，５７が一括して基板１０の上面１０ｔに固定されてもよい。

基板１０の上面１０ｔに複数のフレーム部品３１，４１，５０，５７を固定すること（Ｓ３）は、複数のリード６５，７０，７５を基板１０の上面１０ｔに固定することを含んでもよい。特定的には、複数のリード６５，７０，７５は、接着剤８１を用いて基板１０の上面１０ｔに固定されてもよい。

基板１０の上面１０ｔに複数のフレーム部品３１，４１，５０，５７を固定すること（Ｓ３）は、様々なサイズ、形状及び貫通孔の位置を有する複数のフレーム部品から、フレーム３０の設計に適合した複数のフレーム部品３１，４１，５０，５７を選択することと、選択された複数のフレーム部品３１，４１，５０，５７の配置を決定することをさらに含んでもよい。

本実施の形態の半導体装置１の製造方法は、複数のリード６５，７０，７５を半導体素子２０，２５に電気的に接続すること（Ｓ４）を備える。複数のリード６５，７０，７５を半導体素子２０，２５に電気的に接続すること（Ｓ４）は、導電ワイヤ８５，８６，８７を介して、複数のリード６５，７０，７５を半導体素子２０，２５に電気的に接続することを含んでもよい。

本実施の形態の半導体装置１の製造方法は、半導体素子２０，２５を封止する封止部材９０を設けること（Ｓ５）とを備える。具体的には、液状の封止材料が半導体素子２０，２５を覆うように、フレーム３０の内側に液状の封止材料を流し込む。半導体素子２０，２５はフレーム３０の内側に配置されているため、フレーム３０は封止部材９０を堰き止めることができる。それから、液状の封止材料を硬化させる。こうして、半導体素子２０，２５を封止する封止部材９０が設けられる。

基板１０の上面１０ｔに半導体素子２０，２５を接合すること（Ｓ１）と、複数のフレーム部品３１，４１，５０，５７の１つ以上（３１，４１）に複数のリード６５，７０，７５を固定すること（Ｓ２）とは、いずれが先に行われてもよいし、同時に行われてもよい。基板１０の上面１０ｔにフレーム３０を固定すること（Ｓ３）と複数のリード６５，７０，７５を半導体素子２０，２５に電気的に接続すること（Ｓ４）とは、いずれが先に行われてもよいし、同時に行われてもよい。複数のフレーム部品３１，４１，５０，５７の１つ以上（３１，４１）に複数のリード６５，７０，７５を固定すること（Ｓ２）と、半導体素子２０，２５を封止する封止部材９０を設けること（Ｓ５）とは、同時に行われてもよい。例えば、半導体素子２０，２５が封止部材９０によって封止される際に、封止部材９０を用いて、複数のフレーム部品３１，４１，５０，５７の１つ以上（３１，４１）に複数のリード６５，７０，７５が固定されてもよい。

本実施の形態の半導体装置１の効果を説明する。
本実施の形態の半導体装置１は、上面１０ｔと下面１０ｂとを有する基板１０と、上面１０ｔ上に固定されるフレーム３０と、上面１０ｔ上に接合される半導体素子２０，２５と、半導体素子２０，２５に電気的に接続される複数のリード６５，７０，７５と、半導体素子２０，２５を封止する封止部材９０とを備える。半導体素子２０，２５はフレーム３０の内側に配置されている。フレーム３０は、互いに組み立てられた複数のフレーム部品３１，４１，５０，５７を含む。複数のリード６５，７０，７５は、複数のフレーム部品３１，４１，５０，５７の１つ以上（３１，４１）に固定されている。

本実施の形態の半導体装置１では、フレーム３０は、互いに組み立てられた複数のフレーム部品３１，４１，５０，５７を含む。複数のリード６５，７０，７５は、複数のフレーム部品３１，４１，５０，５７の１つ以上（３１，４１）に固定されている。複数のフレーム部品３１，４１，５０，５７の組み合わせを変更することによって、フレーム３０のサイズ、フレーム３０の形状及び複数のリード６５，７０，７５の位置の少なくとも１つが容易に変更され得る。本実施の形態の半導体装置１によれば、フレーム３０は、容易に設計変更され得るように構成されている。フレーム３０のサイズ、フレーム３０の形状及び複数のリード６５，７０，７５の位置の少なくとも１つが互いに異なる複数のタイプの半導体装置１が低コストかつ短期間で製造され得るように、本実施の形態の半導体装置１は構成されている。

本実施の形態の半導体装置１では、複数のフレーム部品３１，４１，５０，５７は、各々、半導体素子２０，２５に面する第１側面３４，４４，５１，５８と、第１側面３４，４４，５１，５８とは反対側の第２側面３５，４５，５２，５９と、第１側面３４，４４，５１，５８と第２側面３５，４５，５２，５９とを接続する第３側面３６，４６，５３，６０とを有している。第３側面３６，４６，５３，６０は、第１側面３４，４４，５１，５８及び第２側面３５，４５，５２，５９に対して傾いてもよい。複数のフレーム部品３１，４１，５０，５７の１つにおける第３側面３６，４６，５３，６０が、複数のフレーム部品３１，４１，５０，５７の別の１つにおける第３側面３６，４６，５３，６０に面するように、複数のフレーム部品３１，４１，５０，５７は互いに組み立てられてもよい。

本実施の形態の半導体装置１では、複数のフレーム部品３１，４１，５０，５７は、各々、第１側面３４，４４，５１，５８及び第２側面３５，４５，５２，５９に対して傾いている第３側面３６，４６，５３，６０を有している。複数のフレーム部品３１，４１，５０，５７の１つにおける第３側面３６，４６，５３，６０が、複数のフレーム部品３１，４１，５０，５７の別の１つにおける第３側面３６，４６，５３，６０に面するように、複数のフレーム部品３１，４１，５０，５７は互いに組み立てられている。第１側面３４，４４，５１，５８及び第２側面３５，４５，５２，５９に対して傾いている第３側面３６，４６，５３，６０によって、複数のフレーム部品３１，４１，５０，５７は相互に位置決めされ得る。本実施の形態の半導体装置１によれば、フレーム３０の形状が安定的に定められ得る。フレーム３０のサイズ、フレーム３０の形状及び複数のリード６５，７０，７５の位置の少なくとも１つが互いに異なる複数のタイプの半導体装置１が低コストかつ短期間で製造され得るように、本実施の形態の半導体装置１は構成されている。

本実施の形態の半導体装置１では、複数のフレーム部品３１，４１，５０，５７は、互いに接合されてもよい。互いに組み立てられた複数のフレーム部品３１，４１，５０，５７を含むフレーム３０の機械的強度が向上され得る。

本実施の形態の半導体装置１では、複数のフレーム部品３１，４１，５０，５７の１つ以上（３１，４１）は、それぞれ、貫通孔３３，４３を有する。複数のリード６５，７０，７５の少なくとも１つは、貫通孔３３，４３に差し込まれている。複数のフレーム部品３１，４１，５０，５７の１つ以上（３１，４１）における貫通孔３３，４３の位置が変更されるだけで、複数のリード６５，７０，７５の位置が容易に変更され得る。本実施の形態の半導体装置１によれば、フレーム３０は、複数のリード６５，７０，７５の位置が容易に変更され得るように構成されている。複数のリード６５，７０，７５の位置が互いに異なる複数のタイプの半導体装置１が低コストかつ短期間で製造され得るように、本実施の形態の半導体装置１は構成されている。

本実施の形態の半導体装置１では、封止部材９０は、複数のリード６５，７０，７５の少なくとも１つと貫通孔３３，４３との間に充填されている。複数のリード６５，７０，７５の少なくとも１つの周りにボイドが存在しない。本実施の形態の半導体装置１は、このボイドで発生する部分放電に起因する、リーク電流の発生と封止部材９０の劣化とを防ぐことができる。本実施の形態の半導体装置１は、向上された絶縁耐圧を有する。

本実施の形態の半導体装置１は、半導体素子２０，２５と複数のリード６５，７０，７５とを接続する導電ワイヤ８５，８６，８７をさらに備える。複数のリード６５，７０，７５の少なくとも１つは、第１リード部分６６，７１，７６と第２リード部分６７，７２，７７とを含む。第１リード部分６６，７１，７６は上面１０ｔに沿って延在している。第２リード部分６７，７２，７７は、貫通孔３３，４３を通って、第１リード部分６６，７１，７６から基板１０側とは反対の方向に延在している。第１リード部分６６，７１，７６は、上面１０ｔに固定されている。導電ワイヤ８５，８６，８７は、半導体素子２０，２５と第１リード部分６６，７１，７６とに接続されている。

基板１０上面１０ｔに沿って延在する第１リード部分６６，７１，７６が基板１０の上面１０ｔに固定されているため、複数のリード６５，７０，７５と基板１０（絶縁層１１）との接合面積が増加し得る。半導体素子２０，２５で発生する熱は、複数のリード６５，７０，７５から基板１０（絶縁層１１）に、低い熱抵抗で伝達され得る。第１リード部分６６，７１，７６が基板１０の上面１０ｔに固定されているため、基板１０の上面１０ｔに対する第１リード部分６６，７１，７６の位置が安定的に保たれ得る。導電ワイヤ８５，８６，８７が第１リード部分６６，７１，７６にボンディングされる際に、導電ワイヤ８５，８６，８７が第１リード部分６６，７１，７６に強固にボンディングされ得る。導電ワイヤ８５，８６，８７は、第１リード部分６６，７１，７６に容易にボンディングされ得る。

本実施の形態の半導体装置１では、基板１０は、上面１０ｔと下面１０ｂとを接続する側面１０ｓを有している。側面１０ｓの少なくとも一部は複数のフレーム部品３１，４１，５０，５７及び封止部材９０から露出している。半導体素子２０，２５で発生する熱は、基板１０の側面１０ｓから半導体装置１の外部に効率的に放散され得る。

本実施の形態の半導体装置１の製造方法は、基板１０の上面１０ｔに半導体素子２０，２５を接合すること（Ｓ１）と、複数のフレーム部品３１，４１，５０，５７の１つ以上（３１，４１）に複数のリード６５，７０，７５を固定すること（Ｓ２）とを備える。本実施の形態の半導体装置１の製造方法は、基板１０の上面１０ｔに複数のフレーム部品３１，４１，５０，５７を固定することにより、基板１０の上面１０ｔにフレーム３０を固定すること（Ｓ３）を備える。半導体素子２０，２５はフレーム３０の内側に配置されている。フレーム３０は複数のフレーム部品３１，４１，５０，５７を互いに組み立てることによって構成されている。本実施の形態の半導体装置１の製造方法は、複数のリード６５，７０，７５を半導体素子２０，２５に電気的に接続すること（Ｓ４）と、半導体素子２０，２５を封止する封止部材９０を設けること（Ｓ５）とを備える。

本実施の形態の半導体装置１の製造方法では、複数のフレーム部品３１，４１，５０，５７の１つ以上（３１，４１）に複数のリード６５，７０，７５が固定されている。フレーム３０は、複数のフレーム部品３１，４１，５０，５７を互いに組み立てることによって構成されている。複数のフレーム部品３１，４１，５０，５７の組み合わせを変更することによって、フレーム３０のサイズ、フレーム３０の形状及び複数のリード６５，７０，７５の位置の少なくとも１つが容易に変更され得る。本実施の形態の半導体装置１の製造方法によれば、フレーム３０の設計が容易に変更され得る。本実施の形態の半導体装置１の製造方法によれば、フレーム３０のサイズ、フレーム３０の形状及び複数のリード６５，７０，７５の位置の少なくとも１つが互いに異なる複数のタイプの半導体装置１が、低コストかつ短期間で製造され得る。

実施の形態２．
図６を参照して、実施の形態２に係る半導体装置１ａを説明する。本実施の形態の半導体装置１ａは、実施の形態１の半導体装置１と同様の構成を備えるが、主に以下の点で異なる。

本実施の形態の半導体装置１ａは、実施の形態１の半導体装置１における複数のフレーム部品３１，４１に代えて、複数のフレーム部品３１ａ，４１ａを含んでいる。本実施の形態の半導体装置１ａは、実施の形態１の半導体装置１における複数のリード６５，７０に代えて、複数のリード６５ａ，７０ａを含んでいる。

本実施の形態の半導体装置１ａでは、複数のリード６５ａ，７０ａの第２リード部分６７ａ，７２ａが上面１０ｔに近づくにつれて、上面１０ｔの平面視において第２リード部分６７ａ，７２ａが半導体素子２０，２５に近づくように、第２リード部分６７ａ，７２ａは上面１０ｔに対して傾いている。言い換えると、複数のリード６５ａ，７０ａの第２リード部分６７ａ，７２ａが上面１０ｔに近づくにつれて、上面１０ｔの平面視における第２リード部分６７ａ，７２ａと半導体素子２０，２５との間の第１の距離ｄ₁が小さくなるように、第２リード部分６７ａ，７２ａは上面１０ｔに対して傾いている。

複数のフレーム部品３１ａ，４１ａは、上面１０ｔに対して傾いた方向に延在する貫通孔３３ａ，４３ａを有している。第２リード部分６７ａ，７２ａは、貫通孔３３ａ，４３ａを貫通している。

本実施の形態の半導体装置１ａは、実施の形態１におけるリード７５に対応するリード（図示せず）を備えている。このリードも、リード６５ａ，７０ａと同様に、上面１０ｔに対して傾いてもよい。このリードが貫通する貫通孔（図示せず）も、上面１０ｔに対して傾いた方向に延在している。

本実施の形態の半導体装置１ａの効果は、実施の形態１の半導体装置１の効果に加えて、以下の効果を奏する。

本実施の形態の半導体装置１ａでは、第２リード部分６７ａ，７２ａが上面１０ｔに近づくにつれて、上面１０ｔの平面視において第２リード部分６７ａ，７２ａが半導体素子２０，２５に近づくように、第２リード部分６７ａ，７２ａは上面１０ｔに対して傾いている。封止部材９０から露出する第２リード部分６７ａ，７２ａの間の間隔が増加するため、半導体装置１ａの絶縁耐圧が向上され得る。第１リード部分６６，７１と半導体素子２０，２５との間の距離がさらに減少するため、半導体装置１ａにおける配線長がさらに短くなる。本実施の形態の半導体装置１ａは、さらに低減されたインダクタンスを有するため、サージ電圧の発生を抑制することができる。

実施の形態３．
図７を参照して、実施の形態３に係る半導体装置１ｂを説明する。本実施の形態の半導体装置１ｂは、実施の形態１の半導体装置１と同様の構成を備えるが、主に以下の点で異なる。

本実施の形態の半導体装置１ｂは、放熱部材１６をさらに備える。本実施の形態の半導体装置１ｂでは、基板１０は、上面１０ｔと下面１０ｂとを接続する側面１０ｓを有している。側面１０ｓの少なくとも一部は複数のフレーム部品３１，４１，５０，５７及び封止部材９０から露出している。放熱部材１６は、基板１０の側面１０ｓの少なくとも一部（例えば、絶縁層１１の側面及びヒートスプレッダ１５の側面）に接触している。

放熱部材１６は、半導体素子２０，２５において発生する熱を、半導体装置１ｂの外部に放散する。放熱部材１６は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、銅モリブデン（ＣｕＭｏ）合金、またはＡｌＳｉＣのような複合材料で構成されてもよい。

放熱部材１６は、基板１０の少なくとも一部を受け入れる窪み部１７と、放熱フィン１８とを含んでもよい。窪み部１７に収容された基板１０の側面１０ｓの少なくとも一部は、放熱部材１６に接触している。特定的には、基板１０の側面１０ｓの少なくとも一部は、放熱部材１６に面接触している。窪み部１７に収容された基板１０の下面１０ｂは、放熱部材１６に面接触している。放熱フィン１８を含む放熱部材１６は、半導体素子２０，２５において発生する熱を、半導体装置１ｂの外部に、さらに効率的に放散させることができる。

本実施の形態の半導体装置１ｂの効果は、実施の形態１の半導体装置１の効果に加えて、以下の効果を奏する。

本実施の形態の半導体装置１ｂは、放熱部材１６をさらに備える。本実施の形態の半導体装置１ｂでは、基板１０は、上面１０ｔと下面１０ｂとを接続する側面１０ｓを有している。側面１０ｓの少なくとも一部は複数のフレーム部品３１，４１，５０，５７及び封止部材９０から露出している。放熱部材１６は、基板１０の側面１０ｓの少なくとも一部に接触している。本実施の形態の半導体装置１ｂによれば、半導体素子２０，２５において発生する熱は、半導体装置１ｂの外部に、さらに効率的に放散され得る。

実施の形態４．
図８から図１０を参照して、実施の形態４に係る半導体装置１ｃを説明する。本実施の形態の半導体装置１ｃは、実施の形態１の半導体装置１と同様の構成を備えるが、主に以下の点で異なる。

本実施の形態の半導体装置１ｃでは、フレーム３０ｃは、互いに組み立てられた複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃを含む。複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃは、各々、半導体素子２０，２５に面する第１側面３４，４４，５１，５８と、第１側面３４，４４，５１，５８とは反対側の第２側面３５，４５，５２，５９と、第１側面３４，４４，５１，５８と第２側面３５，４５，５２，５９とを接続する階段状側面３６ｃ，４６ｃ，５３ｃ，６０ｃとを有する。複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃの１つにおける階段状側面３６ｃ，４６ｃ，５３ｃ，６０ｃは、複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃの別の１つにおける階段状側面３６ｃ，４６ｃ，５３ｃ，６０ｃに形状が適合している。複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃの１つにおける階段状側面３６ｃ，４６ｃ，５３ｃ，６０ｃが、複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃの別の１つにおける階段状側面３６ｃ，４６ｃ，５３ｃ，６０ｃに面するように、複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃは互いに組み立てられている。

複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃの１つにおける階段状側面３６ｃ，４６ｃ，５３ｃ，６０ｃは、複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃの別の１つにおける階段状側面３６ｃ，４６ｃ，５３ｃ，６０ｃに、面接触してもよい。複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃの１つにおける階段状側面３６ｃ，４６ｃ，５３ｃ，６０ｃは、複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃの別の１つにおける階段状側面３６ｃ，４６ｃ，５３ｃ，６０ｃに、接着剤８３を用いて接合されてもよい。

複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃは、各々、半導体素子２０，２５に面する第１側面３４，４４，５１，５８と、第１側面３４，４４，５１，５８とは反対側の第２側面３５，４５，５２，５９と、第１側面３４，４４，５１，５８及び第２側面３５，４５，５２，５９に沿う方向における両端部（３６ｃ，４６ｃ，５３ｃ，６０ｃ）とを有する。複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃの各々の両端部（３６ｃ，４６ｃ，５３ｃ，６０ｃ）は、階段状側面３６ｃ，４６ｃ，５３ｃ，６０ｃを含む。両端部（３６ｃ，４６ｃ，５３ｃ，６０ｃ）は、一方の端部と、他方の端部とを含む。一方の端部と他方の端部との間に１つ以上のリードが固定されてもよい。複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃの１つにおける一方の端部の階段状側面３６ｃ，４６ｃ，５３ｃ，６０ｃが複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃの別の１つにおける他方の端部の階段状側面３６ｃ，４６ｃ，５３ｃ，６０ｃに組み立てられることにより、複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃは互いに組み立てられている。

複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃの１つにおける一方の端部の階段状側面３６ｃ，４６ｃ，５３ｃ，６０ｃは、複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃの別の１つにおける他方の端部の階段状側面３６ｃ，４６ｃ，５３ｃ，６０ｃに、面接触してもよい。複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃの１つにおける一方の端部の階段状側面３６ｃ，４６ｃ，５３ｃ，６０ｃは、複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃの別の１つにおける他方の端部の階段状側面３６ｃ，４６ｃ，５３ｃ，６０ｃに、接着剤８３を用いて接合されてもよい。

複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃの一方の端部の階段状側面３６ｃ，４６ｃ，５３ｃ，６０ｃは互いに同じ形状を有し、かつ、複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃの他方の端部の階段状側面３６ｃ，４６ｃ，５３ｃ，６０ｃは互いに同じ形状を有してもよい。複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃの階段状側面３６ｃ，４６ｃ，５３ｃ，６０ｃは、基板１０の上面１０ｔの平面視において第１側面３４，４４，５１，５８の辺の長さが第２側面３５，４５，５２，５９の辺の長さがよりも短くなるように、構成されてもよい。

本実施の形態の半導体装置１ｃの効果は、実施の形態１の半導体装置１の効果に加えて、以下の効果を奏する。

本実施の形態の半導体装置１ｃでは、複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃは、各々、半導体素子２０，２５に面する第１側面３４，４４，５１，５８と、第１側面３４，４４，５１，５８とは反対側の第２側面３５，４５，５２，５９と、第１側面３４，４４，５１，５８と第２側面３５，４５，５２，５９とを接続する階段状側面３６ｃ，４６ｃ，５３ｃ，６０ｃとを有する。複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃの１つにおける階段状側面３６ｃ，４６ｃ，５３ｃ，６０ｃは、複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃの別の１つにおける階段状側面３６ｃ，４６ｃ，５３ｃ，６０ｃに形状が適合している。複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃの１つにおける階段状側面３６ｃ，４６ｃ，５３ｃ，６０ｃが、複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃの別の１つにおける階段状側面３６ｃ，４６ｃ，５３ｃ，６０ｃに面するように、複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃは互いに組み立てられている。

本実施の形態の半導体装置１ｃでは、複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃの１つにおける階段状側面３６ｃ，４６ｃ，５３ｃ，６０ｃが、複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃの別の１つにおける階段状側面３６ｃ，４６ｃ，５３ｃ，６０ｃに面するように、複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃは互いに組み立てられている。階段状側面３６ｃ，４６ｃ，５３ｃ，６０ｃによって、複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃは相互に位置決めされ得る。本実施の形態の半導体装置１ｃによれば、フレーム３０ｃの形状が安定的に定められ得る。フレーム３０ｃのサイズ、フレーム３０ｃの形状及び複数のリード６５，７０，７５の位置の少なくとも１つが互いに異なる複数のタイプの半導体装置１ｃが低コストかつ短期間で製造され得るように、本実施の形態の半導体装置１ｃは構成されている。

本実施の形態の半導体装置１ｃでは、複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃの１つにおける階段状側面３６ｃ，４６ｃ，５３ｃ，６０ｃが、複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃの別の１つにおける階段状側面３６ｃ，４６ｃ，５３ｃ，６０ｃに面するように、複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃは互いに組み立てられている。複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃは、互いに接合されている。複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃの階段状側面３６ｃ，４６ｃ，５３ｃ，６０ｃは互いに接合されるため、複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃは互いに増加された接合面積で接合され得る。互いに組み立てられた複数のフレーム部品３１ｃ，４１ｃ，５０ｃ，５７ｃを含むフレーム３０ｃの機械的強度がさらに向上され得る。

実施の形態５．
図１１から図１３を参照して、実施の形態５に係る半導体装置１ｄを説明する。本実施の形態の半導体装置１ｄは、実施の形態１の半導体装置１と同様の構成を備えるが、主に以下の点で異なる。

本実施の形態の半導体装置１ｄでは、フレーム３０ｄは、互いに組み立てられた複数のフレーム部品３１ｄ，４１ｄ，５０ｄ，５７ｄを含む。複数のフレーム部品３１ｄ，４１ｄ，５０ｄ，５７ｄは、各々、半導体素子２０，２５に面する第１側面３４，４４，５１，５８と、第１側面３４，４４，５１，５８とは反対側の第２側面３５，４５，５２，５９と、第１側面３４，４４，５１，５８及び第２側面３５，４５，５２，５９に沿う方向における両端部（３６ｄ１，３６ｄ２，４６ｄ１，４６ｄ２，５３ｄ１，５３ｄ２，６０ｄ１，６０ｄ２）とを有する。両端部（３６ｄ１，３６ｄ２，４６ｄ１，４６ｄ２，５３ｄ１，５３ｄ２，６０ｄ１，６０ｄ２）は、一方の端部３６ｄ１，４６ｄ１，５３ｄ１，６０ｄ１と、他方の端部３６ｄ２，４６ｄ２，５３ｄ２，６０ｄ２とを含む。一方の端部３６ｄ１，４６ｄ１と他方の端部３６ｄ２，４６ｄ２との間に１つ以上のリード６５，７０，７５が固定されてもよい。

両端部（３６ｄ１，３６ｄ２，４６ｄ１，４６ｄ２，５３ｄ１，５３ｄ２，６０ｄ１，６０ｄ２）は、凹部３８ｄ，４８ｄ，５５ｄ，６２ｄと凸部３９ｄ，４９ｄ，５６ｄ，６３ｄとを含む。特定的には、凹部３８ｄ，４８ｄ，５５ｄ，６２ｄは、複数のフレーム部品３１ｄ，４１ｄ，５０ｄ，５７ｄの一方の端部３６ｄ１，４６ｄ１，５３ｄ１，６０ｄ１に配置されてもよい。凸部３９ｄ，４９ｄ，５６ｄ，６３ｄは、複数のフレーム部品３１ｄ，４１ｄ，５０ｄ，５７ｄの他方の端部３６ｄ２，４６ｄ２，５３ｄ２，６０ｄ２に配置されてもよい。複数のフレーム部品３１ｄ，４１ｄ，５０ｄ，５７ｄの１つにおける凸部３９ｄ，４９ｄ，５６ｄ，６３ｄが複数のフレーム部品３１ｄ，４１ｄ，５０ｄ，５７ｄの別の１つにおける凹部３８ｄ，４８ｄ，５５ｄ，６２ｄに挿入されることにより、複数のフレーム部品３１ｄ，４１ｄ，５０ｄ，５７ｄは互いに組み立てられている。

複数のフレーム部品３１ｄ，４１ｄ，５０ｄ，５７ｄの１つにおける一方の端部３６ｄ１，４６ｄ１，５３ｄ１，６０ｄ１は、複数のフレーム部品３１ｄ，４１ｄ，５０ｄ，５７ｄの別の１つにおける他方の端部３６ｄ２，４６ｄ２，５３ｄ２，６０ｄ２に、面接触してもよい。複数のフレーム部品３１ｄ，４１ｄ，５０ｄ，５７ｄの１つにおける一方の端部３６ｄ１，４６ｄ１，５３ｄ１，６０ｄ１は、複数のフレーム部品３１ｄ，４１ｄ，５０ｄ，５７ｄの別の１つにおける他方の端部３６ｄ２，４６ｄ２，５３ｄ２，６０ｄ２に、接着剤８３を用いて接合されてもよい。

複数のフレーム部品３１ｄ，４１ｄ，５０ｄ，５７ｄの一方の端部３６ｄ１，４６ｄ１，５３ｄ１，６０ｄ１は互いに同じ形状を有し、かつ、複数のフレーム部品３１ｄ，４１ｄ，５０ｄ，５７ｄの他方の端部３６ｄ２，４６ｄ２，５３ｄ２，６０ｄ２は互いに同じ形状を有してもよい。

複数のフレーム部品３１ｄ，４１ｄ，５０ｄ，５７ｄの両端部（３６ｄ１，３６ｄ２，４６ｄ１，４６ｄ２，５３ｄ１，５３ｄ２，６０ｄ１，６０ｄ２）は、第１側面３４，４４，５１，５８と第２側面３５，４５，５２，５９とを接続する階段状側面を含んでもよい。複数のフレーム部品３１ｄ，４１ｄ，５０ｄ，５７ｄの階段状側面は、基板１０の上面１０ｔの平面視において第１側面３４，４４，５１，５８の辺の長さが第２側面３５，４５，５２，５９の辺の長さがよりも短くなるように、構成されてもよい。凸部３９ｄ，４９ｄ，５６ｄ，６３ｄは、複数のフレーム部品３１ｄ，４１ｄ，５０ｄ，５７ｄの階段状側面上に配置されてもよい。凹部３８ｄ，４８ｄ，５５ｄ，６２ｄの一部は、複数のフレーム部品３１ｄ，４１ｄ，５０ｄ，５７ｄの階段状側面上に配置されてもよい。

本実施の形態の半導体装置１ｄの効果は、実施の形態１の半導体装置１の効果に加えて、以下の効果を奏する。

本実施の形態の半導体装置１ｄでは、複数のフレーム部品３１ｄ，４１ｄ，５０ｄ，５７ｄは、各々、半導体素子２０，２５に面する第１側面３４，４４，５１，５８と、第１側面３４，４４，５１，５８とは反対側の第２側面３５，４５，５２，５９と、第１側面３４，４４，５１，５８及び第２側面３５，４５，５２，５９に沿う方向における両端部（３６ｄ１，３６ｄ２，４６ｄ１，４６ｄ２，５３ｄ１，５３ｄ２，６０ｄ１，６０ｄ２）とを有する。両端部（３６ｄ１，３６ｄ２，４６ｄ１，４６ｄ２，５３ｄ１，５３ｄ２，６０ｄ１，６０ｄ２）は、凸部３９ｄ，４９ｄ，５６ｄ，６３ｄと凹部３８ｄ，４８ｄ，５５ｄ，６２ｄとを含む。複数のフレーム部品３１ｄ，４１ｄ，５０ｄ，５７ｄの１つにおける凸部３９ｄ，４９ｄ，５６ｄ，６３ｄが複数のフレーム部品３１ｄ，４１ｄ，５０ｄ，５７ｄの別の１つにおける凹部３８ｄ，４８ｄ，５５ｄ，６２ｄに挿入されることにより、複数のフレーム部品３１ｄ，４１ｄ，５０ｄ，５７ｄは互いに組み立てられている。

本実施の形態の半導体装置１ｄでは、複数のフレーム部品３１ｄ，４１ｄ，５０ｄ，５７ｄの１つにおける凸部３９ｄ，４９ｄ，５６ｄ，６３ｄが複数のフレーム部品３１ｄ，４１ｄ，５０ｄ，５７ｄの別の１つにおける凹部３８ｄ，４８ｄ，５５ｄ，６２ｄに挿入されることにより、複数のフレーム部品３１ｄ，４１ｄ，５０ｄ，５７ｄは互いに組み立てられている。複数のフレーム部品３１ｄ，４１ｄ，５０ｄ，５７ｄの１つにおける凸部３９ｄ，４９ｄ，５６ｄ，６３ｄと複数のフレーム部品３１ｄ，４１ｄ，５０ｄ，５７ｄの別の１つにおける凹部３８ｄ，４８ｄ，５５ｄ，６２ｄとによって、複数のフレーム部品３１ｄ，４１ｄ，５０ｄ，５７ｄは相互に位置決めされ得る。本実施の形態の半導体装置１ｄによれば、フレーム３０ｄの形状が安定的に定められ得る。フレーム３０ｄのサイズ、フレーム３０ｄの形状及び複数のリード６５，７０，７５の位置の少なくとも１つが互いに異なる複数のタイプの半導体装置１ｄが低コストかつ短期間で製造され得るように、本実施の形態の半導体装置１ｄは構成されている。

本実施の形態の半導体装置１ｄでは、複数のフレーム部品３１ｄ，４１ｄ，５０ｄ，５７ｄの１つにおける凸部３９ｄ，４９ｄ，５６ｄ，６３ｄが複数のフレーム部品３１ｄ，４１ｄ，５０ｄ，５７ｄの別の１つにおける凹部３８ｄ，４８ｄ，５５ｄ，６２ｄに挿入されることにより、複数のフレーム部品３１ｄ，４１ｄ，５０ｄ，５７ｄは互いに組み立てられている。複数のフレーム部品３１ｄ，４１ｄ，５０ｄ，５７ｄは、互いに接合されている。複数のフレーム部品３１ｄ，４１ｄ，５０ｄ，５７ｄは互いに増加された接合面積で接合され得る。互いに組み立てられた複数のフレーム部品３１ｄ，４１ｄ，５０ｄ，５７ｄを含むフレーム３０ｄの機械的強度がさらに向上され得る。

実施の形態６．
図１４を参照して、実施の形態６に係る半導体装置１ｅを説明する。本実施の形態の半導体装置１ｅは、実施の形態１の半導体装置１と同様の構成を備えるが、主に以下の点で異なる。

本実施の形態の半導体装置１ｅは、実施の形態１の半導体装置１における複数のフレーム部品３１，４１に代えて、複数のフレーム部品３１ｅ，４１ｅを含んでいる。本実施の形態の半導体装置１ｅは、実施の形態１の半導体装置１における複数のリード６５，７０に代えて、複数のリード６５ｅ，７０ｅを含んでいる。

複数のリード６５ｅ，７０ｅの少なくとも１つは、第１リード部分６６，７１と第２リード部分６７，７２と第３リード部分６８，７３とを含む。本実施の形態では、複数のリード６５ｅ，７０ｅは、第１リード部分６６，７１と第２リード部分６７，７２と第３リード部分６８，７３とを含む。

第１リード部分６６，７１は上面１０ｔに沿って延在している。第１リード部分６６，７１は、基板１０側とは反対側の突出部３２，４２の表面３２ｅ，４２ｅに面接触してもよい。第２リード部分６７，７２は、第１リード部分６６，７１から基板１０側とは反対側に向かって延在している。第３リード部分６８，７３は、貫通孔３３，４３を通って、第１リード部分６６，７１から基板１０側に向かって延在している。第３リード部分６８，７３は、複数のフレーム部品３１ｅ，４１ｅ，５０，５７の１つ以上（３１ｅ，４１ｅ）から基板１０の上面１０ｔに向けて突出している。第３リード部分６８，７３が、フレーム部品３１ｅ，４１ｅに固定されてもよい。

第２リード部分６７，７２は第１リード部分６６，７１の一方の端部に接続され、第３リード部分６８，７３は第１リード部分６６，７１の反対側の端部に接続されてもよい。導電ワイヤ８５は、半導体素子２０と第１リード部分６６とに接続されている。導電ワイヤ８６は、半導体素子２０，２５と第１リード部分７１とに接続されている。

本実施の形態の半導体装置１ｅは、実施の形態１におけるリード７５に対応するリード（図示せず）を備えている。このリードも、リード６５ｅ，７０ｅと同様に構成されてもよい。

複数のリード６５ｅ，７０ｅの少なくとも１つは、基板１０の上面１０ｔに接触してもよい。本実施の形態では、複数のリード６５ｅ，７０ｅは、基板１０の上面１０ｔに接触している。特定的には、複数のリード６５ｅ，７０ｅの少なくとも１つの第３リード部分６８，７３は、基板１０の上面１０ｔに接触してもよい。本実施の形態では、複数のリード６５ｅ，７０ｅの第３リード部分６８，７３は、基板１０の上面１０ｔに接触している。

本実施の形態の半導体装置１ｅは、実施の形態１の半導体装置１と同様の効果を奏するが、以下の点で異なる。

本実施の形態の半導体装置１ｅは、半導体素子２０，２５と複数のリード６５ｅ，７０ｅの少なくとも１つとを接続する導電ワイヤ８５，８６をさらに備える。複数のリード６５ｅ，７０ｅの少なくとも１つは、第１リード部分６６，７１と第２リード部分６７，７２と第３リード部分６８，７３とを含む。第１リード部分６６，７１は上面１０ｔに沿って延在している。第２リード部分６７，７２は、第１リード部分６６，７１から基板１０側とは反対側に向かって延在している。第３リード部分６８，７３は、貫通孔３３，４３を通って、第１リード部分６６，７１から基板１０側に向かって延在している。導電ワイヤ８５，８６は、半導体素子２０，２５と第１リード部分６６，７１とに接続されている。第３リード部分６８，７３は、上面１０ｔに接触している。

本実施の形態の半導体装置１ｅでは、第３リード部分６８，７３は、導電ワイヤ８５，８６が接続される第１リード部分６６，７１から基板１０側に向かって延在している。そのため、本実施の形態の半導体装置１ｅにおける第１リード部分６６，７１は、実施の形態１の半導体装置１ｅにおける第１リード部分６６，７１よりも上方に位置する。本実施の形態の半導体装置１ｅは、導電ワイヤ８５，８６が第１リード部分６６，７１に容易にボンディングされ得るように構成されている。本実施の形態の半導体装置１ｅは、導電ワイヤ８５，８６と第１リード部分６６，７１との間のボンディングが容易に検査され得るように構成されている。

本実施の形態の半導体装置１ｅでは、第３リード部分６８，７３は、導電ワイヤ８５，８６が接続される第１リード部分６６，７１から基板１０側に向かって延在している。第３リード部分６８，７３は、基板１０の上面１０ｔに接触している。そのため、基板１０の上面１０ｔに対する第１リード部分６６，７１の位置が安定的に保たれ得る。導電ワイヤ８５，８６が第１リード部分６６，７１にボンディングされる際に、導電ワイヤ８５，８６が第１リード部分６６，７１に強固にボンディングされ得るように、本実施の形態の半導体装置１ｅは構成されている。本実施の形態の半導体装置１ｅは、導電ワイヤ８５，８６が第１リード部分６６，７１に容易にボンディングされ得るように構成されている。

本実施の形態の半導体装置１ｅは、半導体素子２０，２５と複数のリード６５ｅ，７０ｅの少なくとも１つとを接続する導電ワイヤ８５，８６をさらに備える。複数のフレーム部品３１ｅ，４１ｅ，５０，５７の１つ以上（３１ｅ，４１ｅ）は、半導体素子２０，２５に向けて突出する突出部３２，４２を含む。複数のリード６５ｅ，７０ｅの少なくとも１つは、第１リード部分６６，７１と第２リード部分６７，７２とを含む。第１リード部分６６，７１は上面１０ｔに沿って延在している。第２リード部分６７，７２は、第１リード部分６６，７１から基板１０側とは反対側に向かって延在している。導電ワイヤ８５，８６は、半導体素子２０，２５と第１リード部分６６，７１とに接続されている。第１リード部分６６，７１は、基板１０側とは反対側の突出部３２，４２の表面３２ｅ，４２ｅに面接触している。

本実施の形態の半導体装置１ｅでは、導電ワイヤ８５，８６が接続される第１リード部分６６，７１は、基板１０側とは反対側の突出部３２，４２の表面３２ｅ，４２ｅに面接触している。そのため、本実施の形態の半導体装置１ｅにおける第１リード部分６６，７１は、実施の形態１の半導体装置１における第１リード部分６６，７１よりも上方に位置する。本実施の形態の半導体装置１ｅは、導電ワイヤ８５，８６が第１リード部分６６，７１に容易にボンディングされ得るように構成されている。本実施の形態の半導体装置１ｅは、導電ワイヤ８５，８６と第１リード部分６６，７１との間のボンディングが容易に検査され得るように構成されている。

本実施の形態の半導体装置１ｅでは、導電ワイヤ８５，８６が接続される第１リード部分６６，７１は、基板１０側とは反対側の突出部３２，４２の表面３２ｅ，４２ｅに面接触している。そのため、基板１０の上面１０ｔに対する第１リード部分６６，７１の位置が安定的に保たれ得る。導電ワイヤ８５，８６が第１リード部分６６，７１にボンディングされる際に、導電ワイヤ８５，８６が第１リード部分６６，７１に強固にボンディングされ得るように、本実施の形態の半導体装置１ｅは構成されている。本実施の形態の半導体装置１ｅは、導電ワイヤ８５，８６が第１リード部分６６，７１に容易にボンディングされ得るように構成されている。

実施の形態７．
図１５を参照して、実施の形態７に係る半導体装置１ｆを説明する。本実施の形態の半導体装置１ｆは、実施の形態１の半導体装置１と同様の構成を備えるが、主に以下の点で異なる。

本実施の形態の半導体装置１ｆは、実施の形態１の半導体装置１における複数のフレーム部品３１，４１に代えて、複数のフレーム部品３１ｆ，４１ｆを含んでいる。本実施の形態の半導体装置１ｆは、実施の形態１の半導体装置１における複数のリード６５，７０に代えて、複数のリード６５ｆ，７０ｆを含んでいる。

本実施の形態の半導体装置１ｆは、複数のフレーム部品３１ｆ，４１ｆ，５０，５７の１つ以上（３１ｆ，４１ｆ）は、半導体素子２０，２５に向けて突出する突出部３２，４２と、基板１０側とは反対側の突出部３２，４２の表面３２ｆ，４２ｆ上に設けられるパッド部３７ｆ，４７ｆとを含む。導電ワイヤ８５は、半導体素子２０とパッド部３７ｆとに接続されている。導電ワイヤ８６は、半導体素子２０，２５とパッド部４７ｆとに接続されている。複数のリード６５ｆ，７０ｆの少なくとも１つと導電ワイヤ８５，８６とはパッド部３７ｆ，４７ｆに接続されている。本実施の形態では、複数のリード６５ｆ，７０ｆと導電ワイヤ８５，８６とはパッド部３７ｆ，４７ｆに接続されている。

上面１０ｔの平面視において、パッド部３７ｆ，４７ｆは、複数のリード６５ｆ，７０ｆよりも広い幅を有してもよい。パッド部３７ｆ，４７ｆは、貫通孔３３，４３の表面上と、突出部３２，４２の基板１０側の表面上とにさらに設けられてもよい。パッド部３７ｆ，４７ｆは、第２貫通孔３８ｆ，４８ｆを有してもよい。パッド部３７ｆ，４７ｆは、例えば、銅（Ｃｕ）で構成されてもよい。パッド部３７ｆ，４７ｆの表面は、錫（Ｓｎ）、ニッケル（Ｎｉ）または金（Ａｕ）でメッキされてもよい。

基板１０の上面１０ｔに垂直な断面において、複数のリード６５ｆ，７０ｆの少なくとも１つは、真っ直ぐに延在している。複数のリード６５ｆ，７０ｆの少なくとも１つは、複数のフレーム部品３１ｆ，４１ｆ，５０，５７の１つ以上（３１ｆ，４１ｆ）から基板１０の上面１０ｔに向けて突出している。複数のリード６５ｆ，７０ｆの少なくとも１つは、基板１０の上面１０ｔに接触してもよい。特定的には、複数のリード６５ｆ，７０ｆの少なくとも１つは、パッド部３７ｆ，４７ｆの第２貫通孔３８ｆ，４８ｆを通って、基板１０の上面１０ｔに接触してもよい。複数のリード６５ｆ，７０ｆの少なくとも１つは、第２貫通孔３８ｆ，４８ｆにおいて、パッド部３７ｆ，４７ｆに接触してもよい。

本実施の形態の半導体装置１ｆは、実施の形態１におけるリード７５に対応するリード（図示せず）を備えている。このリードも、リード６５ｆ，７０ｆと同様に構成されてもよい。フレーム部品４１ｆは、このリードに対応するパッド部（図示せず）を含んでもよい。

本実施の形態の半導体装置１ｆは、実施の形態１の半導体装置１と同様の効果を奏するが、以下の点で異なる。

本実施の形態の半導体装置１ｆは、導電ワイヤ８５，８６をさらに備える。複数のフレーム部品３１ｆ，４１ｆ，５０，５７の１つ以上（３１ｆ，４１ｆ）は、半導体素子２０，２５に向けて突出する突出部３２，４２と、基板１０側とは反対側の突出部３２，４２の表面３２ｆ，４２ｆ上に設けられるパッド部３７ｆ，４７ｆとを含む。導電ワイヤ８５，８６は、半導体素子２０，２５とパッド部３７ｆ，４７ｆとに接続される。複数のリード６５ｆ，７０ｆの少なくとも１つと導電ワイヤ８５，８６とはパッド部３７ｆ，４７ｆに接続される。

本実施の形態の半導体装置１ｆでは、導電ワイヤ８５，８６が接続されるパッド部３７ｆ，４７ｆは、基板１０側とは反対側の突出部３２，４２の表面３２ｆ，４２ｆ上に設けられている。本実施の形態の半導体装置１ｆにおけるパッド部３７ｆ，４７ｆは、実施の形態１の半導体装置１における第１リード部分６６，７１，７６よりも上方に位置する。本実施の形態の半導体装置１ｆは、導電ワイヤ８５，８６がパッド部３７ｆ，４７ｆに容易にボンディングされ得るように構成されている。本実施の形態の半導体装置１ｆは、導電ワイヤ８５，８６とパッド部３７ｆ，４７ｆとの間のボンディングが容易に検査され得るように構成されている。

本実施の形態の半導体装置１ｆでは、導電ワイヤ８５，８６が接続されるパッド部３７ｆ，４７ｆは、基板１０側とは反対側の突出部３２，４２の表面３２ｆ，４２ｆ上に設けられている。そのため、基板１０の上面１０ｔに対するパッド部３７ｆ，４７ｆの位置が安定的に保たれ得る。導電ワイヤ８５，８６がパッド部３７ｆ，４７ｆにボンディングされる際に、導電ワイヤ８５，８６がパッド部３７ｆ，４７ｆに強固にボンディングされ得るように、本実施の形態の半導体装置１ｆは構成されている。本実施の形態の半導体装置１ｆは、導電ワイヤ８５，８６がパッド部３７ｆ，４７ｆに容易にボンディングされ得るように構成されている。

実施の形態８．
図１６を参照して、実施の形態８に係る半導体装置１ｇを説明する。本実施の形態の半導体装置１ｇは、実施の形態１の半導体装置１と同様の構成を備えるが、主に以下の点で異なる。

本実施の形態の半導体装置１ｇは、実施の形態１の半導体装置１における複数のフレーム部品３１，４１に代えて、複数のフレーム部品３１ｇ，４１ｇを含んでいる。本実施の形態の半導体装置１ｇは、基板１０側とは反対側の複数のフレーム部品３１ｇ，４１ｇの表面上に設けられる堰部３７ｇ，４７ｇをさらに備える。

本実施の形態の半導体装置１ｇでは、複数のフレーム部品３１ｇ，４１ｇは、各々、平板の形状を有している。堰部３７ｇ，４７ｇは、例えば、シリコーン樹脂のような樹脂材料で構成されてもよい。堰部３７ｇ，４７ｇは、複数のフレーム部品３１ｇ，４１ｇの表面上に樹脂材料を塗布して硬化させることによって形成されてもよい。

本実施の形態の半導体装置１ｇは、実施の形態１における複数のフレーム部品５０，５７に対応する複数のフレーム部品（図示せず）を備えている。この複数のフレーム部品も、複数のフレーム部品３１ｇ，４１ｇと同様に構成されている。この複数のフレーム部品の表面上にも堰部３７ｇ，４７ｇが設けられている。

本実施の形態の半導体装置１ｇの効果は、実施の形態１の半導体装置１の効果に加えて、以下の効果を奏する。

本実施の形態の半導体装置１ｇは、基板１０側とは反対側の複数のフレーム部品３１ｇ，４１ｇの表面上に設けられる堰部３７ｇ，４７ｇをさらに備える。複数のフレーム部品３１ｇ，４１ｇは、各々、平板の形状を有している。複数のフレーム部品３１ｇ，４１ｇは、平板の形状を有しているため、複数のフレーム部品３１ｇ，４１ｇは、製造コストが低減され得るように構成されている。本実施の形態の半導体装置１ｇは、基板１０側とは反対側の複数のフレーム部品３１ｇ，４１ｇの表面上に設けられる堰部３７ｇ，４７ｇをさらに備える。封止部材９０の量に応じて、堰部３７ｇ，４７ｇの高さは容易に変更され得る。

実施の形態９．
図１７及び図１８を参照して、実施の形態８に係る半導体装置１ｈを説明する。本実施の形態の半導体装置１ｈは、実施の形態１の半導体装置１と同様の構成を備えるが、主に以下の点で異なる。

本実施の形態の半導体装置１ｈは、実施の形態１の半導体装置１における複数のフレーム部品３１，４１に代えて、複数のフレーム部品３１ｈ，４１ｈを含んでいる。本実施の形態の半導体装置１ｈは、実施の形態１の半導体装置１における複数のリード６５，７０に代えて、複数のリード６５ｈ，７０ｈを含んでいる。

複数のフレーム部品３１ｈ，４１ｈは、各々、平板の形状を有している。複数のフレーム部品３１ｈ，４１ｈは、製造コストが低減され得るように構成されている。複数のフレーム部品３１ｈ，４１ｈは、基板１０の上面１０ｔに沿って延在する貫通孔３３ｈ，４３ｈを有している。

複数のフレーム部品３１ｈ，４１ｈが上面１０ｔから離れるにつれて、上面１０ｔの平面視において複数のフレーム部品３１ｈ，４１ｈが半導体素子２０，２５に近づくように、複数のフレーム部品３１ｈ，４１ｈは上面１０ｔに対して傾いている。言い換えると、複数のフレーム部品３１ｈ，４１ｈが上面１０ｔから離れるにつれて、上面１０ｔの平面視における複数のフレーム部品３１ｈ，４１ｈと半導体素子２０，２５との間の第２の距離ｄ₂が小さくなるように、複数のフレーム部品３１ｈ，４１ｈは上面１０ｔに対して傾いている。

本実施の形態の半導体装置１ｈは、実施の形態１におけるリード７５に対応するリード（図示せず）を備えている。このリードも、リード６５ｈ，７０ｈと同様に構成されてもよい。本実施の形態の半導体装置１ｈは、実施の形態１における複数のフレーム部品５０，５７に対応する複数のフレーム部品（図示せず）を備えている。この複数のフレーム部品も、複数のフレーム部品３１ｈ，４１ｈと同様に構成されている。

本実施の形態の複数のリード６５ｈ，７０ｈは、実施の形態１の複数のリード６５，７０と異なり、屈曲された円柱の形状を有している。複数のリード６５ｈ，７０ｈの少なくとも１つは、第１リード部分６６ｈ，７１ｈと第２リード部分６７ｈ，７２ｈとパッド部６８ｈ，７３ｈとを含む。第１リード部分６６ｈ，７１ｈは上面１０ｔに沿って延在している。第１リード部分６６ｈ，７１ｈは、貫通孔３３ｈ，４３ｈを通って、封止部材９０から半導体装置１ｈの外部まで延在してもよい。第２リード部分６７ｈ，７２ｈは、第１リード部分６６ｈ，７１ｈから基板１０側とは反対側に向かって延在している。第１リード部分６６ｈ，７１ｈが、フレーム部品３１ｈ，４１ｈに固定されてもよい。

パッド部６８ｈ，７３ｈは第１リード部分６６ｈ，７１ｈに一体化されている。上面１０ｔの平面視において、パッド部６８ｈ，７３ｈは、第１リード部分６６ｈ，７１ｈよりも広い幅を有している。本明細書において、幅は、第１リード部分６６ｈ，７１ｈが延在する方向に直交する方向における長さを意味する。導電ワイヤ８５，８６は、半導体素子２０，２５とパッド部６８ｈ，７３ｈとに接続されている。パッド部６８ｈ，７３ｈは、平坦な表面を有している。パッド部６８ｈ，７３ｈは、円柱形状を有する複数のリード６５ｈ，７０ｈの端部を押し潰すことによって形成されてもよい。

本実施の形態の半導体装置１ｈは、実施の形態１の半導体装置１と同様の効果を奏するが、以下の点で異なる。

本実施の形態の半導体装置１ｈは、導電ワイヤ８５，８６をさらに備える。複数のリード６５ｈ，７０ｈの少なくとも１つは、第１リード部分６６ｈ，７１ｈと第２リード部分６７ｈ，７２ｈとパッド部６８ｈ，７３ｈとを含む。第１リード部分６６ｈ，７１ｈは上面１０ｔに沿って延在している。第２リード部分６７ｈ，７２ｈは、第１リード部分６６ｈ，７１ｈから基板１０側とは反対側に向かって延在している。パッド部６８ｈ，７３ｈは第１リード部分６６ｈ，７１ｈに一体化されている。上面１０ｔの平面視において、パッド部６８ｈ，７３ｈは、第１リード部分６６ｈ，７１ｈよりも広い幅を有している。導電ワイヤ８５，８６は、半導体素子２０，２５とパッド部６８ｈ，７３ｈとに接続されている。

本実施の形態の半導体装置１ｈでは、パッド部６８ｈ，７３ｈは第１リード部分６６ｈ，７１ｈよりも広い幅を有している。導電ワイヤ８５，８６は、パッド部６８ｈ，７３ｈに接続されている。そのため、導電ワイヤ８５，８６は、パッド部６８ｈ，７３ｈに容易にボンディングされ得る。

本実施の形態の半導体装置１ｈでは、複数のフレーム部品３１ｈ，４１ｈが上面１０ｔから離れるにつれて、上面１０ｔの平面視において複数のフレーム部品３１ｈ，４１ｈが半導体素子２０，２５に近づくように、複数のフレーム部品３１ｈ，４１ｈは上面１０ｔに対して傾いてもよい。液状の封止材料は、半導体素子２０，２５から複数のフレーム部品３１ｈ，４１ｈに向かって流れる。複数のフレーム部品３１ｈ，４１ｈは、上面１０ｔに対して、液状の封止材料が流れる方向とは反対方向に傾いている。複数のフレーム部品３１ｈ，４１ｈは、半導体素子２０，２５から複数のフレーム部品３１ｈ，４１ｈに向かって流れる液状の封止材料をより確実に堰き止めることができる。

今回開示された実施の形態１から実施の形態９はすべての点で例示であって制限的なものではないと考えられるべきである。矛盾のない限り、今回開示された実施の形態１から実施の形態９の少なくとも２つを組み合わせてもよい。例えば、実施の形態２，３，６−９の半導体装置１ａ，１ｂ，１ｅ−１ｈにおいて、複数のフレーム部品３１，３１ｅ−３１ｈ，４１，４１ｅ−４１ｈ，５０，５７は、実施の形態４の階段状側面３６ｃ，４６ｃ，５３ｃ，６０ｃを含んでもよい。実施の形態２，３，６−９の半導体装置１ａ，１ｂ，１ｅ−１ｈにおいて、複数のフレーム部品３１，３１ｅ−３１ｈ，４１，４１ｅ−４１ｈ，５０，５７は、実施の形態５の凹部３８ｄ，４８ｄ，５５ｄ，６２ｄ及び凸部３９ｄ，４９ｄ，５６ｄ，６３ｄを含んでもよい。実施の形態２，４−９の半導体装置１ａ，１ｃ−１ｈにおいて、実施の形態３の放熱部材１６をさらに設けてもよい。本発明の範囲は、上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。

１，１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ 半導体装置、１０ 基板、１０ｂ 下面、１０ｓ 側面、１０ｔ 上面、１１ 絶縁層、１２ 導電層、１５ ヒートスプレッダ、１６ 放熱部材、１７ 窪み部、１８ 放熱フィン、２０，２５ 半導体素子、２１ 第１電極、２２ 第２電極、２３ 第３電極、２４，２９ 導電性接合部材、２６ 第４電極、２７ 第５電極、３０，３０ｃ，３０ｄ フレーム、３１，３１ａ，３１ｃ，３１ｄ，３１ｅ，３１ｆ，３１ｇ，３１ｈ，４１，４１ａ，４１ｃ，４１ｄ，４１ｅ，４１ｆ，４１ｇ，４１ｈ，５０，５０ｃ，５０ｄ，５７，５７ｃ，５７ｄ フレーム部品、３２，４２，５４，６１ 突出部、３２ｅ，３２ｆ，４２ｅ，４２ｆ 表面、３３，３３ａ，３３ｈ，４３，４３ａ，４３ｈ 貫通孔、３４，４４，５１，５８ 第１側面、３５，４５，５２，５９ 第２側面、３６，４６，５３，６０ 第３側面、３６ｃ，４６ｃ，５３ｃ，６０ｃ 階段状側面、３６ｄ１，４６ｄ１，５３ｄ１，６０ｄ１ 一方の端部、３６ｄ２，４６ｄ２，５３ｄ２，６０ｄ２ 他方の端部、３７ｆ，４７ｆ パッド部、３７ｇ，４７ｇ 堰部、３８ｄ，４８ｄ，５５ｄ，６２ｄ 凹部、３８ｆ，４８ｆ 第２貫通孔、３９ｄ，４９ｄ，５６ｄ，６３ｄ 凸部、６５，６５ａ，６５ｅ，６５ｆ，６５ｈ，７０，７０ａ，７０ｅ，７０ｆ，７０ｈ，７５ リード、６６，６６ｈ，７１，７１ｈ，７６ 第１リード部分、６７，６７ａ，６７ｈ，７２，７２ａ，７２ｈ，７７ 第２リード部分、６８，７３ 第３リード部分、６８ｈ，７３ｈ パッド部、８０，８１，８３ 接着剤、８５，８６，８７ 導電ワイヤ、９０ 封止部材。

Claims (17)

1. 上面と下面とを有する基板と、
   前記上面上に固定されるフレームと、
   前記上面上に接合される半導体素子とを備え、前記半導体素子は前記フレームの内側に配置され、さらに、
   前記半導体素子に電気的に接続される複数のリードと、
   前記半導体素子を封止する封止部材とを備え、
   前記フレームは、互いに組み立てられた複数のフレーム部品を含み、
   前記複数のリードは、前記複数のフレーム部品の１つ以上に固定されている、半導体装置。
2. 前記複数のフレーム部品は、各々、前記半導体素子に面する第１側面と、前記第１側面とは反対側の第２側面と、前記第１側面と前記第２側面とを接続する第３側面とを有し、
   前記第３側面は、前記第１側面及び前記第２側面に対して傾いており、
   前記複数のフレーム部品の１つにおける前記第３側面が、前記複数のフレーム部品の別の１つにおける前記第３側面に面するように、前記複数のフレーム部品は互いに組み立てられている、請求項１に記載の半導体装置。
3. 前記複数のフレーム部品は、各々、前記半導体素子に面する第１側面と、前記第１側面とは反対側の第２側面と、前記第１側面と前記第２側面とを接続する階段状側面とを有し、
   前記複数のフレーム部品の１つにおける前記階段状側面は、前記複数のフレーム部品の別の１つにおける前記階段状側面に形状が適合しており、
   前記複数のフレーム部品の前記１つにおける前記階段状側面が、前記複数のフレーム部品の前記別の１つにおける前記階段状側面に面するように、前記複数のフレーム部品は互いに組み立てられている、請求項１に記載の半導体装置。
4. 前記複数のフレーム部品は、各々、前記半導体素子に面する第１側面と、前記第１側面とは反対側の第２側面と、前記第１側面及び前記第２側面に沿う方向における両端部とを有し、
   前記両端部は、凸部と凹部とを含み、
   前記複数のフレーム部品の１つにおける前記凸部が前記複数のフレーム部品の別の１つにおける前記凹部に挿入されることにより、前記複数のフレーム部品は互いに組み立てられている、請求項１に記載の半導体装置。
5. 前記複数のフレーム部品は、互いに接合されている、請求項１から請求項４のいずれか１項に記載の半導体装置。
6. 前記複数のフレーム部品の前記１つ以上は、それぞれ、貫通孔を有し、
   前記複数のリードの少なくとも１つは、前記貫通孔に差し込まれており、
   前記封止部材は、前記複数のリードの前記少なくとも１つと前記貫通孔との間に充填されている、請求項１から請求項５のいずれか１項に記載の半導体装置。
7. 前記半導体素子と前記複数のリードとを接続する導電ワイヤをさらに備え、
   前記複数のリードの前記少なくとも１つは、第１リード部分と第２リード部分とを含み、
   前記第１リード部分は前記上面に沿って延在し、
   前記第２リード部分は、前記貫通孔を通って、前記第１リード部分から前記基板側とは反対の方向に延在し、
   前記第１リード部分は、前記上面に固定され、
   前記導電ワイヤは、前記半導体素子と前記第１リード部分とに接続される、請求項６に記載の半導体装置。
8. 前記第２リード部分が前記上面に近づくにつれて、前記上面の平面視において前記第２リード部分が前記半導体素子に近づくように、前記第２リード部分は前記上面に対して傾いている、請求項７に記載の半導体装置。
9. 前記半導体素子と前記複数のリードの前記少なくとも１つとを接続する導電ワイヤをさらに備え、
   前記複数のリードの前記少なくとも１つは、第１リード部分と第２リード部分と第３リード部分とを含み、
   前記第１リード部分は前記上面に沿って延在し、
   前記第２リード部分は、前記第１リード部分から前記基板側とは反対側に向かって延在し、
   前記第３リード部分は、前記貫通孔を通って、前記第１リード部分から前記基板側に向かって延在し、
   前記導電ワイヤは、前記半導体素子と前記第１リード部分とに接続され、
   前記第３リード部分は、前記上面に接触する、請求項６に記載の半導体装置。
10. 前記半導体素子と前記複数のリードの少なくとも１つとを接続する導電ワイヤをさらに備え、
    前記複数のフレーム部品の前記１つ以上は、前記半導体素子に向けて突出する突出部を含み、
    前記複数のリードの前記少なくとも１つは、第１リード部分と第２リード部分とを含み、
    前記第１リード部分は前記上面に沿って延在し、
    前記第２リード部分は、前記第１リード部分から前記基板側とは反対側に向かって延在し、
    前記導電ワイヤは、前記半導体素子と前記第１リード部分とに接続され、
    前記第１リード部分は、前記基板側とは反対側の前記突出部の表面に面接触している、請求項１から請求項５のいずれか１項に記載の半導体装置。
11. 導電ワイヤをさらに備え、
    前記複数のフレーム部品の前記１つ以上は、前記半導体素子に向けて突出する突出部と、前記基板側とは反対側の前記突出部の表面上に設けられるパッド部とを含み、
    前記導電ワイヤは、前記半導体素子と前記パッド部とに接続され、
    前記複数のリードの少なくとも１つと前記導電ワイヤとは前記パッド部に接続される、請求項１から請求項５のいずれか１項に記載の半導体装置。
12. 導電ワイヤをさらに備え、
    前記複数のリードの少なくとも１つは、第１リード部分と第２リード部分とパッド部とを含み、
    前記第１リード部分は前記上面に沿って延在し、
    前記第２リード部分は、前記第１リード部分から前記基板側とは反対側に向かって延在し、
    前記パッド部は前記第１リード部分に一体化されており、
    前記上面の平面視において、前記パッド部は、前記第１リード部分よりも広い幅を有し、
    前記導電ワイヤは、前記半導体素子と前記パッド部とに接続されている、請求項１から請求項５のいずれか１項に記載の半導体装置。
13. 前記複数のフレーム部品が前記上面から離れるにつれて、前記上面の平面視において前記複数のフレーム部品が前記半導体素子に近づくように、前記複数のフレーム部品は前記上面に対して傾いている、請求項１から請求項５のいずれか１項に記載の半導体装置。
14. 前記基板側とは反対側の前記複数のフレーム部品の表面上に設けられる堰部をさらに備え、
    前記複数のフレーム部品は、各々、平板の形状を有する、請求項１から請求項１３のいずれか１項に記載の半導体装置。
15. 前記基板は、前記上面と前記下面とを接続する側面を有し、
    前記側面の少なくとも一部は前記複数のフレーム部品及び前記封止部材から露出している、請求項１から請求項１４のいずれか１項に記載の半導体装置。
16. 前記側面の前記少なくとも一部に接触する放熱部材をさらに備える、請求項１５に記載の半導体装置。
17. 基板の上面に半導体素子を接合することと、
    複数のフレーム部品の１つ以上に複数のリードを固定することと、
    前記基板の前記上面に前記複数のフレーム部品を固定することにより、前記基板の前記上面にフレームを固定することとを備え、前記半導体素子は前記フレームの内側に配置されており、前記フレームは前記複数のフレーム部品を互いに組み立てることによって構成され、さらに、
    前記複数のリードを前記半導体素子に電気的に接続することと、
    前記半導体素子を封止する封止部材を設けることとを備える、半導体装置の製造方法。
    

Images