JP2008252055A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2008252055A
JP2008252055A JP2007150426A JP2007150426A JP2008252055A JP 2008252055 A JP2008252055 A JP 2008252055A JP 2007150426 A JP2007150426 A JP 2007150426A JP 2007150426 A JP2007150426 A JP 2007150426A JP 2008252055 A JP2008252055 A JP 2008252055A
Authority
JP
Japan
Prior art keywords
terminal
resin case
semiconductor device
external terminal
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007150426A
Other languages
English (en)
Other versions
JP4985116B2 (ja
Inventor
Katsuhiko Yoshihara
克彦 吉原
Rikihiro Maruyama
力宏 丸山
Masaaki Kayano
政秋 茅野
Eiji Mochizuki
英司 望月
Motomasa Yokoyama
横山　　元聖
Tatsuo Nishizawa
龍男 西澤
Tomonobu Sugiyama
智宣 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2007150426A priority Critical patent/JP4985116B2/ja
Priority to US12/068,786 priority patent/US7944042B2/en
Priority to DE102008012703.5A priority patent/DE102008012703B4/de
Priority to CN2008100820537A priority patent/CN101261966B/zh
Publication of JP2008252055A publication Critical patent/JP2008252055A/ja
Application granted granted Critical
Publication of JP4985116B2 publication Critical patent/JP4985116B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

【課題】半導体装置の外囲樹脂ケースを共通部品として、各機種，指定の仕様にも柔軟に対応できるように改良したパッケージ組立構造を提供する。
【解決手段】放熱用金属ベース１，絶縁回路基板２，半導体チップ３からなる基板組立体に外囲樹脂ケース５を組合せ、この外囲樹脂ケースの周壁上に配列した外部端子６のＬ形脚部６ａをケース内側に引き出した上で、該脚部と絶縁回路基板の導体パターンとの間にボンディングワイヤ７を接続した半導体装置において、外囲樹脂ケース５にはその周壁部にあらかじめ多数の端子取付穴５ａを鋳抜き形成しておき、この端子取付穴に必要な外部端子６を後付けして組み立てるようにする。ここで、前記の端子取付穴５ａは、機種，仕様により異なる端子配列に全て対応するよう割り付けて形成しておきパッケージの組立時に指定の仕様に合わせて選択した端子取付穴に必要な外部端子を圧入して装着する。
【選択図】 図１

Description

本発明は、インバータ装置に適用するインテリジェント・パワー・モジュール(ＩＰＭ：Intelligent Power Module)などに適用する半導体装置に関し、詳しくは半導体装置のパッケージ構造，およびその組立方法に係わる。
まず、頭記した半導体装置の従来におけるパッケージの組立構造を図１１〜図１３に示す。図１１において、１は銅材で作られた放熱用金属ベース、２は絶縁基板の両面に導体パターンを形成した絶縁回路基板、３は絶縁回路基板２にマウントした半導体チップ（例えば、ＩＧＢＴ (Insulated Gate Bipolar Transistor)）、４は金属ベース１と絶縁回路基板２の間，および絶縁回路基板２と半導体チップ３の間を接合した半田接合層、５は外囲樹脂ケース、６は外囲樹脂ケース５の周壁部に配列して設けた外部端子（主端子，制御端子）、７は外部端子６から外囲樹脂ケース５の内側に突き出たＬ形脚部６ａと前記絶縁回路基板２の導体パターンとの間に接続したボンディングワイヤ（アルミワイヤ）、８はケース蓋、９は外囲樹脂ケース５の内方に充填した封止樹脂であり、前記の外部端子６は外囲樹脂ケース５と一体にその周壁部にインサート成形されている（例えば、特許文献１参照）。なお、図１１に示した配線とは別に、半導体チップ３の上面主電極と外部端子６との間を直接ボンディングワイヤ７で接続する場合もある。
上記構成の半導体装置は以下述べるような手順で組立てられる。まず、銅材に圧延，打ち抜き，曲げ加工を施して作製した前記の外部端子６を、外囲樹脂ケース５の成形金型内の所定位置にセットする。次に、この形成金型にＰＰＳ（ポリフェニレン・サルファイド：Polyphenylene Sulfide），ＰＢＴ（ポリブチレン・テレフタレート：Polybutylene terephthalate）などの注型樹脂を注入して外部端子６を一体にインサート成形して外囲樹脂ケース５を作製する。
一方、パッケージの組立工程では、金属ベース１の上に絶縁回路基板２，半導体チップ３を搭載接合した基板組立体を外囲樹脂ケース５の底面に重ね合わせ、金属ベース１の周縁と外囲樹脂ケース５の間を接着剤（例えばシリコーン接着剤）で接着する。
続く配線工程では、外囲樹脂ケース５から内側に引き出した外部端子６のＬ形脚部６ａと絶縁回路基板２の導体パターンとの間にボンディングワイヤ７を接続する。なお、この配線工程では超音波ボンディング法によりワイヤ７を接続する。また、ワイヤ７の配線後は樹脂ケース５に封止樹脂９を充填し、さらにケース蓋８を被着して製品が完成する。
この半導体装置品はユーザーに納品した後、例えばインバータ装置に搭載して前記外部端子６をインサート装置のプリント基板に接続し、ＩＰＭ（Intelligent Power Module）としてモータの運転制御などの用途に使用される。
特開２００３−２４９６２４号公報
前記した従来の半導体装置では、機種ごとにその外囲樹脂ケース５の周壁部にインサート成形した外部端子６を半導体チップ３の電流容量，配置位置およびインバータ装置側のプリント基板などの仕様に合わせた位置に配列してパッケージを構成しており、その端子配列の一例を図１２に示す。なお、図１３（ａ），（ｂ）は通電容量の大，小に合わせて使用する外部端子６の外形図である。
ところで、図１１，図１２のパッケージ組立構造では、外部端子６の配置位置，および形状は、各機種，およびユーザーが指定するカスタム製品の仕様によって異なる。そのために、メーカーで製品を製作するには、機種別，およびユーザーのカスタム製品毎に指定の仕様に合わせ設計した外囲樹脂ケース５の成形金型を新たに製作，管理する必要がある。また、形状の異なる外部端子６（図１３（ａ），（ｂ）参照）を製品の仕様に合わせて成形金型内部の指定した位置にセットすることは、組立ロボットによる自動化が実際には困難であることから人手作業に頼っているのが現状である。このために、カスタム製品などについては製品の受注から納品までの期間が長く、また製品がコスト高となる。
本発明は上記の点に鑑みなされたものであり、その目的は前記課題を解決し、外囲樹脂ケースを共通部品としてこのケースに装着する外部端子の配列を、機種，およびユーザー指定の各種仕様に対しても柔軟に対応して製品を製作できるようにパッケージ組立構造を改良した半導体装置，およびその製造方法を提供することにある。
上記目的を達成するために、本発明によれば、半導体チップと、半導体チップをマウントした絶縁回路基板と、放熱用金属ベースとの積層組立体に外囲樹脂ケースを組合せ、該外囲樹脂ケースの周壁に配列して設けた外部端子の脚部（Ｌ形脚部）をケース内側に引き出した上で、該端子脚部と前記絶縁回路基板の導体パターンまたは半導体チップとの間にボンディングワイヤを配線した半導体装置において、
前記外部端子を、外囲樹脂ケースの周壁部にあらかじめ形成した端子取付穴に後から圧入装着して組み立てるものとし（請求項１）、具体的には次記のような態様で構成する。
（１）前記の外囲樹脂ケースを各機種の共通部品として、このケースに装着する外部端子の配列位置を機種，およびユーザー指定の仕様に対応して柔軟に変更できるようにするために、外囲樹脂ケースの周壁部に形成した端子取付穴を、あらかじめ機種，仕様によって異なる端子配列にすべて対応するよう割り付けて形成する（請求項２）。
（２）また、外囲樹脂ケースの周壁部から上方に引出した外部端子相互間の絶縁沿面距離を稼ぐために、外囲樹脂ケースの周壁部上面には、端子取付穴の配列ピッチに対応する凹凸状段部を形成する（請求項３）。
（３）一方、外囲樹脂ケースの端子取付穴に圧入装着した外部端子をガタツキなく強固に保持するために、外部端子の圧入部位にガタ防止用のサポート凸部を形成して端子取付穴へ圧入するようにする（請求項４）。
（４）さらに、前項（３）と同様な外部端子のガタツキ防止策として、外囲樹脂ケースに装着した外部端子のＬ形脚部と金属ベースとの間の間隙に装填して外部端子を所定の装着位置に支持する絶縁物製の端子押え枠を設ける（請求項５）。
（５）また、前項（４）の端子支持構造において、外囲樹脂ケースに装着した外部端子の脚部を端子押え枠で所定位置に安定よく押さえ込み支持させるために、端子押え枠の上面には、外部端子の脚部を左右から挟んで嵌合保持するように凸状の隔壁部を外囲樹脂ケースの端子取付穴の配列ピッチに対応して形成する（請求項６）。
（６）さらに、外部端子の脚部と端子押え枠との間を接着剤で強固に結合させるようにし（請求項７）、ここでワイヤ接続の際にボンディングツールより外部端子に加わる超音波振動が前記接着剤層に吸収されて減衰するのを防ぐために、接着剤としてエポキシ系接着剤，アクリル系接着剤，ウレタン系接着剤，あるいはシリコーン接着剤で接着するようにする（請求項８）。
（７）また、前項（４）の端子押え枠については、該端子押え枠の外周面に圧入突起を分散形成しておき、外囲樹脂ケースの内周へ装填した際に強固に圧入支持させるようにする（請求項９）。
また、前記構成の半導体装置を製作する本発明の製造方法は、外囲樹脂ケースの成形工程で、そのケース周壁部には機種，仕様によって異なる端子配列にすべてに対応するよう割り付けた端子取付穴を形成し、続くパッケージ組立工程では、指定の端子配列に対応する端子取付穴を選択してここに外部端子を圧入装着した上で、該外部端子の脚部と外囲樹脂ケース内に収容した絶縁回路基板または半導体チップとの間にボンディングワイヤを接続するようにする（請求項１０）。
上記構成になる半導体装置のパッケージ組立構造によれば、製品の機種，仕様に合わせて選択した外囲樹脂ケースの端子取付穴に必要な外部端子を圧入して後付け装着（アウトサート）することにより、この外囲樹脂ケースを各機種の共通部品として、多様な外部端子の配列にも柔軟に対応させてパッケージを製作するとができる。これにより、従来構造のように機種毎にその仕様に合わせて外部端子をインサート成形した端子一体形の外囲樹脂ケースをその都度新しく設計，製作する必要がなく、その成形金型を含めてパッケージの製作，管理に要する経費を削減して製品コストの大幅な低減化、並びにカスタム製品については受注から納品までの期間の短縮化が図れる。
ここで、外囲樹脂ケースについては、その周壁部上面に端子取付穴の配列ピッチに合わせて凹凸状の段部を形成しておくことで、樹脂ケースから上方に引出した外部端子相互間に十分な沿面距離を確保して所要の絶縁耐力を確保できる。
また、外部端子の圧入部にサポート凸部を形成して端子取付穴に圧入する、あるいは外部端子の脚部と金属ベース板の間に端子押え枠を介装して外部端子をガタツキ無しに所定位置に支持することにより、続く配線工程でワイヤを外部端子の脚部に超音波ボンディングする際に、ボンディングツールからワイヤの接合部に超音波振動を効率よく加えて信頼性の高い接合強度を確保できる。加えて、外部端子の脚部と端子押え枠との間を接着剤で結合して端子脚部が定位置から動かないように固定することで、ワイヤボンディング性がより一層向上する。
さらに、端子押え枠の上面に凸状隔壁部を形成してここに外部端子の脚部を嵌合保持ことにより、端子脚部の左右への振れを制止して端子脚部を所定位置に安定支持できる。
さらに加えて、端子押え枠の外周面に圧入突起を形成し外囲樹脂ケースの内側へ圧入することにより、外囲樹脂ケースに対して端子押え枠をガタ無しに強固に固定できる。
以下、本発明の実施の形態を図１〜図１０に示す実施例に基づいて説明する。なお、図１はパッケージ組立構造の要部断面図、図２は外囲樹脂ケースの周壁部に沿って形成した端子取付穴，および製品仕様を基に選択した端子取付穴に装着した外部端子配列の例示図、図３はパッケージの組立手順説明図、図４は（ａ）〜（ｃ）は圧入部位にサポート凸部を形成した外部端子の外形図、図５は図１の応用実施例のパッケージ組立構造図、図６は本発明の第２実施例によるパッケージ構造の分解斜視図、図７，図８は図６のパッケージ組立状態を表す斜視図、図９は図８の要部断面側視図、図１０は図９における要部の詳細図であり、実施例の図中で図１１〜図１３に対応する部材には同じ符号を付してその詳細な説明は省略する。
まず、図１，図２により本発明実施例のパッケージ組立構造を説明する。この実施例は、図１１で述べた従来構造のように外部端子６を外囲樹脂ケース５にインサート成形した端子一体形の構造とは次の点で異なる。すなわち、図示の実施例では外囲樹脂ケース５の周壁部に沿って複数箇所に定ピッチ間隔に並ぶ端子取付穴５ａがあらかじめ形成されている。なお、端子取付穴５ａは、外囲樹脂ケース５のモールド工程でその成形金型に端子取付穴に対応する中子をセットして鋳抜き形成する。そして、パッケージの組立時には機種毎に指定した仕様に合わせて前記端子取付穴５ａの中から外部端子６を装着するを穴を選択し、ここに必要な外部端子６を次記のように圧入して後付けするようにしている。
ここで、外部端子６の配列位置は、先述のように製品の機種，ユーザー指定の仕様によって異なる。そこで、外囲樹脂ケース５の周壁部に形成する端子取付穴５ａは、あらかじめ各機種，仕様に全て対応できるように割り付けて形成しておく。
そして、半導体装置の機種毎に外部端子６の配列位置を指定して外囲樹脂ケース５に装着する際には、前記のように外囲樹脂ケース５の周壁部にあらかじめ割りつけて形成した多数の端子取付穴５ａから機種，指定の仕様に対応する端子取付穴５ａを選択する。その上で、選択した端子取付穴５ａに外部端子６を圧入して装着する。
なお、外部端子６の装着工程では、外囲樹脂ケース５の周壁部に割り付けた端子取付穴５ａの位置データをあらかじめ自動組立ロボットに記憶させておき、機種毎に指定した外部端子６の配列，装着位置をプログラム設定することで容易に自動組立が行える。また、カスタム製品などのように指定の仕様に合わせて装着する外部端子６の配列位置を変える場合でも、組立ロボットのプログラム設定を変更するだけで簡単に対応できる。
上記構成により、従来構造のように機種毎にその仕様に合わせて外部端子をインサート成形した端子一体形の外囲樹脂ケースを製作する必要がなく、その樹脂ケースの成形金型の設計，製作管理に要する経費を含めて製品コストの大幅な低減化が図れる。
一方、図１のパッケージ組立構造において、外囲樹脂ケース５の内側に突き出た外部端子６のＬ形脚部６ａとケース底面側に重ね合わせた金属ベース１との間を電気的に絶縁隔離し、併せて端子脚部６ａを定位置から動かないように押え込むために、外囲樹脂ケース５の内側に絶縁物で作られた額縁状の端子押え枠１０を嵌合し、この端子押え枠１０をＬ形脚部６ａの下面と金属ベース１との間に介装している。
この端子押え枠１０は樹脂ケース５と同等な樹脂材料で作られたものであり、外囲樹脂ケース５に外部端子６を圧入装着した後に、外囲樹脂ケース５の内周に端子押え枠１０を嵌合した上で、外囲樹脂ケース５の下面側に重ね合わせた放熱用金属ベース１と外囲樹脂ケース５および端子押え枠１０との間を接着剤１１（例えばシリコーン接着剤）で固着する。なお、端子押え枠１０を外部端子６の脚部裏面側に重ねて外囲樹脂ケース５の内周に装填するために、外囲樹脂ケース５の下半部内側にはあらかじめ端子押え枠１０が嵌入する凹状段部を形成しておく。
次に、前記構成になる半導体装置の組立手順を図３で説明する。まず、外囲樹脂ケース５の周壁部に形成した端子取付穴５ａのうち、選択した端子取付穴に対して、外部端子６を図示矢印Ｉのように樹脂ケースの底面側から差し込んで圧入装着する。続いて端子押え枠１０を樹脂ケースの底面側から図示矢印IIのように嵌め込んで外部端子６を下側から押さえ込む。次に、別な工程で組み立てた金属ベース１，絶縁回路基板２，半導体チップ３からなる基板組立体を図示矢印IIIのように外囲樹脂ケース５の底面側に組み付け、図１で述べたように金属ベース１の周縁と外囲樹脂ケース５，端子押え枠１０との間を接着剤１１で固着する。その後に、外部端子６の脚部６ａと絶縁基板２の導体パターンとの間に跨がってボンディングワイヤ（アルミワイヤ）７を超音波ボンディング法により接合し、さらに樹脂ケース５の内方に封止樹脂９（図１１参照）充填した上で、ケース蓋８を被せて製品が完成する。
ところで、前記の組立工程で外部端子６の脚部６ａにワイヤ７を超音波ボンディングする際に、外囲樹脂ケース５の端子取付穴５ａに圧入して後付けした外部端子６にガタツキがあると、ボンディングツールから外部端子６の表面に加わる超音波振動が効率よく伝わらないでワイヤ７の接合強度が低下するおそれがある。そこで、本発明では次記のような手段を講じて外部端子６を所定の装着位置へ強固に固定支持させるようにしており、その実施態様を図４および図５で説明する。
まず、図４（ａ）〜（ｃ）の実施例では外部端子６の圧入部位（外囲樹脂ケース５に形成した端子取付穴５ａに挿入される部分）にガタツキ防止用のサポート凸部６ｂを形成している。ここで、図４（ａ）に示す構造では、外部端子６の圧入部表面の片側に台形状のサポート凸部６ｂがプレス成形加工により膨出形成しておく。このサポート凸部６ｂは、外囲樹脂ケース５に鋳抜き形成した端子取付穴５ａ（図３参照）と外部端子６との間の寸法公差を補償して外部端子６を締まりばめ(close fit)するためのもので、その凸部６ｂで締めしろ（Interference）を与えるようにしている。また、前記のサポート凸部６ｂは、図４（ｂ）のように外部端子６の両側に形成してもよい。なお、外部端子６に前記のような凸部をプレス加工により成形するのは工数が増してコスト高となることから、図４（ｃ）のように凸部６ｂを反対側の面から叩き出して形成することもできる。なお、６ｃは叩き出し加工により凸部６ｂの反対側面に生じた凹部を表している。
なお、前記のサポート凸部６ｂは、外部端子６を外囲樹脂ケース５の端子取付穴５ａに圧入した状態で、隣り合う外部端子と対峙しない面に形成するのがよい。その理由は、凸部６ｂが隣接する外部端子と向かい合う側の面に形成されていると、外部端子６を圧入した際に、サポート凸部６ｂに押されて端子取付穴５ａが隣接する外部端子の方に押し広げられ、このために樹脂ケース自身に反り，変形が生じるおそれがあるためである。
一方、図５に示したパッケージ組立構造では、外囲樹脂ケース５に圧入装着した外部端子６の脚部６ａのガタツキ防止策として、脚部６ｂの下面側に介装した端子押え枠１０（図１参照）との間を接着剤１２で接着結合して外部端子６の脚部６ａを定位置にしっかりと固定支持するようにしている。
前記の接着剤１２には、エポキシ系接着剤，アクリル系接着剤，ウレタン系接着剤，あるいはシリコーン接着剤が採用できる。
次に、先記実施例１のパッケージ構造をさらに改良した第２の実施例を図６〜図１０で説明する。この実施例では外囲樹脂ケース５，端子押え枠１０について、次記のような構造が追加されている。すなわち、外囲樹脂ケース５の周壁部に沿ってその上面側には凹凸状段部５ｂが形成されている。この凹凸状段部５ｂは隣り合う端子取付穴５ａの中間に凹溝５ｂ−１が位置するように、端子取付穴５ａの配列ピッチに合わせて形成されている。これにより、図１０（ａ）で示すように外囲樹脂ケース５から外方に引き出した外部端子６の相互間に空間距離よりも大きな沿面距離ｄを形成して高い絶縁耐力を確保することができる。
一方、端子押え枠１０については、その外周面に断面Ｖ形の圧入突起１０ａを分散形成している。この圧入突起１０ｂは、端子押え枠１０を外囲樹脂ケース５の内側に嵌め込む際に、図１０（ｃ）で示すように圧入突起１０ａが外囲樹脂ケース５の内周壁面に食い込んで端子押え枠１０をガタツキ無しに支持することができる。
さらに、端子押え枠１０の上面側には、その内周縁側に沿って多数の凸状隔壁部１０ｂが分散形成されている。この凸状隔壁部１０ａは、図１０（ｄ）で示すように外囲樹脂ケースに圧入装着した外部端子６のＬ形脚部６ａを左右から挟んで定位置から左右に動かないように保持するためのものであり、先記の凹凸状段部５ｂと同様に外囲樹脂ケース５の端子取付穴５ａの配列ピッチに合わせて分散形成されている。
上記の構成により、パッケージの組立状態で外部端子６のＬ形脚部６ａをガタツキ無しに定位置にしっかりと固定支持することができる。これにより、続くワイヤ７の超音波ボンディング工程でボンディングツールから外部端子６の脚部６ａに加わる超音波振動の減衰を効果的に抑えて高いワイヤ接合強度を確保し、製品の信頼性を高めることができる。
本発明の実施例１に係わるパッケージ組立構造の要部断面図 図１における外囲樹脂ケースの周壁部に沿ってあらかじめ鋳抜き形成した端子取付穴，および選択した端子取付穴に装着した外部端子の配列を表すパッケージの平面図 図１に示したパッケージ構造の組立手順の説明図 図１における外部端子の圧入部位にガタ防止用のサポート凸部を形成した実施例の構成図で、（ａ）〜（ｃ）はそれぞれ実施形態の異なる外部端子の外形側面図 図１の応用実施例を示すパッケージ組立構造の要部断面図 本発明の実施例２に係わるパッケージ構造の分解斜視図 図６の外囲樹脂ケースに外部端子を装着した組立状態の外観斜視図 図７に基板組立体を装着したパッケージ組立状態の外観斜視図 図８の一部断面側視図 図９の要部構造図で、（ａ），（ｂ）はそれぞれ図９のＡ部，およびＢ部の拡大図、（ｃ），（ｄ）はそれぞれ（ｂ）の矢視Ｘ−Ｘ，Ｙ−Ｙ断面図 従来における半導体装置のパッケージ組立構造図 図１１に対応する外部端子一体形の外囲樹脂ケースの平面図 図１１，図１２の外囲樹脂パッケージにインサート成形する外部端子の構造図で、（ａ），（ｂ）はそれぞれ形状が異なる外部端子の斜視図
符号の説明
１ 放熱用金属ベース
２ 絶縁回路基板
３ 半導体チップ
５ 外囲樹脂ケース
５ａ 端子取付穴
５ｂ 凹凸状段部
５ｂ−１ 溝部
６ 外部端子
６ａ Ｌ形脚部
６ｂ サポート凸部
７ ボンディングワイヤ
１０ 端子押え枠
１０ａ 圧入突起
１０ｂ 凸状隔壁
１１，１２ 接着剤

Claims (10)

  1. 半導体チップと、半導体チップをマウントした絶縁回路基板と、放熱用金属ベースとの積層組立体に外囲樹脂ケースを組合せ、該外囲樹脂ケースの周壁に配列して設けた外部端子の脚部をケース内側に引き出した上で、該端子脚部と前記絶縁回路基板の導体パターンまたは半導体チップとの間にボンディングワイヤを配線した半導体装置において、
    前記の外部端子を、外囲樹脂ケースの周壁部にあらかじめ形成した端子取付穴に圧入して装着したことを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、外囲樹脂ケースの周壁部に形成した端子取付穴を、製品の機種，仕様によって異なる端子配列にすべて対応するよう割り付けて形成したことを特徴とする半導体装置。
  3. 請求項２に記載の半導体装置において、外囲樹脂ケースの周壁部上面に、端子取付穴の配列ピッチに対応する凹凸状段部を形成したことを特徴とする半導体装置。
  4. 請求項１に記載の半導体装置において、外部端子の圧入部位にガタ防止用のサポート凸部を形成したことを特徴とする半導体装置。
  5. 請求項１に記載の半導体装置において、外囲樹脂ケースに装着した外部端子のＬ形脚部と金属ベースとの間の間隙に装填して外部端子を所定の装着位置に支持する絶縁物製の端子押え枠を設けたことを特徴とする半導体装置。
  6. 請求項５に記載の半導体装置において、外囲樹脂ケースに形成した端子取付穴の配列ピッチに対応して、端子押え枠の上面には外部端子の脚部を左右から挟んで嵌合保持する凸状の隔壁部を形成したことを特徴とする半導体装置。
  7. 請求項５に記載の半導体装置において、外部端子の脚部と端子押え枠との間を接着剤で結合したことを特徴とする半導体装置。
  8. 請求項７に記載の半導体装置において、外部端子の脚部と端子押え枠との間を接合する接着剤が、エポキシ系接着剤，アクリル系接着剤，ウレタン系接着剤，シリコーン接着剤のいずれかであることを特徴とする半導体装置。
  9. 請求項５に記載の半導体装置において、端子押え枠の外周面に圧入突起を分散形成して外囲樹脂ケースの内周に圧入支持したことを特徴とする半導体装置。
  10. 半導体チップと、半導体チップをマウントした絶縁回路基板と、放熱用金属ベースとの積層組立体に外囲樹脂ケースを組合せ、該外囲樹脂ケースの周壁部に配列して設けた外部端子の脚部をケース内側に引き出した上で、外部端子の脚部と前記絶縁回路基板の導体パターンまたは半導体チップとの間にボンディングワイヤを配線した半導体装置の製造方法であって、
    外囲樹脂ケースの成形工程で、そのケース周壁部には機種，仕様によって異なる端子配列にすべてに対応するよう割り付けた端子取付穴を形成しておき、続くパッケージ組立工程では、指定の端子配列に対応する端子取付穴を選択してここに外部端子を圧入装着した上で、該外部端子の脚部と外囲樹脂ケース内に収容した絶縁回路基板または半導体チップとの間にボンディングワイヤを接続することを特徴とする半導体装置の製造方法。
JP2007150426A 2007-03-08 2007-06-06 半導体装置およびその製造方法 Active JP4985116B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007150426A JP4985116B2 (ja) 2007-03-08 2007-06-06 半導体装置およびその製造方法
US12/068,786 US7944042B2 (en) 2007-03-08 2008-02-12 Semiconductor device and method of manufacturing same
DE102008012703.5A DE102008012703B4 (de) 2007-03-08 2008-03-05 Halbleitervorrichtung und Verfahren zur Herstellung derselben
CN2008100820537A CN101261966B (zh) 2007-03-08 2008-03-05 半导体装置及其制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007058030 2007-03-08
JP2007058030 2007-03-08
JP2007150426A JP4985116B2 (ja) 2007-03-08 2007-06-06 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008252055A true JP2008252055A (ja) 2008-10-16
JP4985116B2 JP4985116B2 (ja) 2012-07-25

Family

ID=39962307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007150426A Active JP4985116B2 (ja) 2007-03-08 2007-06-06 半導体装置およびその製造方法

Country Status (2)

Country Link
JP (1) JP4985116B2 (ja)
CN (1) CN101261966B (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8399976B2 (en) 2008-02-27 2013-03-19 Mitsubishi Electric Corporation Resin sealed semiconductor device and manufacturing method therefor
JP2014103284A (ja) * 2012-11-21 2014-06-05 Nippon Inter Electronics Corp パワー半導体モジュールおよびその製造方法
WO2014122877A1 (ja) * 2013-02-06 2014-08-14 富士電機株式会社 半導体装置
JP2014157925A (ja) * 2013-02-15 2014-08-28 Fuji Electric Co Ltd 半導体装置
EP2793256A2 (en) 2013-04-18 2014-10-22 Fuji Electric Co., Ltd. Semiconductor device manufacturing method and semiconductor device
WO2014199764A1 (ja) * 2013-06-10 2014-12-18 富士電機株式会社 半導体装置及びその製造方法
JPWO2013047231A1 (ja) * 2011-09-30 2015-03-26 富士電機株式会社 半導体装置及びその製造方法
JPWO2013111276A1 (ja) * 2012-01-25 2015-05-11 三菱電機株式会社 電力用半導体装置
WO2015107804A1 (ja) * 2014-01-17 2015-07-23 富士電機株式会社 半導体モジュール
JP2016219778A (ja) * 2015-05-15 2016-12-22 三菱電機株式会社 電力用半導体装置
JP2017092388A (ja) * 2015-11-16 2017-05-25 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2017126682A (ja) * 2016-01-15 2017-07-20 京セラ株式会社 半導体装置
JP2017152525A (ja) * 2016-02-24 2017-08-31 京セラ株式会社 半導体装置
JP2018014445A (ja) * 2016-07-22 2018-01-25 三菱電機株式会社 半導体装置及びその製造方法
JP2018107414A (ja) * 2016-12-28 2018-07-05 三菱電機株式会社 半導体装置およびその製造方法
DE102017221427A1 (de) 2017-01-19 2018-07-19 Mitsubishi Electric Corporation Halbleiteranordnung und Verfahren zum Herstellen derselben
JP2020014025A (ja) * 2019-10-24 2020-01-23 三菱電機株式会社 半導体装置
US11631622B2 (en) 2019-09-03 2023-04-18 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method
EP4358658A1 (de) * 2022-10-20 2024-04-24 Siemens Aktiengesellschaft Verfahren zur herstellung einer anordnung mit einem gehäuseteil zur aufnahme eines halbleiterelements und einer bodenplatte

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066045A (zh) * 2012-12-30 2013-04-24 西安永电电气有限责任公司 智能功率模块
JP6451117B2 (ja) * 2014-04-01 2019-01-16 富士電機株式会社 半導体装置の製造方法および半導体装置
CN105450040B (zh) * 2014-08-28 2018-11-06 株洲南车时代电气股份有限公司 一种标准化功率模块单元
JP6391527B2 (ja) * 2015-04-16 2018-09-19 三菱電機株式会社 パワー半導体モジュール
JP6589631B2 (ja) * 2015-12-25 2019-10-16 富士電機株式会社 半導体装置
EP3217774B1 (en) * 2016-03-08 2018-06-13 ABB Schweiz AG Semiconductor module
CN109997221B (zh) 2016-11-29 2024-03-12 三菱电机株式会社 半导体装置、控制装置以及半导体装置的制造方法
CN106684043B (zh) * 2016-12-13 2019-05-03 华润微电子（重庆）有限公司 一种防静电igbt模块
JP6806024B2 (ja) * 2017-10-03 2020-12-23 三菱電機株式会社 半導体装置
JP6509414B1 (ja) * 2018-07-30 2019-05-08 三菱電機株式会社 電力変換装置
CN109659294B (zh) * 2019-01-15 2021-10-29 江苏双聚智能装备制造有限公司 一种电力转换电路装置
JP7346178B2 (ja) * 2019-09-05 2023-09-19 株式会社東芝 半導体装置
JP7258806B2 (ja) * 2020-03-23 2023-04-17 株式会社東芝 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61276353A (ja) * 1985-05-31 1986-12-06 Toshiba Corp 混成集積回路
JPS62168657U (ja) * 1986-04-16 1987-10-26
JPH07153907A (ja) * 1993-11-29 1995-06-16 Sansha Electric Mfg Co Ltd 電力用半導体モジュール
JP2001189416A (ja) * 1999-12-28 2001-07-10 Mitsubishi Electric Corp パワーモジュール
JP2001525126A (ja) * 1997-05-09 2001-12-04 オイペツク オイロペーイツシエ ゲゼルシヤフト フユール ライスツングスハルプライター エムベーハー ウント コンパニイ コマンデイートゲゼルシヤフト セラミック基板を備えた電力用半導体モジュール
JP2006186035A (ja) * 2004-12-27 2006-07-13 Nissan Motor Co Ltd 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10232566B4 (de) * 2001-07-23 2015-11-12 Fuji Electric Co., Ltd. Halbleiterbauteil
JP4722415B2 (ja) * 2004-06-14 2011-07-13 三菱電機株式会社 半導体装置およびその製造方法
JP4644008B2 (ja) * 2005-03-09 2011-03-02 三菱電機株式会社 半導体モジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61276353A (ja) * 1985-05-31 1986-12-06 Toshiba Corp 混成集積回路
JPS62168657U (ja) * 1986-04-16 1987-10-26
JPH07153907A (ja) * 1993-11-29 1995-06-16 Sansha Electric Mfg Co Ltd 電力用半導体モジュール
JP2001525126A (ja) * 1997-05-09 2001-12-04 オイペツク オイロペーイツシエ ゲゼルシヤフト フユール ライスツングスハルプライター エムベーハー ウント コンパニイ コマンデイートゲゼルシヤフト セラミック基板を備えた電力用半導体モジュール
JP2001189416A (ja) * 1999-12-28 2001-07-10 Mitsubishi Electric Corp パワーモジュール
JP2006186035A (ja) * 2004-12-27 2006-07-13 Nissan Motor Co Ltd 半導体装置

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8785252B2 (en) 2008-02-27 2014-07-22 Mitsubishi Electric Corporation Resin sealed semiconductor device and manufacturing method therefor
US8399976B2 (en) 2008-02-27 2013-03-19 Mitsubishi Electric Corporation Resin sealed semiconductor device and manufacturing method therefor
US9129960B2 (en) 2011-09-30 2015-09-08 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method thereof
JPWO2013047231A1 (ja) * 2011-09-30 2015-03-26 富士電機株式会社 半導体装置及びその製造方法
JPWO2013111276A1 (ja) * 2012-01-25 2015-05-11 三菱電機株式会社 電力用半導体装置
JP2014103284A (ja) * 2012-11-21 2014-06-05 Nippon Inter Electronics Corp パワー半導体モジュールおよびその製造方法
US9871465B2 (en) 2013-02-06 2018-01-16 Fuji Electric Co., Ltd. Semiconductor device including positive, negative and intermediate potential conductor plates
WO2014122877A1 (ja) * 2013-02-06 2014-08-14 富士電機株式会社 半導体装置
JPWO2014122877A1 (ja) * 2013-02-06 2017-01-26 富士電機株式会社 半導体装置
JP2017118816A (ja) * 2013-02-06 2017-06-29 富士電機株式会社 半導体装置
JP2014157925A (ja) * 2013-02-15 2014-08-28 Fuji Electric Co Ltd 半導体装置
US9466509B2 (en) 2013-04-18 2016-10-11 Fuji Electric Co., Ltd. Semiconductor device manufacturing method
JP2014212218A (ja) * 2013-04-18 2014-11-13 富士電機株式会社 半導体装置の製造方法及び半導体装置
EP2793256A2 (en) 2013-04-18 2014-10-22 Fuji Electric Co., Ltd. Semiconductor device manufacturing method and semiconductor device
WO2014199764A1 (ja) * 2013-06-10 2014-12-18 富士電機株式会社 半導体装置及びその製造方法
US9299642B2 (en) 2013-06-10 2016-03-29 Fuji Electric Co., Ltd. Semiconductor device and method for producing same
JP6041053B2 (ja) * 2013-06-10 2016-12-07 富士電機株式会社 半導体装置及びその製造方法
JPWO2014199764A1 (ja) * 2013-06-10 2017-02-23 富士電機株式会社 半導体装置及びその製造方法
JPWO2015107804A1 (ja) * 2014-01-17 2017-03-23 富士電機株式会社 半導体モジュール
US9673117B2 (en) 2014-01-17 2017-06-06 Fuji Electric Co., Ltd. Semiconductor module
WO2015107804A1 (ja) * 2014-01-17 2015-07-23 富士電機株式会社 半導体モジュール
JP2016219778A (ja) * 2015-05-15 2016-12-22 三菱電機株式会社 電力用半導体装置
DE102016219084A1 (de) 2015-11-16 2017-06-01 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
US9691697B2 (en) 2015-11-16 2017-06-27 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP2017092388A (ja) * 2015-11-16 2017-05-25 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102016219084B4 (de) 2015-11-16 2024-05-08 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
JP2017126682A (ja) * 2016-01-15 2017-07-20 京セラ株式会社 半導体装置
JP2017152525A (ja) * 2016-02-24 2017-08-31 京セラ株式会社 半導体装置
JP2018014445A (ja) * 2016-07-22 2018-01-25 三菱電機株式会社 半導体装置及びその製造方法
US10366933B2 (en) 2016-12-28 2019-07-30 Mitsubishi Electric Corporation Case having terminal insertion portion for an external connection terminal
JP2018107414A (ja) * 2016-12-28 2018-07-05 三菱電機株式会社 半導体装置およびその製造方法
DE102017221427A1 (de) 2017-01-19 2018-07-19 Mitsubishi Electric Corporation Halbleiteranordnung und Verfahren zum Herstellen derselben
US10319661B2 (en) 2017-01-19 2019-06-11 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
DE102017221427B4 (de) 2017-01-19 2022-08-25 Mitsubishi Electric Corporation Halbleiteranordnung und Verfahren zum Herstellen derselben
JP2018117071A (ja) * 2017-01-19 2018-07-26 三菱電機株式会社 半導体装置およびその製造方法
US11631622B2 (en) 2019-09-03 2023-04-18 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method
JP2020014025A (ja) * 2019-10-24 2020-01-23 三菱電機株式会社 半導体装置
EP4358658A1 (de) * 2022-10-20 2024-04-24 Siemens Aktiengesellschaft Verfahren zur herstellung einer anordnung mit einem gehäuseteil zur aufnahme eines halbleiterelements und einer bodenplatte
WO2024083381A1 (de) * 2022-10-20 2024-04-25 Siemens Aktiengesellschaft Verfahren zur herstellung einer anordnung mit einem gehäuseteil zur aufnahme eines halbleiterelements und einer bodenplatte

Also Published As

Publication number Publication date
JP4985116B2 (ja) 2012-07-25
CN101261966A (zh) 2008-09-10
CN101261966B (zh) 2012-05-02

Similar Documents

Publication Publication Date Title
JP4985116B2 (ja) 半導体装置およびその製造方法
US7944042B2 (en) Semiconductor device and method of manufacturing same
JP4985012B2 (ja) 半導体装置およびその製造方法
JP5028085B2 (ja) 電子回路装置とその製造方法
EP3226292B1 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
KR101203466B1 (ko) 전력 시스템 모듈 및 그 제조 방법
JP4826037B2 (ja) 電子タグの製造方法。
CN103887273A (zh) 半导体模块
JP2007228667A (ja) 電動機の固定子及び電動機及び電動機の製造方法及び空気調和機
US20100170706A1 (en) Electronic module and method for manufacturing an electronic module
JP2008010656A (ja) 半導体装置
US20160183405A1 (en) Electronic device and method for manufacturing the electronic device
JP2007073836A (ja) 光結合素子、光結合素子の製造方法及び光結合素子を搭載した電子機器
JPH1168035A (ja) パワー半導体モジュール
JP6165025B2 (ja) 半導体モジュール
US11742251B2 (en) Power semiconductor device including press-fit connection terminal
US9691697B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2005191147A (ja) 混成集積回路装置の製造方法
JP6625037B2 (ja) 半導体装置および半導体装置の製造方法
JP4331993B2 (ja) 電力用半導体装置
JP2018107414A (ja) 半導体装置およびその製造方法
JP2009130007A (ja) 半導体装置及びその製造方法
JP4527292B2 (ja) 半導体パワーモジュール
JP6338016B2 (ja) パワーモジュールパッケージ
JPH11191605A (ja) 電子部品およびその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20100415

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120416

R150 Certificate of patent or registration of utility model

Ref document number: 4985116

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250