JP2014212218A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP2014212218A
JP2014212218A JP2013087899A JP2013087899A JP2014212218A JP 2014212218 A JP2014212218 A JP 2014212218A JP 2013087899 A JP2013087899 A JP 2013087899A JP 2013087899 A JP2013087899 A JP 2013087899A JP 2014212218 A JP2014212218 A JP 2014212218A
Authority
JP
Japan
Prior art keywords
mold
terminals
terminal
semiconductor device
resin case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013087899A
Other languages
English (en)
Other versions
JP6107362B2 (ja
Inventor
一永 大西
Kazunaga Onishi
一永 大西
力宏 丸山
Rikihiro Maruyama
力宏 丸山
昌史 手塚
Masashi Tezuka
昌史 手塚
昌宏 菊地
Masahiro Kikuchi
菊地　　昌宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2013087899A priority Critical patent/JP6107362B2/ja
Priority to CN201410142784.1A priority patent/CN104167370B/zh
Priority to US14/251,036 priority patent/US9070696B2/en
Priority to EP14164833.7A priority patent/EP2793256B1/en
Publication of JP2014212218A publication Critical patent/JP2014212218A/ja
Priority to US14/715,018 priority patent/US9466509B2/en
Application granted granted Critical
Publication of JP6107362B2 publication Critical patent/JP6107362B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】樹脂ケースと端子とが一体的に設けられた半導体装置の製造コストを低減することのできる半導体装置の製造方法及び半導体装置を提供する。【解決手段】 半導体装置１０は、脚部１７ａを有する複数の端子１７が設けられた樹脂ケース１５を備えている。この樹脂ケース１５を製造する際に、樹脂ケース１５を成型するための金型２０として、複数の端子１７のそれぞれを所定の位置に固定する突起２１ａを設けた金型２０を用いる。金型２０に複数の端子１７のそれぞれを、該突起２１ａに適合させて保持し、該金型２０に樹脂を注入して、複数の端子１７と樹脂ケース１５とを一体的に成型する。【選択図】図５

Description

本発明は、半導体装置の製造方法及び半導体装置に関する。特に半導体素子が搭載された絶縁回路基板が樹脂ケース内に収容され、この樹脂ケースに端子が一体的に形成された半導体装置の製造方法に関する。
モータ等を制御する半導体装置として、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ：Insulated Gate Bipolar Transistor）及びＦＷＤ（フリーホイーリングダイオード；Free Wheeling Diode）等の複数のパワー半導体素子が樹脂ケースに収容された半導体モジュールが知られている。
この半導体モジュールの一例では、パワー半導体素子が、絶縁回路基板上に搭載されている。絶縁回路基板は、絶縁基板の表面に、導電層よりなる電気回路が形成されていて、パワー半導体素子は、半田を介して電気回路と電気的に接続されている。パワー半導体素子が搭載された絶縁回路基板は、樹脂ケースに収容されている。樹脂ケースには、端子が設けられている。この端子に、絶縁回路基板の導電層の電気回路又はパワー半導体素子が、ボンディングワイヤによって電気的に接続されている。端子は、主端子又は制御端子として、樹脂ケース外との電気的接続を可能にしている。パワー半導体素子が搭載された絶縁回路基板は、接着剤によって樹脂ケースと接合されている。樹脂ケース内には、封止樹脂が注入されていて、この封止樹脂により、樹脂ケース内に水分等が浸入するのを防止し、パワー半導体素子等を保護している。
端子は、一例では脚部を有するＬ字形を有している。樹脂ケースは、一例では四辺に設けられた側壁部を有する箱形を有している。Ｌ字形の端子は、樹脂ケースの側壁部の上端から端子の先端部が露出するとともに、樹脂ケースの側壁部の内面側に端子の脚部が露出するように、樹脂ケースに設けられる。樹脂ケースの側壁部における端子の数や位置は、半導体モジュールの製品ごとに異なっている。
端子が一体的に設けられた樹脂ケースを製造する方法には、次の方法がある。
銅板等の導電材の薄板を、打ち抜き加工及び曲げ加工することにより、樹脂ケースの一つの側壁部に対応する数及び位置になるように端子がタイバーで接続されている端子部材を、樹脂ケースの側壁ごとに用意する。この端子部材を、樹脂ケースを成型する金型内に、樹脂ケースの側壁のそれぞれに対応させてセットし、この金型に原料樹脂、例えばＰＰＳ（ポリフェニレンサルファイド：Polyphenylene Sulfide）樹脂等を注入し、固化させることにより、端子を樹脂ケースと一体的にインサート成型する。成型後に、タイバーを切除する。
しかしながら、この方法では、大量生産に適しているものの、端子部材は、端子が所定の位置になるようにタイバーで接続されている構成になることから、端子の間の不要な部分を打ち抜き加工によって捨てている。したがって、導電材の薄板から端子に用いられる部分の割合が小さく、端子コストが高かった。また、端子のレイアウトの異なる樹脂ケースを製造する場合には、端子の数や位置に応じた異なる金型を別途に用意する必要があり、複数の金型を用意する必要があるため金型コストが高かった。
端子が一体的に設けられた樹脂ケースを製造する別の方法では、樹脂ケースの成型工程で、樹脂ケース側壁部に、機種や仕様によって異なる端子配列のすべてに対応するように端子取付穴を形成し、形成された端子取付穴に、個々の端子を所定の位置で圧入する（特許文献１）。
この方法では、端子の数や位置が異なる樹脂ケースを製造する場合であっても、樹脂ケースの金型は一つでよく、前述の方法よりも金型コストが低い。また、端子は、同一形状になる個々の端子を導電材の薄板から製造すればよいので、導電材の薄板から端子に用いられる部分の割合が大きく、前述の方法よりも端子コストが低い。また、樹脂ケースについても共通化が可能であり、部材コストが低い。しかしながら、樹脂ケースに設けられる端子の個数分で、端子を一個ずつ端子取付穴に圧入する作業が必要であるため、作業コストが高くなる。また、端子の脚部のがたつきを防止してワイヤボンディング性を確保するためには、端子を圧入後の樹脂ケースの側壁部の底面に、端子押え枠を取り付け、接着剤を用いて固定する必要があり、端子押え枠の製造コスト、接着剤コストを要する。したがって、総合的なコストの低減は、十分でなかった。
端子が一体的に設けられた樹脂ケースを製造する別の方法では、樹脂ケースの側壁部の内面側に弾性を有する突起部を形成し、この突起部により端子を挟持する（特許文献２）。この方法もまた、端子の数や位置が異なる樹脂ケースを製造する場合であっても、樹脂ケースの金型は一つでよく、前述のインサート成型の方法よりも金型コストが低い。また、端子は、同一形状になる個々の端子を導電材の薄板から製造すればよいので、導電材の薄板から端子に用いられる部分の割合が大きく、前述の方法よりも端子コストが低い。また、樹脂ケースについても共通化が可能であり、部材コストが低い。しかしながら、樹脂ケースに設けられる端子の個数分で、端子を一個ずつ突起に取り付ける作業が必要であるため、作業コストが高くなる。また、突起部を含むユニバーサルガイドを、接着剤を用いてケースに固定する必要があり、ユニバーサルガイドの製造コスト、接着コストを要する。したがって、総合的なコストの低減は、十分でなかった。また、樹脂ケースの突起部は、弾性を有する材料により形成される必要があるので、弾性が小さいＰＰＳ樹脂等を用いることができない。
樹脂ケースの側壁部に、同一形状の端子を、金型を用いて一体的に成型した半導体装置が特許文献３、特許文献４に記載されている。しかしながら、特許文献３、特許文献４では、端子を樹脂ケースと一体的に成型する方法に、特許文献１に記載の方法を用いたのか、他の方法を用いたのか、必ずしも明らかではない。
特開２００８−２５２０５５公報（背景技術、特許請求の範囲） 特開２００９−２１２８６号公報（特許請求の範囲） 特開平９−８２２３号公報（段落［０１１７］、図３） 特開２００４−１３４５１８号公報（段落［００５１］）
本発明は、上記の問題を有利に解決するものであり、樹脂ケースと端子とが一体的に設けられた半導体装置の製造コストを低減することのできる半導体装置の製造方法及び半導体装置を提供することを目的とする。
上記目的を達成するために本発明の一態様は、少なくとも一つの半導体素子が搭載された絶縁回路基板を、脚部を有する複数の端子が設けられた樹脂ケースに取り付けた半導体装置についての製造方法である。前記樹脂ケースを成型するための金型に、前記複数の端子のそれぞれを所定の位置に固定する突起を設けておき、該金型に複数の端子のそれぞれを、該突起に適合させて保持し、該金型に樹脂を注入して、複数の端子と樹脂ケースとを一体的に成型する。
また、本発明の別の態様としての半導体装置は、少なくとも一つの半導体素子が搭載された絶縁回路基板と、脚部を有する複数の端子が設けられた樹脂ケースと、を備える。前記複数の端子と樹脂ケースとが一体的に成型されてなり、かつ、前記樹脂ケースの、前記複数の端子の脚部近傍に、該複数の端子のそれぞれを金型の所定の位置に固定した突起の突起跡が形成されている。
上記手段によれば、樹脂ケースを成型するための金型に、複数の端子のそれぞれを所定の位置に固定する突起を設けておき、該金型に複数の端子のそれぞれを、該突起に適合させて保持し、インサート成型することから、総合的なコストを低くすることができる。
本発明の半導体装置の一実施形態の要部の断面図である。 本発明の半導体装置の別の実施形態の要部の断面図である。 図１の半導体装置の斜視図である。 図３の分解斜視図である。 樹脂ケースを成型するための金型の一例の説明図である。 金型の変形例の部分断面図である。 金型の変形例の部分断面図である。 金型の変形例の部分断面図である。 樹脂ケースの説明図である。 樹脂ケースの変形例の説明図である。 樹脂ケースの変形例の説明図である。 樹脂ケースの変形例の説明図である。 樹脂ケースの変形例の説明図である。
本発明の半導体装置の製造方法及び半導体装置の実施形態を、図面を用いて具体的に説明する。
本発明の一実施形態の半導体装置１０を図１に要部の断面図で示す。図１において半導体装置１０は、半導体チップ１１が、絶縁回路基板１２上に搭載されている。半導体チップ１１は、例えばＩＧＢＴ（絶縁ゲートバイポーラトランジスタ；Insulated Gate Bipolar Transistor）やＦＷＤ（フリーホイーリングダイオード；Free Wheeling Diode）とすることができる。
絶縁回路基板１２は、絶縁基板１２ａと、絶縁基板１２ａの一方の面及び他方の面にそれぞれ形成された導体層１２ｂ、１２ｃとからなる。半導体チップ１１は、回路パターンが形成された導体層１２ｂと半田１３で接合されることにより電気的に接続されている。絶縁回路基板１２の導体層１２ｃは、放熱用基板１４と半田１３により接合されている。半導体チップ１１が搭載された絶縁回路基板１２は、樹脂ケース１５に収容されている。樹脂ケース１５は、例えばポリフェニレンサルファイド樹脂（ＰＰＳ樹脂）、ポリブチレンテレフタレート樹脂（ＰＢＴ樹脂）、ポリアミド樹脂（ＰＡ樹脂）及びアクリロニトリルブタジエンスチレン樹脂（ＡＢＳ樹脂）から選ばれる１種の樹脂よりなる。
図１に示した半導体装置１０は、放熱用基板１４を備えているが、本発明の半導体装置は、放熱用基板１４を備えているものに限られない。図２に本発明の別の実施形態の半導体装置１０Ａとして、放熱用基板１４を備えてない半導体装置の要部を断面図で示す。なお図２において、図１と同じ部材については同じ符号を付しており、各部材についての重複する説明を省略する。図２の半導体装置１０Ａは、絶縁回路基板１２の一部、図示した例では導体層１２ｃの部分が樹脂ケース１５より下方に出ている。この絶縁回路基板１２と樹脂ケース１５とが接着剤１６により固着されている。
図３に、図１の半導体装置１０の斜視図を示し、図４に図３の分解斜視図を示す。なお、図３、図４では、本発明の理解を容易にするために、絶縁回路基板１２上に搭載された半導体チップ１１の図示を省略している。図３に示すように、樹脂ケース１５は、底部１５ａと側壁部１５ｂとを備え、上から見てほぼ長方形の外形を有している。図４の分解斜視図に示すように、樹脂ケース１５の底部１５ａの中央部には、開口１５ｃが形成されている。樹脂ケース１５の底部１５ａに、放熱用基板１４が図１に示したように接着剤１６によって固着される。放熱用基板１４の上面に設けられた絶縁回路基板１２は、樹脂ケース１５の開口１５ｃから露出している。
樹脂ケース１５の側壁部１５ｂの内部に、主端子又は制御端子として用いられる端子１７が設けられている。図示した端子１７は、Ｌ字形を有し、ピン（棒）状の一端が、樹脂ケース１５の側壁部１５ｂの上端から露出し、板状の他端が、脚部１７ａとして側壁部１５ｂの内面側から露出している。端子１７の材料は、導電材として銅、銅合金（真鍮、リン青銅、Ｃ１９４銅合金等）、アルミニウム、銅−アルミニウムクラッド材を用いることができる。また、端子１７は、これらの導電材に導電めっきをした材料を用いることができる。これらの材料からなり、複数の同一形状の端子が連結してリールに巻き取られている、リール端子と呼ばれる端子部材がある。このリール端子を曲げ加工して端子１７の脚部１７ａを形成したのち、切断加工して個々に分離することにより、複数の端子１７を得ることができる。
端子１７の脚部１７ａに、絶縁回路基板１２の導電層１２ｂ又は半導体チップ１１がボンディングワイヤ１８によって電気的に接続される（図１参照）。ボンディングワイヤ１８が接続されている樹脂ケース１５内は、シリコーン樹脂やエポキシ樹脂等からなる封止樹脂１９により充填される。封止樹脂１９によって樹脂ケース１５内の半導体チップ１１、端子１７や導電層１２ｂ等を保護している。
端子１７が設けられた樹脂ケース１５は、この樹脂ケース１５を成型する金型内に端子１７を設けた後、樹脂を金型内に注入し、該端子１７を樹脂で包み込み固化させることにより、樹脂ケース１５と端子１７とを一体化させる、いわゆるインサート成型によって製造される。
樹脂ケース１５を成型するための金型の一例を部分断面図で図５に示す。図５（ａ）は図１に示した樹脂ケース１５の側壁部１５ｂ近傍を成型する金型の部分断面図、図５（ｂ）は、図５（ａ）のＢ−Ｂ線の部分断面図、図５（ｃ）は、図５（ａ）のＣ−Ｃ線の部分断面図である。金型２０は、上型２１と下型２２とで構成され、両者が密着してキャビティ２３が形成されている。樹脂ケース１５の側壁部１５ｂに設けられる複数の端子１７は、個別に上型２１に保持される。
上型又は下型のうちの、端子を取り付ける側の金型、本実施形態では上型２１には、同一形状になる複数の端子１７のそれぞれを所定の位置に固定する突起２１ａが設けられている。図５に示した例では、図５（ａ）、（ｃ）に示すように、突起２１ａが、上型２１に保持される端子１７の脚部１７ａの根元近傍に対応する位置に設けられている。上型２１には、端子１７のピン状の一端を保持する穴部３０が、突起２１ａと同じピッチで設けられている。同一形状になる複数の端子１７のそれぞれを、あらかじめ準備しておく。個々の端子１７は、例えば、リール端子を曲げ加工して端子１７の脚部１７ａを形成したのち、切断加工して分離することにより作製することができる。分離された端子１７をそれぞれ突起２１ａの間に挟むとともに、穴部３０に挿入して所定の位置に適合させ、上型２１に保持する。その後に、上型２１と下型２２とを互いに密着させた後、樹脂を金型２０のキャビティ２３内に注入して、複数の端子１７と樹脂ケース１５とを一体的に成型する。
上述したように、複数の端子１７のそれぞれを金型２０の上型に保持することにより、従来のインサート成型のように、所定の位置に配置する端子がタイバーで接続されている構成の端子部材を、金型に固定することが不要になる。端子１７は、同一形状になる個々の端子を導電材の薄板から製造すればよいので、導電材の薄板から端子に用いられる部分の割合が大きく、端子コストが低い。よって、端子コストを低減することができる。
また、同一形状になる複数の端子１７それぞれを上型２１の所定の位置に保持してインサート成型することにより、端子１７の位置、数が異なる樹脂ケースを成型する場合であっても、下型２２については共通化することができる。つまり、上型２１は、端子１７の位置や数に応じて、異なる金型を必要とするが、下型２２については同じ金型を用いればよい。したがって、下型２２については共通化することができる点で、従来のインサート成型に比べて金型コストを低減することができる。
更に、複数の端子１７のそれぞれを上型２１に設けてインサート成型することにより、特許文献１、２に記載の製造方法に比べて、端子１７を樹脂ケース１５に取り付ける作業コストを低減することができる。また、特許文献１、２に記載の製造方法に比べて、端子押え枠を取り付け、この端子押え枠を、接着剤を用いて接着固定する必要がない。更に、樹脂ケース１５の材料が、弾性を有する材料に制限されず、弾性が小さいものの電気絶縁性等に優れるＰＰＳ樹脂等を用いることができる。
以上のことから、図５に用いた金型を用いて、複数の端子１７のそれぞれをインサート成型することにより、総合的にコストを低減させることができる。
図５に示した上型２１の突起２１ａは、同一形状になる複数の端子１７のそれぞれを所定の位置に保持するために設けられている。この突起２１ａが設けられていることにより、樹脂を金型内に注入したときの射出圧によって、端子１７の位置がずれるのを防止することができ、端子１７を確実に所定の位置に固定することができる。
突起２１ａは、上型２１に保持される端子１７の脚部１７ａの根元近傍に対応する位置に設けることが、端子１７を確実に所定の位置に固定することができるために好ましい。また、突起２１ａは、樹脂の流動方向に対して端子１７を支える側に、一つの端子１７に対して少なくとも一個を設ければ、上記効果を得ることができるが、より好ましくは、端子１７の脚部１７ａの根元近傍の両側に、合計二個を設ける。
図５に示した金型２０の上型２１の突起２１ａは、下型２２に向かう方向の長さが、端子１７の脚部１７ａの厚さよりも大きい。そのために図５（ａ）では端子１７の背後に位置する突起２１ａが図に表れているし、図５（ｃ）では突起２１ａが端子１７の脚部１７ａよりも長く図示されている。しかしながら、本発明の半導体装置１０の樹脂ケース１５を成型するための金型は、上型に設けられた突起の長さが、端子１７の脚部１７ａの厚さよりも大きいものに限られない。
図６に、樹脂ケース１５を成型するための金型の変形例を部分断面図で示す。図６において、図５と同一部材については同一符号を付し、以下では重複する説明を省略する。図６の金型２０Ａの、図５の金型２０と相違する点は、図５における金型２０の上型２１に設けられた突起２１ａと同じ位置に設けられる突起２１ｂの、下型２２に向かう方向の長さが、端子１７の脚部１７ａの厚さと同じ程度である点である。そのため、図６（ｃ）のＡ−Ａ線断面図で示す図６（ａ）では、端子１７の手前に位置する突起２１ｂが端子１７の脚部１７ａの厚さと同じ長さで図示されていて、図６（ｃ）では端子１７の脚部１７ａに隣り合う突起２１ｂが端子１７の脚部１７ａの厚さと同じ長さで図示されている。図６の金型２０Ａにおいて、上型２１Ｄの突起２１ｂの長さが端子１７の脚部１７ａの厚さと同じであっても、図５を用いて前に説明した金型２０の効果を全て具備することができる。むしろ上型２１Ｄの突起２１ｂの長さが端子１７の脚部１７ａの厚さと同じ程度に短いほうが、突起２１ｂの折れ等の破損を招くおそれが少なく、好ましい場合もある。
端子１７の位置がずれるのを防止する金型の変形例を図７に部分断面図で示す。図７に示す金型２４は、上型２５と下型２２とで構成され、両者が密着してキャビティ２６が形成されている。複数の端子１７は、個別に上型２５に保持される。図７に示した金型２４は、図５（ａ）に示した金型２０と対比すると、上型２５に、突起２１ａに加えて、端子１７の脚部１７ａの先端部近傍に対応する位置に、突起２５ａが設けられている点で相違する。図７に示した変形例では、上型２５に、突起２１ａと突起２５ａが設けられていることにより、脚部１７ａの根元近傍における端子１７の位置ずれを防止することができるのみならず、脚部１７ａの先端部近傍における端子１７の位置ずれを防止することができる。よって、端子１７をより確実に所定の位置に固定することができる。
図７の突起２１ａ、２５ａは、下型２２に向かう方向の長さが、端子１７の脚部１７ａの厚さよりも長いが、図示した例に限られない。図７の突起２１ａ、２５ａは、図６の突起２１ｂと同様に、下型２２に向かう方向の長さが、端子１７の脚部１７ａの厚さと同じ程度であってもよい。
端子１７の位置がずれるのを防止する金型の別の変形例を図８に部分断面図で示す。図８に示す金型２７は、上型２１と下型２８とで構成され、両者が密着してキャビティ２９が形成されている。複数の端子１７は、個別に上型２１に保持される。図８に示した金型２７は、図５（ａ）に示した金型２０と対比すると、突起２１ａが設けられていることに加えて、端子１７の脚部１７ａの先端部を、上型２１と下型２８とで挟持している点で相違する。図８に示した変形例では、上型２１に、突起２１ａが設けられ、かつ、端子１７の脚部１７ａの先端部を、上型２１と下型２８とで挟持していることにより、脚部１７ａの根元近傍における端子１７の位置ずれを防止することができるのみならず、脚部１７ａの先端部近傍における端子１７の位置ずれを防止することができる。よって、端子１７をより確実に所定の位置に固定することができる。
図８の突起２１ａは、下型２２に向かう方向の長さが、端子１７の脚部１７ａの厚さよりも長いが、図示した例に限られない。図８の突起２１ａは、図６の突起２１ｂと同様に、下型２２に向かう方向の長さが、端子１７の脚部１７ａの厚さと同じ程度であってもよい。
以上述べた金型２０、２０Ａ、２４、又は２７に、複数の端子１７を保持する際は、端子１７を一個ずつ保持してもよいが、この場合には、端子の数に正比例して、保持作業の回数が増大する。そのため、作業コストが高くつき、量産性が悪化するおそれがある。そこで、一つの金型に保持される端子１７の全てを一度に保持することが、作業コストを低減できるので好ましい。一度に保持するためには、例えば、次のことを行う。
複数の端子１７を、金型に保持するのと同じ所定の位置、数で挿入、保持することが可能な治具（受け治具）と、受け治具に保持された複数の端子１７を、その位置、数のままで一度に移動させることが可能な治具（移動治具）をあらかじめ用意する。受け治具に複数の端子１７を所定の位置、数で保持し、次に、この受け治具に保持された複数の端子１７を、移動治具により一度にまとめて金型２０、２０Ａ、２４、又は２７に保持する。受け治具に複数の端子１７を所定の位置、数で保持するために、端子１７を、金型における端子の位置、数のデータに基づいて保持可能な数値制御ロボットを用いることができる。この数値制御ロボットに供給される端子は、例えばリール端子から曲げ加工及び切断加工を経て得られた端子である。また、移動治具は、例えば端子１７をエア吸着又は機械的な把持により一時的に当該移動治具に固着できる治具である。
なお、一つの樹脂ケースにおける端子の位置、数のデータに基づいて、端子を金型内に挿入する端子挿入装置を用いて、端子１７の保持作業を自動化し、作業コストの低減、量産性の向上を図ることもできる。
以上のようにして製造された、端子１７が設けられた樹脂ケース１５は、図１の半導体装置１０における半導体チップ１１と、絶縁回路基板１２と、放熱用基板１４との組み立て物に対し、接着剤１６によって接合される。また、端子１７と、絶縁回路基板１２の導電層１２ｂ又は半導体チップ１１とがボンディングワイヤ１８によってワイヤボンディングされる。更に、樹脂ケース１５内に封止樹脂１９が充填される。
次に、端子１７が設けられた樹脂ケース１５について説明する。図９（ａ）は、樹脂ケース１５の側壁部１５ｂの部分平面図、図９（ｂ）は、側壁部１５ｂを内面側から見た部分側面図、図９（ｃ）は図９（ａ）のＸ−Ｘ線で切断した部分断面図である。図示した樹脂ケース１５は、樹脂ケース１５と複数の端子１７とが一体的に成型されてなる。また、樹脂ケース１５は、端子１７の脚部１７ａの根元近傍に、突起跡１５ｄが凹部として形成されている。この突起跡１５ｄは、前述した金型２０の上型２１に設けられた突起２１ａにより形成されたものである。
端子１７が設けられた樹脂ケースの変形例について、図１０を用いて説明する。図１０（ａ）は、樹脂ケース１５Ｇの側壁部１５ｂの部分平面図、図１０（ｂ）は、側壁部１５ｂを内面側から見た部分側面図、図１０（ｃ）は図１０（ａ）のＸ−Ｘ線で切断した部分断面図である。図示した樹脂ケース１５Ｇは、樹脂ケース１５Ｇと複数の端子１７とが一体的に成型されてなる。また、樹脂ケース１５Ｇは、端子１７の脚部１７ａの根元近傍に、突起跡１５ｆが凹部として形成されている。この突起跡１５ｆは、前述した金型２０Ａの上型２１Ｄに設けられた突起２１ｂにより形成されたものである。
端子１７が設けられた樹脂ケースの変形例について、図１１を用いて説明する。図１１（ａ）は、樹脂ケース３５の側壁部３５ｂの部分平面図、図１１（ｂ）は、図１１（ａ）のＸ−Ｘ線で切断した部分断面図である。図１１に示した樹脂ケース３５は、図９（ａ）〜（ｃ）に示した樹脂ケース１５と対比すると、端子１７の脚部１７ａの根元近傍に、突起跡１５ｄが形成されていることに加えて、脚部１７ａの先端部近傍に、突起跡１５ｅが形成されている点で相違する。この突起跡１５ｅは、前述した金型２４の上型２５に設けられた突起２５ａにより形成されたものである。
端子１７が設けられた樹脂ケースの別の変形例について、図１２を用いて説明する。図１２（ａ）は、樹脂ケース４５の側壁部４５ｂの断面図、図１２（ｂ）は、図１２（ａ）のＸ−Ｘ線で切断した部分断面図である。図１２に示した樹脂ケース４５は、図９（ｃ）に示した樹脂ケース１５と対比すると、端子１７の脚部１７ａの根元近傍に、突起跡１５ｄが形成されていることに加えて、脚部１７ａの先端部が、ボンディングワイヤ１８が接合される表面ばかりでなく、裏面も樹脂ケース４５から露出している点で相違する。この脚部１７ａの先端部が表裏面で露出しているのは、前述した金型２７の上型２１と下型２８とで脚部１７ａの先端部近傍を挟持したことによる。
端子１７が設けられた樹脂ケースの別の変形例について、図１３を用いて説明する。図１３（ａ）は、樹脂ケース５５の側壁部５５ｂの断面図、図１３（ｂ）は、図１３（ａ）のＸ−Ｘ線で切断した部分断面図である。図１３に示した樹脂ケース５５は、図９（ｃ）に示した樹脂ケース１５と対比すると、端子１７の脚部１７ａの根元近傍の側壁部５５ｂの厚さが当該側壁部５５ｂの上側よりも大きい点で相違する。脚部１７ａの根元近傍の側壁部５５ｂの厚さが当該側壁部５５ｂの上側よりも大きいことにより、脚部１７ａの根元近傍の側壁部の強度を向上させることができる。
上記樹脂ケース１５、１５Ｇ、３５、４５、５５のいずれも、ポリフェニレンサルファイド樹脂（ＰＰＳ樹脂）、ポリブチレンテレフタレート樹脂（ＰＢＴ樹脂）、ポリアミド樹脂（ＰＡ樹脂）及びアクリロニトリルブタジエンスチレン樹脂（ＡＢＳ樹脂）から選ばれる１種の樹脂により製造することができ、優れた電気絶縁性を具備することができる。
なお、上述した実施の形態は、本発明を具体化した例を示すものであり、したがって本発明はこれらの実施の形態に限定されるものではなく、本発明の趣旨を外れることなく種々の変形が可能であることはいうまでもない。
例えば、上記の例では同一形状の端子１７を用い、突起２１ａがほぼ等間隔で設けられた金型２０によりインサート成型する製造方法について説明したが、幅や厚みの異なる端子をそれぞれ用意し、これらの端子に適合するような間隔で、位置決めのための突起を複数設けた金型により成型してもよい。主端子と制御端子として異なる形状の端子を用い、それぞれの端子を所定の位置に保持するための突起を設けた金型により成型すれば、異なる形状の端子を備え、異なる端子配列に対応できる半導体装置の製造方法を低コストで提供できる。
１０、１０Ａ 半導体装置
１１ 半導体チップ
１２ 絶縁回路基板
１３ 半田
１４ 放熱用基板
１５、１５Ｇ、３５、４５、５５ 樹脂ケース
１６ 接着剤
１７ 端子
１７ａ 脚部
１８ ボンディングワイヤ
１９ 封止樹脂
２０、２０Ａ、２４、２７ 金型
２１、２１Ｄ、２５ 上型
２２、２８ 下型
２３、２６、２９ キャビティ
２１ａ、２５ａ 突起

Claims (13)

  1. 少なくとも一つの半導体素子が搭載された絶縁回路基板を、脚部を有する複数の端子が設けられた樹脂ケースに取り付けた半導体装置の製造方法であって、
    前記樹脂ケースを成型するための金型に、前記複数の端子のそれぞれを所定の位置に固定する突起を設けておき、
    該金型に複数の端子のそれぞれを、該突起に適合させて保持し、
    該金型に樹脂を注入して、複数の端子と樹脂ケースとを一体的に成型する、
    ことを特徴とする半導体装置の製造方法。
  2. 前記金型が上型と下型とを備え、前記突起を、上型又は下型のうちの、端子を取り付ける側の金型に設けた請求項１記載の半導体装置の製造方法。
  3. 前記突起を、前記金型に保持される端子の脚部の根元近傍に対応する位置に設ける請求項１又は２記載の半導体装置の製造方法。
  4. 前記突起を、前記端子の脚部の先端部近傍に対応する位置に、更に設ける請求項３記載の半導体装置の製造方法。
  5. 前記金型が上型及び下型を備える場合に、この上型及び下型により、前記端子の脚部の先端部近傍を挟持する請求項３記載の半導体装置の製造方法。
  6. 前記突起を、前記端子の脚部の根元近傍両側に設ける請求項３記載の半導体装置の製造方法。
  7. 複数の端子を、一度に金型に保持する請求項１〜６のいずれか１項に記載の半導体装置の製造方法。
  8. 少なくとも一つの半導体素子が搭載された絶縁回路基板と、脚部を有する複数の端子が設けられた樹脂ケースと、を備える半導体装置において、
    前記複数の端子と樹脂ケースとが金型を用いて一体的に成型されてなり、かつ、
    前記樹脂ケースの、前記複数の端子の脚部近傍に、該複数の端子のそれぞれを前記金型の所定の位置に固定した突起の突起跡が形成されていることを特徴とする半導体装置。
  9. 前記突起跡が、前記端子の脚部の根元近傍に形成されている請求項８記載の半導体装置。
  10. 前記突起跡が、端子の脚部の先端部近傍に、更に形成されている請求項９記載の半導体装置。
  11. 前記端子の脚部の先端部の表面及び裏面が、前記樹脂ケースから露出している請求項９記載の半導体装置。
  12. 前記端子の脚部の根元近傍における前記樹脂ケースの側壁部の厚さが、他の側壁部の部分よりも厚い請求項８〜１１のいずれか１項に記載の半導体装置。
  13. 前記樹脂ケースがポリフェニレンサルファイド樹脂、ポリブチレンテレフタレート樹脂、ポリアミド樹脂及びアクリロニトリルブタジエンスチレン樹脂から選ばれる１種の樹脂よりなる請求項８〜１２のいずれか１項に記載の半導体装置。
JP2013087899A 2013-04-18 2013-04-18 半導体装置の製造方法及び半導体装置 Active JP6107362B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013087899A JP6107362B2 (ja) 2013-04-18 2013-04-18 半導体装置の製造方法及び半導体装置
CN201410142784.1A CN104167370B (zh) 2013-04-18 2014-04-10 半导体装置制造方法及半导体装置
US14/251,036 US9070696B2 (en) 2013-04-18 2014-04-11 Semiconductor device manufacturing method and semiconductor device
EP14164833.7A EP2793256B1 (en) 2013-04-18 2014-04-16 Semiconductor device manufacturing method
US14/715,018 US9466509B2 (en) 2013-04-18 2015-05-18 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013087899A JP6107362B2 (ja) 2013-04-18 2013-04-18 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2014212218A true JP2014212218A (ja) 2014-11-13
JP6107362B2 JP6107362B2 (ja) 2017-04-05

Family

ID=50732781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013087899A Active JP6107362B2 (ja) 2013-04-18 2013-04-18 半導体装置の製造方法及び半導体装置

Country Status (4)

Country Link
US (2) US9070696B2 (ja)
EP (1) EP2793256B1 (ja)
JP (1) JP6107362B2 (ja)
CN (1) CN104167370B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016100475A (ja) * 2014-11-21 2016-05-30 富士電機株式会社 半導体装置
KR20160111824A (ko) * 2015-03-17 2016-09-27 주식회사 솔루엠 파워 모듈 패키지
JP2020150022A (ja) * 2019-03-11 2020-09-17 富士電機株式会社 半導体装置
JP2022073129A (ja) * 2020-10-30 2022-05-17 三菱電機株式会社 半導体装置用の筐体の製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6299120B2 (ja) * 2013-09-05 2018-03-28 富士電機株式会社 半導体モジュール
JP6547354B2 (ja) * 2015-03-20 2019-07-24 富士電機株式会社 半導体モジュールおよび樹脂ケース
JP6645134B2 (ja) * 2015-11-16 2020-02-12 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6984127B2 (ja) * 2016-12-28 2021-12-17 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6988161B2 (ja) * 2017-05-17 2022-01-05 富士電機株式会社 パワー半導体モジュールおよびパワー半導体装置
CN111148338A (zh) * 2018-11-01 2020-05-12 邱昱维 在布局有电路的陶瓷基板上成形环绕壁的方法及该基板
CN111916361A (zh) * 2019-05-10 2020-11-10 中芯长电半导体（江阴）有限公司 一种塑封模具及塑封方法
JP7313302B2 (ja) * 2020-03-18 2023-07-24 三菱電機株式会社 半導体装置および半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134624A (ja) * 2002-10-11 2004-04-30 Mitsubishi Electric Corp 電力用半導体装置
JP2008252055A (ja) * 2007-03-08 2008-10-16 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2705368B2 (ja) * 1991-05-31 1998-01-28 株式会社デンソー 電子装置
JP3466329B2 (ja) 1995-06-16 2003-11-10 三菱電機株式会社 半導体パワーモジュール
CN1248376C (zh) * 2001-11-08 2006-03-29 莫列斯公司 电连接器的制造方法及其制品
JP4007143B2 (ja) * 2002-10-09 2007-11-14 日産自動車株式会社 電子部品、電子部品の製造方法及び製造装置
DE102004054597B4 (de) * 2004-11-11 2019-07-25 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
US7944042B2 (en) 2007-03-08 2011-05-17 Fuji Electric Device Technology Co., Ltd. Semiconductor device and method of manufacturing same
JP4858336B2 (ja) 2007-07-10 2012-01-18 三菱電機株式会社 電力用半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134624A (ja) * 2002-10-11 2004-04-30 Mitsubishi Electric Corp 電力用半導体装置
JP2008252055A (ja) * 2007-03-08 2008-10-16 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016100475A (ja) * 2014-11-21 2016-05-30 富士電機株式会社 半導体装置
US9502320B2 (en) 2014-11-21 2016-11-22 Fuji Electric Co., Ltd. Semiconductor device
KR20160111824A (ko) * 2015-03-17 2016-09-27 주식회사 솔루엠 파워 모듈 패키지
KR102425694B1 (ko) * 2015-03-17 2022-07-27 주식회사 솔루엠 파워 모듈 패키지
JP2020150022A (ja) * 2019-03-11 2020-09-17 富士電機株式会社 半導体装置
JP7318238B2 (ja) 2019-03-11 2023-08-01 富士電機株式会社 半導体装置
JP2022073129A (ja) * 2020-10-30 2022-05-17 三菱電機株式会社 半導体装置用の筐体の製造方法
JP7353255B2 (ja) 2020-10-30 2023-09-29 三菱電機株式会社 半導体装置用の筐体の製造方法

Also Published As

Publication number Publication date
US9070696B2 (en) 2015-06-30
CN104167370B (zh) 2018-10-23
US20140312464A1 (en) 2014-10-23
EP2793256B1 (en) 2021-01-13
EP2793256A3 (en) 2016-04-06
JP6107362B2 (ja) 2017-04-05
US9466509B2 (en) 2016-10-11
CN104167370A (zh) 2014-11-26
US20150249023A1 (en) 2015-09-03
EP2793256A2 (en) 2014-10-22

Similar Documents

Publication Publication Date Title
JP6107362B2 (ja) 半導体装置の製造方法及び半導体装置
JP4242401B2 (ja) 半導体装置
EP3226292B1 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
US8922317B2 (en) Coil component
CN103887273B (zh) 半导体模块
US11894281B2 (en) Semiconductor device including lead with varying thickness
US10622288B2 (en) Semiconductor device and method for producing semiconductor device
JP6165025B2 (ja) 半導体モジュール
CN101345226B (zh) Ic器件和制造该ic器件的方法
JP2006108306A (ja) リードフレームおよびそれを用いた半導体パッケージ
JP5245880B2 (ja) 電力用半導体モジュールとその製造方法
US20180269165A1 (en) Semiconductor device
JP2009094189A (ja) コネクタ付き半導体パッケージ
JP2008098506A (ja) コイル部品及びコイル部品の製造方法
JP2019016792A (ja) 収容されたｉｃ構成要素
JP2000349219A (ja) 引き出し端子、電力用半導体装置用ケース及び電力用半導体装置
US7550827B2 (en) Conductor frame for an electronic component and method for the production thereof
JP2005328009A (ja) チップパッケージ、該チップパッケージの製造方法およびチップ実装基板
JP2015037103A (ja) 半導体装置及び半導体装置の製造方法
JP2009130007A (ja) 半導体装置及びその製造方法
US20140312997A1 (en) Encapsulated Reed Relay
JP2018107326A (ja) 回路構成体およびその製造方法
JP2015005687A (ja) 樹脂パッケージとこの樹脂パッケージを用いた電子機器
JP3758002B2 (ja) 電子部品
JP2023157585A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170220

R150 Certificate of patent or registration of utility model

Ref document number: 6107362

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250