JPH1168035A

JPH1168035A - パワー半導体モジュール

Info

Publication number: JPH1168035A
Application number: JP16469298A
Authority: JP
Inventors: Yukio Sonobe; 幸男薗部; Akihiro Tanba; 昭浩丹波; Kazuji Yamada; 一二山田; Ryuichi Saito; 隆一斎藤; Masaki Sasaki; 正貴佐々木; Tatsuya Shigemura; 達也茂村; Kazuhiro Suzuki; 和弘鈴木; Shigeki Sekine; 茂樹関根
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1997-06-12
Filing date: 1998-06-12
Publication date: 1999-03-09

Abstract

(57)【要約】【課題】低コストで高信頼パワー半導体モジュールを提
供する。【解決手段】ベース一体型ケースを採用して、パワー回
路を構成する基板と該パワー回路と制御回路を電気的に
接続する端子を搭載する配線基板又は、パワー回路を搭
載する回路配線基板を分離し、樹脂枠で囲われた基板収
納部を形成して各基板を該基板収納部に配置すると共
に、該基板収納部に突起及び段差を設けて基板の自己整
合を手段とする。【効果】信頼性が高く低コストなモジュールを実現でき
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＩＧＢＴ（Insulate
d Gate Bipolar Transistor ）モジュールに代表され
る、パワーモジュール（以下、ＰＭという）及びインテ
リジェントパワーモジュール（以下、ＩＰＭという）の
構造に関する。

【０００２】

【従来の技術】従来のＩＰＭ構造の一例を示す平面図を
図２に、断面図を図３に示す。従来のＩＰＭのケース６
ａは、主端子２ａ及び制御端子３ａを樹脂でインサート
成型し、端子を樹脂封止したいわゆるケースブロック構
造である。セラミック基板７ａ及び７ｂは、モジュール
を取付ける金属ベース１ａとパワー半導体素子９の電気
的絶縁を行うと共に、基板上の導体に回路パターンを形
成してワイヤーボンディングにより金属ワイヤー１１で
配線を行い、パワー回路部を構成する。ワイヤーボンデ
ィングされたセラミック基板７ａ及び７ｂは、金属ベー
ス１ａと半田付けをしてパワー半導体素子９で発生した
熱を金属ベース１ａとモジュールを取付けるフィン（図
示せず）を介して外部に放熱する。ケース６ａと金属ベ
ース１ａは接着剤１５により接合し、モジュール筐体を
構成すると共に、樹脂でインサート成型した主端子２ａ
をセラミック基板７ａ及び７ｂに形成した導体パターン
と半田付けして、前記パワー回路部と電気的に接続す
る。パワー回路を制御する制御回路を搭載した回路基板
１２ａは、Ｌ形のピン端子１０ａを介してパワー回路を
構成するセラミック基板７ａ及び７ｂの左右中央に形成
した導体回路パターンと半田付けしてパワー回路部と電
気的に接続する。樹脂でインサート成型した制御端子３
ａは、ケース６ａの内側で垂直に立ちあげ制御端子４ａ
とし、前述の制御回路を搭載した回路基板１２ａとピン
端子１０ａと共に半田付けして、モジュール外部と電気
的に接続する入出力制御端子を構成する。

【０００３】従来のパワー半導体素子とセラミック基板
の半田付け作業工程１を示す治具組立て平面図を図４
に、前記図４のＡ−Ａ断面を図５に、ワイヤーボンディ
ングされたセラミック基板とベース基板の半田付け作業
工程２を示す治具組立て平面図を図６に、前記図６のＢ
−Ｂ断面を図７に、ワイヤーボンディングの基準座標と
認識範囲を示す模式図を図１５に示す。

【０００４】ＩＰＭの組立てはまず、図４及び図５に示
すカーボン製の下治具４１の溝４０にセラミック基板７
ａをセットし、上治具４２を下治具４１の嵌合部５１に
挿入してセラミック基板７ａを上下の治具で固定する。
次に上治具４２に設けた角穴４３に半田シート２０，パ
ワー半導体素子９をセットし、さらにウェイト４４を乗
せてリフローして、半田付けをする。ここでセラミック
基板７ａとパワー半導体素子９との位置決めは、下治具
４１に設けた溝４０とセラミック基板７ａの外周端面及
び下治具４１と嵌合する上治具４２に設けた角穴４３に
より行われる。セラミック基板７ｂも上記と同じ組立て
作業を行い、半田付け作業工程１が終了する。

【０００５】半田付け作業工程１が終了したセラミック
基板７ａ及び７ｂは、図１５に示す同基板の導体パター
ンのコーナー７ｐとパワー半導体素子９のボンディング
パッドをワイヤーボンディングの座標認識基準点として
ワイヤーボンディングの位置を設定し、パワー半導体素
子９とセラミック基板７ａ及び７ｂの導体パターンをワ
イヤーボンディングにより金属ワイヤー１１で配線し
て、パワー回路部を製作する。ワイヤーボンディングさ
れたセラミック基板７ａ及び７ｂの金属ベース１ａへの
組立ては、二分割したカーボン製の治具６１に設けたピ
ン６２を金属ベース１ａのモジュール取付け用の穴７１
に挿入すると共に、同金属ベース１ａの端面７２を基準
とし、同治具６１の内側端面７３をガイドとして、パワ
ー半導体素子９を搭載したセラミック基板７ａ及び７ｂ
の位置決めをする。組立ては、二分割した治具６１の一
方を金属ベース１ａにセット後、半田シート２１を治具
６１の内側に敷き、ワイヤーボンディングにより配線の
終了したセラミック基板７ａ及び７ｂを治具６１の内側
端面７３をガイドにして挿入する。さらに、二分割した
もう一方の治具６１を金属ベース１ａに挿入してセラミ
ック基板７ａ及び７ｂの最終位置決めとずれを防止す
る。このセラミック基板７ａ及び７ｂに、カバーウェイ
ト６３を乗せリフローして半田付けを行い、半田付け作
業工程２が終了する。

【０００６】上記の作業によりパワー回路を搭載した金
属ベース１ａは、端子を樹脂でインサート成型した前述
のケース６ａと熱硬化性接着剤１５により接着して、モ
ジュール筐体を構成する。制御回路基板１２ａとセラミ
ック基板７ａ及び７ｂに構成したパワー回路部とを電気
的に接続するためのＬ形のピン端子１０ａは、インサー
ト成型によりケース６ａの内側に設けた主端子２ａと共
に、前記基板７ａ及び７ｂの導体回路パターンと各々半
田付けを行い、半田付け作業工程３が終了する。制御回
路を搭載した回路基板１２ａは、同回路基板のスルーホ
ール穴にピン端子１０ａ及びケースの内側に垂直に立ち
あげた制御端子４ａを挿入して、作業工程４の半田付け
をする。このパッケージにシリコンゲル１３を注入して
硬化し、フタ１４ａをケース６ａと接着剤１５で接着固
定しＩＰＭが完成する。

【０００７】

【発明が解決しようとする課題】従来のパワー半導体モ
ジュールは上述のように半田付け工程及び熱硬化性接着
剤を使用した接着工程が多く、先に半田付けした半田接
合部やワイヤーボンディングを施した金属ワイヤーの接
合部が繰り返し高温にさらされるため、接合部の劣化が
信頼性の点で懸念される。また、パワー半導体素子９，
セラミック基板７ａ及び７ｂ，ピン端子１０ａは半田付
け作業の際、全て治具による位置決めとしているため、
半田付け作業工程毎に累積される誤差により位置ずれが
発生する。特に、セラミック基板７ａ及び７ｂはセラミ
ック材の材質特性上、製作寸法公差が大きく（本実施例
ではセラミック基板７ａ及び７ｂ単品で最大±０.５mm
）、セラミック基板７ａ及び７ｂの最大寸法公差に対
応した位置決め治具を製作し組立てを行うと、下記の位
置ずれが発生する。

【０００８】図４及び図５に示す半田付け作業工程１に
おいて、治具４１に設けた溝４０の製作寸法公差±０.
１mm，治具４２に設けた角穴４３の製作寸法公差±０.
０５mm，セラミック基板７ａ及び７ｂの製作寸法公差±
０.５mm ，セラミック基板７ａ及び７ｂを治具４１の溝
４０にセットするためのクリアランス０.１mm ，パワー
半導体素子９を治具４２の角穴４３にセットするための
クリアランス０.０５mm及び下治具４１と上治具４２の
嵌合部のクリアランス０.１mm が必要となり、セラミッ
ク基板７ａ及び７ｂとパワー半導体素子９で最大０.９m
m の位置ずれが発生する。そのため、予め設定したワイ
ヤーボンディングの基準座標認識位置と作業時の座標認
識位置にずれが発生する。

【０００９】図１５に示す座標認識基準点８ｐにおい
て、２直線が直交する輪郭を有するコーナーの座標認識
は８ｐが基準点となり、本例ではｘ方向で最大２.２５m
m ，ｙ方向で最大１.８mm の範囲が座標認識の補正可能
範囲となる。しかし、応力集中を避けるためＲコーナー
（本実施例ではＲ１mm）を有する、輪郭線の境界があい
まいなセラミック基板７ａ及び７ｂの導体パターンのコ
ーナー７ｐでは、直線と接するＲコーナーの終点が認識
マスク８ｍの基準点となり、ｘ方向で最大１.０mm，ｙ
方向で最大０.５５mm が座標認識可能な補正範囲とな
る。

【００１０】図１６にワイヤーボンディングの座標認識
可能限界を示す模式図を示す。画面に投影される認識エ
リア８ｗと認識マスク８ｍが接する位置が座標認識可能
限界となり、Δｘ及びΔｙが座標認識可能な最大許容ず
れ寸法となる。セラミック基板７ａ及び７ｂとパワー半
導体素子９で最大０.９mm の位置ずれが発生すると、ｙ
方向でワイヤーボンディングの座標認識可能エリア８ｗ
を越えるため、ワイヤーボンディングの座標認識が困難
となりエラーが発生する。

【００１１】図６及び図７に示す半田付け作業工程２に
おいては、治具６１の内側端面７３にセラミック基板７
ａ及び７ｂをセットするためのクリアランス０.１mm ，
セラミック基板７ａ及び７ｂの製作寸法公差±０.５mm
，金属ベース１ａのモジュール取付け用穴７１の穴径
と穴ピッチ間寸法の累計製作公差±０.１５mm ，治具６
１に設けたピン６２の直径とピン６２のピッチ間寸法の
累計製作公差±０.１mm，前述のモジュール取付け用穴
７１にピン６２を挿入するためのクリアランス０.１mm
，金属ベース１ａの幅寸法製作公差±０.１５mm ，治
具６１を金属ベース１ａの端面７２に挿入するためのク
リアランス０.１mm が必要となり、セラミック基板７ａ
及び７ｂと金属ベース１ａで最大１.２mm の位置ずれが
発生する。金属ベース１ａとパワー半導体素子９におい
ては、前述の半田付け作業工程１の位置ずれ最大０.９m
m が累積されるため、最大で２.１mm の位置ずれとな
る。半田付け作業工程３においては、ケース６ａの製作
寸法公差±０.２mm ，金属ベース１ａの幅寸法製作公差
±０.１５mm ，ケース６ａを金属ベース１ａに挿入する
ためのクリアランス０.１mm が必要となり、以上の製作
寸法公差及び組立て上のクリアランスによるずれを総合
すると、ケース６ａと金属ベースで最大０.４５mm，ケ
ース６ａとセラミック基板７ａ及び７ｂで最大１.６５m
m ，ケース６ａとパワー半導体素子９においては最大
２.５５mm の位置ずれが発生する。主端子２ａ及びピン
端子１０ａは、ケース６ａを基準とし、金属ベース１ａ
に半田付けしたセラミック基板７ａ及び７ｂの導体回路
パターンに半田付けを行うため、同基板７ａ及び７ｂの
位置ずれが組立てに影響する。

【００１２】さらに、図６に示す半田付け作業工程２に
おいて、金属ベース１ａのそり及び治具６１の傾きや同
治具の浮きにより金属ベース１ａと治具６１に隙間が生
じ、半田２１の余分な半田流れが発生する。このためケ
ース６ａと金属ベース１ａを組立てる際の障害となると
共に、セラミック基板７ａ及び７ｂと金属ベース１ａ間
の半田厚さが薄くなり半田ボイド発生の要因となり半田
寿命も低下する。ピン端子１０ａと制御端子４ａは、制
御回路を搭載した回路基板１２ａのスルーホール穴に挿
入して半田付けを行うため、ピン端子１０ａの位置ずれ
が制御回路基板１２ａの組立てに影響を及ぼす。このピ
ン端子１０ａはセラミック基板７ａ及び７ｂに個々に設
ける必要があり、正確に配列し半田付けを行うことが難
しい。

【００１３】さらに、制御回路基板１２ａに挿入するピ
ン端子１０ａは本数が多く（本例では制御端子４ａを含
め計３９本）、不連続ピッチの配列のため組立て作業性
が悪い。パワー回路と制御回路を電気的に接続する必要
のあるピン端子１０ａは、セラミック基板７ａ及び７ｂ
の導体パターンの構成上パワー回路部に接近するため、
同ピン端子１０ａを介して制御回路基板１２ａがノイズ
の影響を受け易く、パワー回路の頭上に位置する制御回
路基板１２ａの構成面積が大きいため、パワー回路で発
生するノイズの影響が大きい。

【００１４】また、セラミック基板７ａ及び７ｂに設け
たピン端子１０ａの導体パターンは、同基板７ａ及び７
ｂの位置ずれとピン端子１０ａの位置ずれを考慮した半
田付けを行う必要があるため導体幅を広くする必要があ
り、セラミック基板７ａ及び７ｂに占める占有面積が大
となる。セラミック基板７ａ及び７ｂの導体回路パター
ンは、導体パターンとセラミックの接合強度及び導体厚
さと導体回路パターンを形成するエッチング加工の関係
上、微細パターンの作製が困難である。セラミック基板
７ａ及び７ｂは、パワー回路部を構成すると共に、パワ
ー半導体素子９で発生した熱を金属ベース１ａを介して
モジュール外部に放熱する必要があるため、セラミック
基板厚さを薄くし熱抵抗を小さくする必要がある。その
ため、セラミック基板７ａ及び７ｂの縦寸法及び横寸法
の増加は、同セラミック基板のそり発生の要因となる。
さらに、ピン端子１０ａはセラミック基板７ａ及び７ｂ
の両側に二列に配列して制御回路基板１２ａと電気的に
接続する必要があるため、制御回路基板１２ａが大きく
なる。そのためシリコンゲル１３を注入した際、気泡が
回路基板１２ａにトラップされ易く残った気泡によりゲ
ルボイドが発生して、絶縁不良の原因となることが懸念
される。

【００１５】本発明は、上記のような従来の問題点を考
慮してなされたものであり、信頼性の高いパワー半導体
モジュールを提供する。

【００１６】

【課題を解決するための手段】本発明によるパワー半導
体モジュールは、金属ベースと、金属ベース上に位置す
る複数の配線基板であって、複数の配線基板の内の第１
の配線基板がパワー半導体素子を含むパワー回路部を備
える複数の配線基板と、複数の配線基板の内の少なくと
も１配線基板が収納される樹脂部を備える基板収納部
と、を有する。そして、この１配線基板が、基板収納部
の樹脂部の内壁を基準に、金属ベース上において自己整
合的に位置決めされる。

【００１７】より具体的には、本発明によるパワー半導
体モジュールは、ベース基板と端子をインサートにより
樹脂で一体成型したベース一体型ケースを採用し、金属
ベースの上に樹脂で囲われた各基板占有の基板収納部を
構成する。パワー回路を構成するセラミック基板と制御
回路を搭載した回路基板と該パワー回路と電気的に接続
する制御端子配線部を個々に分離した基板構成とし、前
述の基板収納部に配置する。また、セラミック基板収納
部を同セラミック基板を交互にずらした配置構成とし段
差を設け、ケースコーナー内壁とワイヤーボンディング
ツールの干渉を避けると共に、セラミック基板間の位置
決めとする。さらに、基板収納部の内壁に突起を設けケ
ースと各基板の自己整合による位置決めを行うと共に、
ケース内壁と基板との密着を防止してシリコンゲルの浸
透を促し、ゲルボイド発生を回避する。

【００１８】この基板収納部の樹脂枠に治具を挿入し、
ケースとパワー半導体素子の位置決めをする。さらに、
基板収納部の樹脂枠により余分な半田流れを完全に阻止
し、余分な半田流れによって誘発する他の構成部品への
悪影響を防止する。また、余分な半田流れによって生じ
る半田不足と半田ボイド発生を回避して半田接合部の信
頼性を向上する。

【００１９】パワー回路と分離した制御端子配線部をパ
ワー回路部から離してモジュールの一辺に配置し、制御
回路基板の面積を縮小することにより、パワー回路のノ
イズの影響を軽減すると共に、制御回路基板でトラップ
される気泡を減らし、ゲルボイド発生を回避する。制御
回路基板とパワー回路を電気的に接続する制御端子を一
列の連続ピッチで配列し樹脂で固定した連結端子を構成
すると共に、この連結端子を搭載してパワー回路と配線
するためのワイヤーボンディングパッドを設けた制御端
子配線基板を構成する。この制御端子配線部にプリント
配線基板を使用し微細配線パターンによる基板の小型化
と、配線基板の配線パターンの構成により、ＩＰＭとＰ
Ｍが共通のパワー回路とケースにより製作展開できる構
造とする。

【００２０】さらに、前述の配線基板を多層プリント配
線基板に制御回路を搭載して配線基板を兼ねた回路基板
構成とし、金属ベース上に設けた配線基板収納部に配置
することにより、制御回路基板でトラップされる気泡を
なくしゲルボイド発生を回避すると共に、注入するシリ
コンゲル量を削減する。

【００２１】また、パワー回路の頭上に位置する制御回
路基板をなくし、パワー回路で発生するノイズの影響を
大幅に軽減すると共に、ケースと各基板の位置決めを前
述の基板収納部を基準とした、各基板の自己整合による
容易で高精度な位置決めと組立てが可能な構造とする。

【００２２】

【発明の実施の形態】本発明の実施例を、以下図面によ
り詳細に説明する。

【００２３】（実施例１）図１はＩＰＭの構造及び組立
て過程状態を示す鳥瞰図、図８は前記構造を示す平面
図、図９は断面図である。本実施例でケース６ｂは、金
属ベース１ｂ，主端子２ｂ，制御端子３ｂをインサート
し樹脂で一体成型したベース一体型ケースである。この
ベース一体型ケース６ｂの金属ベース１ｂの上に樹脂で
囲われたセラミック基板収納部８１及び配線基板収納部
８２を形成し、両側に主端子２ｂの配線面及びモジュー
ルの入出力制御端子４ｂを配置して、各基板占有のセラ
ミック基板収納部８１及び配線基板収納部８２を構成す
る。

【００２４】図１０にセラミック基板収納部の平面詳細
図を示す。図１１は前記図１０のＤ部詳細図、図１２は
前記図１１のＥ−Ｅ断面である。図１４は前記図８のケ
ース内側コーナーＣ部において、ワイヤーボンディング
ツールとケース内壁の位置関係を示す斜視図である。本
実施例で図１０に示すセラミック基板収納部８１は、セ
ラミック基板８ａと８ｂを交互にずらした配置の樹脂枠
を形成して段差９１を設け、この段差９１によりセラミ
ック基板８ａとセラミック基板８ｂ間の位置決めをす
る。また、セラミック基板８ａをケースコーナー５５か
ら離れる方向にずらすことにより、ワイヤーボンディン
グ作業時にケースコーナー５５の内壁とワイヤーボンデ
ィングツール５６の干渉が回避できる。ケース６ｂとセ
ラミック基板８ａ及び８ｂの位置決めは、セラミック基
板収納部８１の内壁に設けた突起９２により行い、同基
板収納部８１の内壁とセラミック基板８ａ及び８ｂの端
面９４の間に空隙９５を前記基板８ａ及び８ｂの外周に
設ける。

【００２５】上述のセラミック基板収納部８１に設けた
突起９２及び前述のセラミック基板間の位置決め用段差
９１が必要な理由について以下に述べる。

【００２６】図１７は基板間の位置決め用段差及び突起
がない時のセラミック基板のずれを示す模式図、図１８
は前記図１７のＦ部断面詳細を示す模式図、図１９は前
記図１７のＧ−Ｇ断面を示す模式図である。セラミック
基板８ａ及び８ｂはセラミック材の材質特性上製作寸法
公差が大きいため、セラミック基板８ａ及び８ｂ間の位
置固定がないと、組立て及び半田付け作業時にセラミッ
ク基板収納部８４の片隅にセラミック基板のずれが発生
する危険性がある。本実施例では図１７に示すｘ寸法
で、セラミック基板８ａの製作寸法公差±０.４mm ，セ
ラミック基板８ｂの製作寸法公差±０.３mm ，セラミッ
ク基板収納部８４の製作寸法公差±０.２mm，セラミッ
ク基板収納部８４に同基板８ａ及び８ｂをセットするた
めのクリアランス０.１mm ，シリコンゲル１３の浸透を
促しゲルボイド発生を回避するためのセラミック基板８
ａと８ｂ間の最小クリアランス０.５mm を合わせると、
最大１.５mm の位置ずれが発生する。ｙ寸法では、セラ
ミック基板８ａ及び８ｂの製作寸法公差±０.２５mm，
セラミック基板収納部８４の製作寸法公差±０.１５m
m，セラミック基板収納部８４に同基板８ａ及び８ｂを
セットするためのクリアランス０.１mm を合わせると最
大０.５mm の位置ずれが発生する。

【００２７】従来の治具を使用したケースとセラミック
基板の位置決め精度と比較し、ｙ寸法では最大１／３以
下の精度にずれ発生を削減できるが、ｘ寸法ではセラミ
ック基板８ｂがセラミック基板８ａの誤差に累積される
ため依然ずれが大きく、図１５に示すワイヤーボンディ
ングの座標認識において、ｘ方向で認識マスク８ｍが座
標認識エリア８ｗを越えるため、ワイヤーボンディング
作業時にセラミック基板８ａ及び８ｂの導体パターンコ
ーナー７ｐの座標認識が困難となり、図１６に示す座標
認識限界範囲のずれΔｘを越えエラーが発生する。ま
た、主端子２ｂの配線面は樹脂成型時の同端子面たわみ
による位置ずれ，主端子２ｂのプレス加工時の端子端面
のだれによる樹脂のかぶりが発生し易いため、ワイヤー
ボンディングの座標認識基準位置を主端子２ｂの配線面
のコーナーとすることが困難であり、セラミック基板８
ａ及び８ｂの導体パターンコーナー７ｐを基準に、相対
座標として主端子２ｂのワイヤーボンディング位置を設
定する。そのため、セラミック基板８ａ及び８ｂの位置
ずれは、主端子２ｂのワイヤーボンディング位置に直接
影響してずれが発生し、ワイヤーボンディング時の接合
不良の要因となる。さらに、セラミック基板８ａ及び８
ｂは薄い（本実施例では０.２８mm ）ため同基板８ａ及
び８ｂの製作過程でそりが発生する。セラミック基板８
ａ及び８ｂ間の位置固定がないと位置ずれが発生した
際、セラミック基板のそりのためセラミック基板８ａと
８ｂの重なりが発生すると共に、同セラミック基板同士
の接触やセラミック基板収納部８４の内壁との接触によ
り空隙９６が発生する。空隙９６は絶縁用のシリコンゲ
ル１３を注入する際、シリコンゲル１３の浸透を妨げ気
泡として残り易くゲルボイド９９が発生し絶縁不良の原
因となる。また、セラミック基板８ａ及び８ｂと金属ベ
ース１ｂを半田付けするセラミック基板裏面の銅箔８０
はセラミック基板の製作上、同基板端面９４より内側
（本実施例では１mm）になるためセラミック基板８ａ及
び８ｂのそりが少ない時でも、前記基板８ａ及び８ｂが
基板収納部８４の内壁と密着すると空隙９７が生じ、前
述の空隙９６と同様にシリコンゲル１３の浸透を妨げ、
ゲルボイド９９が発生する要因となる。特に、基板収納
部８４の内壁とセラミック基板８ａの二端面が接触する
コーナー９８付近に残った気泡は放出しにくく、ゲルボ
イド９９が発生し易い。

【００２８】以上のことから、前述のセラミック基板収
納部８１に設けた段差９１は、セラミック基板８ａと８
ｂ間の接近できる位置を固定してセラミック基板相互の
干渉を阻止すると共に、治具なしでケースと個々のセラ
ミック基板の自己整合による位置決めを行い、且つ、ケ
ースとセラミック基板の位置決め精度を向上して、ワイ
ヤーボンディング作業時の座標認識を可能とし、基板の
ずれによる座標認識エラーと主端子２ｂ配線面のワイヤ
ーボンディングの接合不良を回避するために必要であ
る。また、モジュール構成部品の中で製作寸法公差の最
も大きいセラミック基板の基板成型後の寸法偏差を測定
して、セラミック基板収納部の最適寸法を設定すること
により、ケースとセラミック基板の位置決め精度を従来
の１／４以下，最大値０.４mm 以下に向上できる。

【００２９】突起９２は、ケース６ｂとセラミック基板
８ａ及び８ｂの自己整合による位置決めを行うと同時
に、基板収納部内壁との密着を防止しセラミック基板の
外周に空隙９５を設けてシリコンゲル１３の浸透を促
し、ゲルボイド発生による絶縁不良を回避するために必
要である。さらに、セラミック基板８ａ及び８ｂを樹脂
枠で囲った基板収納部を構成することにより、半田２１
の余分な流れを完全に阻止して半田不足と半田ボイド発
生を回避し、半田接合部の信頼性を向上できる。本実施
例で突起９２は半円形状を示したが、幅の狭い角形又は
三角でも良く、空隙９５を設ける突起形状及び突起の数
は図１０に限定されない。

【００３０】図８及び図９に示すパワー回路を構成する
セラミック基板８ａ及び８ｂと制御回路を搭載した回路
基板１２ｂと、該パワー回路部を電気的に接続する連結
端子１０ｂ及び同連結端子１０ｂを搭載した配線基板５
ａは、個々に独立した基板構成とし、前述のセラミック
基板収納部８１及び配線基板収納部８２に配置する。配
線基板５ａをパワー回路部から離して制御端子３ｂ側の
一辺に配置し、制御回路基板１２ｂの面積を縮小してパ
ワー回路の頭上に位置する制御回路を削減することによ
り、パワー回路のノイズの影響を軽減できる。また、シ
リコンゲル１３を注入する際、制御回路基板１２ｂの面
積縮小により前記回路基板でトラップされる気泡を削減
しゲルボイド発生を回避できる。制御回路を搭載した回
路基板１２ｂとパワー回路部を電気的に接続する連結端
子１０ｂは、制御端子４ｂの中間を一列に連続ピッチ
(本実施例では２.５４mm）で配列し樹脂で固定した連結
端子１０ｂを構成する。

【００３１】図２０に連結端子１０ｂ及び配線基板５ａ
の詳細図を示す。配線基板５ａは微細パターンを作製で
きるプリント配線基板とし、ボンディングパッド５ｃを
設けワイヤーボンディングにより、パワー半導体素子９
と金属ワイヤー１１で配線する。パワー回路を構成する
セラミック基板と前記の連結端子１０ｂを搭載した配線
基板５ａを分離し、ワイヤーボンディングにより金属ワ
イヤー１１で配線することにより、セラミック基板８ａ
及び８ｂに前述の製作寸法公差と組立て上のクリアラン
スに伴う位置ずれが発生しても、制御回路基板１２ｂと
接続する連結端子１０ｂは影響されない。この配線基板
５ａもセラミック基板収納部８１と同じく、樹脂で囲っ
た配線基板収納部８２を構成することにより、余分な半
田流れを完全に阻止して半田不足と半田ボイド発生を回
避すると共に、余分な半田流れによって誘発するセラミ
ック基板８ａ及び８ｂへの悪影響を防止できる。また、
前記配線基板収納部８２の内壁にも突起９２を設け配線
基板５ａの自己整合による位置決めを行うと共に、配線
基板収納部８２の内壁と配線基板５ａの空隙９５によ
り、シリコンゲル１３の浸透を促しゲルボイド発生を回
避できる。

【００３２】図２２及び図２３は本発明のＩＰＭケース
を使用した組立て手順を示す断面図、図２４はセラミッ
ク基板及び配線基板の位置決めと治具組立て状態を示す
斜視断面図、図２５は前記図２４の断面図である。ＩＰ
Ｍの組立ては図２２（ａ）に示すベース一体型ケース６
ｂを使用し、まず、図２４及び図２５に示す組立てを行
う。組立ては、ベース一体型ケース６ｂに設けたセラミ
ック基板収納部８１の金属ベース１ｂの上に半田シート
２１を敷き、前述の基板収納部に設けた段差９１と突起
９２を基準にセラミック基板８ａ及び８ｂの自己整合に
よる位置決めとし、同セラミック基板８ａ及び８ｂを半
田シート２１の上にセットする。半田シート２１とセラ
ミック基板８ａ及び８ｂを収納した基板収納部８１の内
壁にカーボン製の治具６４を挿入し、ケース６ｂと治具
６４の位置決めをする。この治具６４に設けた角穴４３
に半田シート２０及びパワー半導体素子９をセットし、
さらにパワー半導体素子９のずれ防止と半田２０のぬれ
広がりを良くするためウェイト４４を乗せる。

【００３３】ケース６ｂに設けたセラミック基板収納部
８１を基準に、治具６４を使用してパワー半導体素子９
の位置決めをすることにより、ケースとパワー半導体素
子９の位置決め精度を従来の１／１０以下、最大値０.
２５mm 以下に向上できる。連結端子１０ｂを予め半田
付けした配線基板５ａは、配線基板収納部８２の金属ベ
ース１ｂの上に半田シート２１を敷き、前述の突起９２
を配線基板５ａの自己整合を手段とする位置決めとし、
同配線基板５ａを半田シート２１の上にセットする。さ
らに、ケース６ｂの内側に垂直に立ちあげた制御端子４
ｂと連結端子10ｂに治具６５を挿入し、ケース６ｂと樹
脂で固定された制御端子４ｂを基準に連結端子１０ｂと
の端子間の位置決めをする。治具６５に設けたスタンド
６６は配線基板５ａの上にウェイトとして乗せ、配線基
板５ａの製作寸法誤差によるずれを防止すると共に、半
田２１のぬれ広がりを良くする。上記の方法によりケー
ス６ｂの内側に組立てたセラミック基板８ａ及び８ｂ，
パワー半導体素子９，配線基板５ａ、及び連結端子１０
ｂは治具と共に一括でリフローして半田付けを行い、図
２２（ｂ）の状態とする。

【００３４】半田付け作業（ｂ）が終了したパワー半導
体素子９と、セラミック基板収納部８１の両側に配置し
た主端子２ｂの配線面，パワー半導体素子９とセラミッ
ク基板８ａ及び８ｂの導体パターン，パワー半導体素子
９と配線基板５ａに設けたボンディングパッド５ｃ間を
ワイヤーボンディングにより金属ワイヤー１１で配線し
（ｃ）が終了する。次に、制御回路を搭載した回路基板
１２ｂに設けたスルーホール穴に、前記連結端子１０ｂ
と制御端子４ｂを挿入し半田付けを行い（ｄ）の状態と
する。連結端子１０ｂをモジュールの一辺に配置し制御
回路基板１２ｂを小型化すると共に、同基板１２ｂのス
ルーホール穴を連続ピッチの配列とすることにより穴加
工精度及び端子への組立て作業性が向上できる。

【００３５】図２３（ｄ）に示す配線及び半田付けが全
て終了したこのパッケージにシリコンゲル１３を注入し
て硬化し（ｅ）とする。さらに、フタ１４ｂを取付け
（ｆ）に示すＩＰＭが完成する。

【００３６】図２６に完成したＩＰＭの外観鳥瞰図を示
す。図２７は、前記図２６のＨ部フタ取付け構造を示す
斜視断面詳細図である。フタ１４ｂに設けた内爪３１は
バネ性をもってケース６ｂに設けた外爪３２とセルフロ
ックで嵌合する、いわゆるスナップフィット構造であ
る。内爪３１はフタ１４ｂを樹脂成型した後の型抜きを
容易にするため、角穴３３を内爪３１の上部に設け樹脂
成型時のアンダーカットを回避する必要がある。図２６
のＨ部に示す主端子２ｂ間は寸法が狭く角穴３３を設け
るとフタ１４ｂの組立ての際、爪折れが発生する危険性
がある。そこで、主端子２ｂ間の絶縁距離を確保すると
共に、内爪３１の補強を兼ねたリブ３４を角穴３３の両
側に設けることにより、爪折れが防止できる。

【００３７】（実施例２）図１３は直線配置セラミック
基板収納部の詳細図を示す。実施例１は、セラミック基
板８ａ及び８ｂを交互にずらした配置構成による、セラ
ミック基板収納部８１を示した。本実施例は、図１４に
示すケースコーナー５５の内壁とワイヤーボンディング
ツール５６の干渉がない時や、セラミック基板の枚数が
さらに増えた時にセラミック基板収納部８３に設けた突
起９３によりセラミック基板８ａとセラミック基板８ｂ
間の位置決めができる。

【００３８】本実施例では２枚のセラミック基板の配置
例を示したが、３枚以上のセラミック基板の配置におい
ては、実施例１の段差を設けたセラミック基板収納部８
１と突起を設けた基板収納部８３の組合せも可能で図１
３に限定されない。また、セラミック基板間の位置決め
用突起９３は先端が半円の細長形状を示したが、セラミ
ック基板８ａ及び８ｂのコーナーをガイドにした三角又
は円弧形状でも良く、図１３に示す突起形状に限定され
ない。さらに、セラミック基板間の寸法が充分に取れる
時は、突起９３を樹脂枠とし個々のセラミック基板収納
部を形成して、この基板間の樹脂枠に配線用の端子面を
配置しても良く、図１３に示す樹脂枠及び突起形状に限
定されない。

【００３９】なお、本実施例及び以下の各実施例のよう
なパワー半導体モジュールにおいては、セラミック基板
の外周に位置決め用の突起を設けても、同様にセラミッ
ク基板の位置決めが可能である。

【００４０】（実施例３）図２８はＰＭの構造を示す平
面図、図２９は断面図である。ケース６ｃは制御端子３
ｃを除き、実施例１に示すケース６ｂと同一品である。
モジュールの入出力制御端子３ｃは、同端子をＬ形に折
り曲げケース６ｃの内側にボンディングパッド４ｃを構
成する。ケース６ｃの樹脂成型は、ケース６ｂを樹脂成
型する金型の制御端子４ｃ部に金型用の入れ子を用いる
ことで、ケース６ｂと同一の金型でケース６ｃを樹脂成
型することが可能にできる。セラミック基板収納部８１
は、実施例１と同一のセラミック基板８ａ及び８ｂによ
りパワー回路を構成できる。配線基板収納部８２は実施
例１で示した連結端子を搭載した配線基板５ａから、配
線専用のプリント配線基板５ｂを配置する。

【００４１】図２１に配線専用基板５ｂの平面詳細図を
示す。パワー回路を構成するパワー半導体素子９と配線
専用基板５ｂに設けたボンディングパッド５ｃをワイヤ
ーボンディングにより金属ワイヤー１１で配線し、さら
に前記ボンディングパッド５ｃと制御端子３ｃに設けた
ボンディングパッド４ｃをワイヤーボンディングにより
金属ワイヤー１１で配線することでＰＭが構成できる。
ＩＰＭとＰＭのパワー回路構成を共通化すると共に、金
属ワイヤー１１の配線方向を統一し、配線専用基板５ｂ
と前述のケース６ｃを使用することにより、ＩＰＭから
ＰＭに製作展開が可能にできる。

【００４２】（実施例４）図３０はＩＰＭの実施例を示
す平面図、図３１は断面図である。実施例１は、制御回
路を搭載した回路基板をケース内側の空間部に設けたＩ
ＰＭ構造を示した。本実施例は、前述の配線基板収納部
８２の幅寸法を広くし、該基板収納部に制御回路を搭載
した回路基板１２ｃを配置した構成例を示す。制御端子
３ｄは実施例３に示す制御端子３ｃと同一品で、ケース
６ｄの内側にボンディングパッド４ｄを形成する。ケー
ス６ｄは、実施例１と同様に金属ベース１ｃの上に樹脂
で囲われた、セラミック基板収納部８１及び配線基板収
納部８２を設けたベース一体型ケースである。制御回路
を搭載した回路基板１２ｃは、回路基板の両側にボンデ
ィングパッド５ｄ及び５ｅを設け、配線基板を兼ねた配
線パターンを形成し配線基板収納部８２に配置する。

【００４３】制御回路基板１２ｃの面積が十分に取れる
時は、同回路基板１２ｃの上面のみで配線パターンを形
成し、金属ベース１ｃと半田付けできる。しかし、制御
回路基板１２ｃの小型化を図るためには、制御回路基板
１２ｃを多層プリント配線基板とし、配線パターンを多
層化する必要がある。多層プリント配線基板は、層間の
配線パターンの電気的な接続をスルーホールにより行う
ため、スルーホールがプリント配線基板の裏面にも露出
する。そのため、多層プリント基板を直接金属ベース１
ｃに半田付け又は、接着することが電気的に不可とな
る。本実施例は、配線基板収納部８２の底面に樹脂層８
５を同基板収納部８２の樹脂枠と共に形成することよ
り、多層プリント基板を使用した制御回路基板１２ｃと
金属ベース１ｃの電気的な絶縁が可能にできる。制御回
路基板１２ｃは、接着剤１５で樹脂層８５に固定する。
セラミック基板収納部８１は、実施例１に示したパワー
半導体素子９，セラミック基板８ａ及び８ｂによりパワ
ー回路を構成する。パワー半導体素子９と制御回路基板
１２ｃに設けたボンディングパッド５ｄ、さらにボンデ
ィングパッド５ｅと制御端子３ｄに設けたボンディング
パッド４ｄの双方を、ワイヤーボンディングにより金属
ワイヤー１１で配線することでＩＰＭが構成できる。

【００４４】また、実施例３と同じく制御回路基板１２
ｃを配線専用基板に替えることにより、同一ケース６ｄ
を使用してＩＰＭからＰＭに製作展開が可能にできる。
制御回路基板１２ｃを金属ベース１ｃ上に配置すること
により、実施例１に示したシリコンゲル１３の注入の
際、回路基板１２ｃでトラップされる気泡をなくしゲル
ボイド発生を回避できると共に、注入するシリコンゲル
量を削減できる。また、パワー回路の頭上に位置する制
御回路基板１２ｃがなくなり、パワー回路部で発生する
ノイズの影響を大幅に削減できる。

【００４５】セラミック基板収納部８１の組立ては、実
施例１と同じくカーボン製の治具６４を使用しケース６
ｄとパワー半導体素子９の位置決めを行い、セラミック
基板８ａ及び８ｂは段差９１及び突起９２によりケース
６ｄと各基板の自己整合による位置決め行い、半田付け
をする。制御回路基板１２ｃは、配線基板収納部８２の
底面に接着剤１５を塗布した後、同回路基板１２ｃを配
線基板収納部８２に挿入するだけで、同基板収納部８２
に設けた突起９２により治具なしで、回路基板１２ｃの
自己整合による容易で高精度な位置決めが可能にでき
る。

【００４６】（実施例５）図３２はＩＰＭの実施例を示
す平面図、図３３は断面図である。実施例１は、セラミ
ック基板と配線基板を樹脂枠で囲った各基板専有の基板
収納部とセラミック基板収納部の両側に主端子の配線面
を設けた基板収納部の配置構造を示した。本実施例は、
図３２の上部に位置する主端子２ｃをベース一体型ケー
ス６ｅの側壁内を上下に通して主端子２ｃの配線面をモ
ジュールの一辺に配置し、金属ベース１ｂ及び制御端子
３ｂと共に樹脂で一体成型して、実施例１に示したケー
スコーナー５５の内壁とワイヤーボンディングツール５
６の干渉を回避した構成例を示す。

【００４７】また、前述のセラミック基板収納部と配線
基板収納部を一体化し一つの樹脂枠を形成した、基板収
納部８６の構成例を示す。モジュールの外部入出力制御
端子３ｂ及び４ｂ，連結制御端子１０ｂ及び金属ベース
１ｂは実施例１と同一品である。連結端子１０ｂを搭載
した配線基板５ｆは、該配線基板に突起８８を形成して
樹脂枠８６に設けた突起８７と共に、セラミック基板８
ｃと８ｅの基板間の位置決めをする。さらに、前述の配
線基板５ｆに突起８９を形成して、セラミック基板８ｃ
及び８ｅと配線基板５ｆ間の自己整合による位置決めを
すると共に、同基板間に空隙１００を設けシリコンゲル
１３の浸透を促し、ゲルボイド発生を回避する。

【００４８】本実施例では、セラミック基板８ｃ及び８
ｄと配線基板５ｆ間の位置決めに配線基板５ｆに設けた
突起８９を示したが、実施例２と同様に樹脂枠８６から
突起を形成して、前述のセラミック基板８ｃ及び８ｅと
配線基板５ｆ間の自己整合による位置決めとしても良
い。また、実施例１に示した段差９１を配線基板５ｆ及
び樹脂枠８６に設けセラミック基板８ｃと８ｄの基板間
の位置決めとしても良く、図３２に示す突起形状及び数
に限定されない。さらに、突起８９は配線基板５ｆの外
周及びセラミック基板８ｃ及び８ｄの外周に設けても良
く、樹脂枠８６と突起８９によるケースと各基板の自己
整合による位置決め手段，樹脂枠８６と各基板間の空隙
９５及び空隙１００を設けるための突起の構成は、図３
２に限定されない。

【００４９】本実施例で配線基板５ｆは略台形の細長形
状を示したが、セラミック基板８ｃ及び８ｄの一辺を囲
むＬ字形，二辺を囲むコの字形，セラミック基板間に突
起８８を挿入した略Ｔ字形，セラミック基板８ｃ及び８
ｄを収納する角穴と突起８８及び８９を設けた略ロの字
形でも良く、セラミック基板８ｃ及び８ｄと配線基板５
ｆの基板間の自己整合による位置決め手段と配線基板５
ｆの形状は、図３２に限定されない。

【００５０】図３２の組立ては、実施例１と同様に樹脂
枠８６に設けた突起９２と前述の突起８７及び８８を基
準に、セラミック基板８ｃ及び８ｄ，配線基板５ｆの自
己整合によるケース６ｅとの位置決めを行うと共に、実
施例１に示した治具６４と同様の治具（図示せず）を使
用して、ケース６ｅとパワー半導体素子９の位置決めを
行うことができる。また、本実施例は前述の実施例３に
示したＰＭ及び実施例４に示す金属ベース上にセラミッ
ク基板と制御回路を搭載した配線回路基板を配置したＩ
ＰＭ及びＰＭにも適応できる。

【００５１】（実施例６）図３４はフタ外爪取付け構造
を示す斜視断面詳細図である。実施例１では、フタが左
右内爪の嵌合構造を示した。本実施例は、外爪３５をフ
タ１４ｃの片側に設け、ケース６ｆ側面にケースの内側
に貫通しない角穴３６とケース上面にフタの外爪３５を
収納し、挿入のための斜面３９を備えた角穴３７を前記
角穴３６と接続してケース６ｆに内爪３８を構成する。
前記フタ１４ｃの片側を外爪３５とすることにより、ケ
ース６ｆとフタ１４ｃを一度嵌合するとフタ１４ｃの着
脱を完全にロックする、キータイプの嵌合構造を構成で
きる。また、外爪３５は実施例１で示した樹脂成型時の
型抜き用角穴３３を設ける必要がなく、主端子２ｂ間の
距離がさらに狭くなった場合にもリブ３４を併用して爪
折れを防止できる。本実施例では、外爪３５と嵌合する
ケース６ｆに角穴３６を設けたが、丸穴でもよく外爪は
左右両側でもよい。

【００５２】

【発明の効果】以上述べた、本発明のパワー半導体モジ
ュールの構造とその製造法により、従来の半田付け作業
を半分に削減でき、半田接合部及びワイヤーボンディン
グを施した金属ワイヤー接合部の信頼性を向上できる。
また、ゲルボイド発生を回避し容易で高精度な基板の自
己整合による位置決め手段とその構造により、信頼性及
び組立て作業性を大幅に向上でき、低コストで高信頼性
のモジュールを実現できる。

【図面の簡単な説明】

【図１】本発明の実施例によるＩＰＭ構造及び組立て過
程を示す鳥瞰図。

【図２】従来技術によるＩＰＭ構造の一例を示す平面
図。

【図３】従来技術によるＩＰＭ構造の一例を示す断面
図。

【図４】従来技術による半田付け作業内容を示す治具組
立て平面図。

【図５】従来技術による半田付け作業内容を示す治具組
立て断面図。

【図６】従来技術による半田付け作業内容を示す治具組
立て平面図。

【図７】従来技術による半田付け作業内容を示す治具組
立て断面図。

【図８】本発明の実施例によるＩＰＭ構造を示す平面
図。

【図９】本発明の実施例によるＩＰＭ構造を示す断面
図。

【図１０】本発明の実施例によるセラミック基板収納部
詳細を示す平面図。

【図１１】本発明の実施例によるセラミック基板間位置
決め詳細図。

【図１２】本発明の実施例によるセラミック基板位置決
め断面詳細図。

【図１３】本発明の実施例によるセラミック基板収納部
詳細を示す平面図。

【図１４】本発明の実施例によるワイヤーボンディング
ツールとケースの取合い図。

【図１５】本発明の実施例によるワイヤーボンディング
座標認識基準を示す模式図。

【図１６】本発明の実施例によるワイヤーボンディング
座標認識境界を示す模式図。

【図１７】従来技術によるセラミック基板収納部詳細を
示す平面模式図。

【図１８】従来技術によるセラミック基板干渉状態を示
す断面模式図。

【図１９】従来技術によるゲルボイド発生状態を示す断
面模式図。

【図２０】本発明の実施例によるＩＰＭ配線基板収納部
詳細を示す平面図。

【図２１】本発明の実施例によるＰＭ配線基板収納部詳
細を示す平面図。

【図２２】本発明の実施例によるＩＰＭ組立て手順を示
す断面図。

【図２３】本発明の実施例によるＩＰＭ組立て手順を示
す断面図。

【図２４】本発明の実施例によるＩＰＭ半田付けを示す
治具組立て斜視断面図。

【図２５】本発明の実施例によるＩＰＭ半田付けを示す
治具組立て断面図。

【図２６】本発明の実施例によるＩＰＭを示す外観図。

【図２７】本発明の実施例によるフタ嵌合構造を示す斜
視断面詳細図。

【図２８】本発明の実施例によるＰＭ構造を示す平面
図。

【図２９】本発明の実施例によるＰＭ構造を示す断面
図。

【図３０】本発明の実施例によるＩＰＭ構造を示す平面
図。

【図３１】本発明の実施例によるＩＰＭ構造を示す断面
図。

【図３２】本発明の実施例によるＩＰＭ構造を示す平面
図。

【図３３】本発明の実施例によるＩＰＭ構造を示す断面
図。

【図３４】本発明の実施例によるフタ嵌合構造を示す斜
視断面詳細図。

【符号の説明】

１ａ…従来の金属ベース、１ｂ…本発明の金属ベース、
１ｃ…実施例を示す金属ベース、２ａ…従来の主端子、
２ｂ…本発明の主端子、２ｃ…実施例を示す主端子、３
ａ…従来のＩＰＭ制御端子、３ｂ…ＩＰＭ制御端子、３
ｃ…ＰＭ制御端子、３ｄ…実施例を示すＩＰＭ制御端
子、４ａ…従来のケース内側ＩＰＭ制御端子、４ｂ…ケ
ース内側ＩＰＭ制御端子、４ｃ…ケース内側ＰＭ制御端
子、４ｄ…実施例を示すケース内側ＩＰＭ制御端子、５
ａ…ＩＰＭ配線基板、５ｂ…ＰＭ配線基板、５ｃ…ボン
ディングパッド、５ｄ…回路基板ボンディングパッド
左、５ｅ…回路基板ボンディングパッド右、５ｆ…実施
例を示すＩＰＭ配線基板、６ａ…従来のケース、６ｂ…
ＩＰＭベース一体型ケース、６ｃ…ＰＭベース一体型ケ
ース、６ｄ，６ｅ…実施例を示すＩＰＭケース、６ｆ…
実施例を示すケース、７ａ…従来のセラミック基板ａ、
７ｂ…従来のセラミック基板ｂ、７ｐ…導体パターンコ
ーナー、８ａ…本発明のセラミック基板ａ、８ｂ…本発
明のセラミック基板ｂ、８ｃ…実施例を示すセラミック
基板ａ、８ｄ…実施例を示すセラミック基板ｂ、８ｐ…
座標基準点、８ｍ…認識マスク、８ｗ…認識エリア、９
…パワー半導体素子、１０ａ…ピン端子、１０ｂ…連結
端子、１１…金属ワイヤー、１２ａ…従来の制御回路基
板、１２ｂ…本発明の制御回路基板、１２ｃ…実施例を
示す制御回路基板、１３…シリコンゲル、１４ａ…従来
のフタ、１４ｂ…本発明のフタ、１４ｃ…実施例を示す
フタ、１５…接着剤、２０…パワー素子下半田、２１…
基板下半田、３１…フタ内爪、３２…ケース外爪、３３
…フタ角穴、３４…リブ、３５…フタ外爪、３６…ケー
ス角穴、３７…角穴、３８…ケース内爪、３９…斜面、
４０…治具溝、４１…下治具、４２…上治具、４３…治
具角穴、４４…素子ウェイト、５１…治具嵌合部、５５
…ケースコーナー、５６…ツール、６１…ガイド治具、
６２…治具ピン、６３…カバーウェイト、６４…治具、
６５…スタンド、７１…取付け穴、７２…ベース端面、
７３…治具内側端面、８０…基板裏面導体、８１…段差
配置基板収納部、８２…配線基板収納部、８３…直線配
置基板収納部、８４…模式配置基板収納部、８５…樹脂
層、８６…実施例を示す基板収納部、８７…実施例を示
す樹脂枠側突起、８８…実施例を示す基板間突起、８９
…実施例を示す配線基板側突起、９１…段差、９２…位
置決め突起、９３…基板間突起、９４…基板端面、９５
…壁面間空隙、９６…そり空隙、９７…空隙、９８…コ
ーナー、９９…ゲルボイド、１００…基板間空隙。

───────────────────────────────────────────────────── フロントページの続き (72)発明者斎藤隆一茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内 (72)発明者佐々木正貴千葉県習志野市東習志野七丁目１番１号株式会社日立製作所産業機器事業部内 (72)発明者茂村達也茨城県日立市幸町三丁目１番１号株式会社日立製作所日立工場内 (72)発明者鈴木和弘茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内 (72)発明者関根茂樹茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内

Claims

【特許請求の範囲】

【請求項１】金属ベースと、前記金属ベース上に位置する複数の配線基板であって、
前記複数の配線基板の内の第１の配線基板がパワー半導
体素子を含むパワー回路部を備える前記複数の配線基板
と、前記複数の配線基板の内の少なくとも１配線基板が収納
される樹脂部を備える基板収納部と、を有し、前記１配線基板が、前記基板収納部の前記樹脂部の内壁
を基準に、前記金属ベース上において自己整合的に位置
決めされることを特徴とするパワー半導体モジュール。
【請求項２】請求項１において、前記複数の配線基板
に、前記パワー回路部を制御する制御回路部を搭載する
第２の配線基板が含まれることを特徴とするパワー半導
体モジュール。
【請求項３】請求項１において、前記パワー回路部を制
御する制御回路部を備え、前記複数の配線基板に、前記
パワー回路部と前記制御回路部を電気的に接続する複数
の制御端子を搭載する配線基板が含まれること特徴とす
るパワー半導体モジュール。
【請求項４】請求項３において、前記パワー回路部と前
記制御回路部を電気的に接続する前記複数の制御端子を
搭載する前記配線基板が、前記パワー半導体モジュール
の一辺に沿って配置されることを特徴とするパワー半導
体モジュール。
【請求項５】請求項１において、前記１配線基板の少な
くても二辺に沿った側面と対面する前記内壁と、前記１
配線基板間との最小寸法が１.１mm 以下であることを特
徴とするパワー半導体モジュール。
【請求項６】請求項１において、前記１配線基板の位置
決め精度が最大値０.４mm 以下であることを特徴とする
パワー半導体モジュール。
【請求項７】請求項１において、前記内壁は段差を有
し、前記複数の配線基板は、前記基板収納部において交
互にずらして配置され、かつ前記段差により前記複数の
配線基板間の位置決めがなされることを特徴とするパワ
ー半導体モジュール。
【請求項８】請求項１において、前記樹脂部は前記内壁
において突起を有し、前記突起により前記１配線基板が
位置決めされることを特徴とするパワー半導体モジュー
ル。
【請求項９】請求項１において、前記１配線基板はその
外周に突起を有し、前記突起により前記１配線基板が位
置決めされることを特徴とするパワー半導体モジュー
ル。
【請求項１０】請求項４において、前記制御端子を一列
に連続ピッチで配列し樹脂で固定して連結端子としたこ
とを特徴とするパワー半導体モジュール。
【請求項１１】請求項１において、さらに入出力制御端
子を備え、前記複数の配線基板の内の少なくとも１つと
前記入出力制御端子とを相互に配線する配線基板を有す
ることを特徴とするパワー半導体モジュール。
【請求項１２】請求項１において、前記複数の配線基板
間を相互に配線する配線基板を有することを特徴とする
パワー半導体モジュール。
【請求項１３】請求項１において、前記基板収納部の底
面に樹脂枠と一体の樹脂層を設け、前記１配線基板と前
記金属ベースとの電気的絶縁部を構成したことを特徴と
するパワー半導体モジュール。