JP2003158231A - 半導体装置、半導体装置の配線方法 - Google Patents

半導体装置、半導体装置の配線方法

Info

Publication number
JP2003158231A
JP2003158231A JP2001359156A JP2001359156A JP2003158231A JP 2003158231 A JP2003158231 A JP 2003158231A JP 2001359156 A JP2001359156 A JP 2001359156A JP 2001359156 A JP2001359156 A JP 2001359156A JP 2003158231 A JP2003158231 A JP 2003158231A
Authority
JP
Japan
Prior art keywords
wiring conductor
case
electrode wiring
external connection
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001359156A
Other languages
English (en)
Other versions
JP4066644B2 (ja
Inventor
Kazuhiro Maeno
一弘 前野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2001359156A priority Critical patent/JP4066644B2/ja
Priority to US10/301,252 priority patent/US7161235B2/en
Priority to EP20020026180 priority patent/EP1315206A3/en
Publication of JP2003158231A publication Critical patent/JP2003158231A/ja
Application granted granted Critical
Publication of JP4066644B2 publication Critical patent/JP4066644B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Wire Bonding (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】組み付け工数を増大させることなく、半導体装
置の寄生インダクタンスを低減させることである。 【解決手段】ドレイン電極配線導体２４は、平板状の形
状で、ケース２１の外周部の１辺２２ａにインサートさ
れ、辺２２ａに沿って延出している。ソース電極配線導
体２５も平板状の形状で、辺２２ａと辺２２ｃにインサ
ートされ、ドレイン電極配線導体２４と平行に辺２２ａ
に沿って延出している。ドレイン電極配線導体２４とソ
ース電極配線導体２５は、それぞれ半導体素子２３ａ〜
２３ｃのドレイン電極及びソース電極とワイヤボンディ
ングされる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数の半導体素子
が樹脂等のケースに封入された半導体装置及び半導体装
置の配線方法に関する。
【０００２】
【従来の技術】パワーモジュールは、スイッチング素子
の大容量化、スイッチング周波数の高周波数化により、
パワーモジュール内部の回路インダクタンスの低減が重
要な課題となっている。
【０００３】回路インダクタンスの低減方法として、例
えば、特開２００１−１０２５１９号公報に、半導体素
子の第１の電極と接続される第１電極パターンと、半導
体素子の第２電極と接続される第２電極パターンとが形
成されたパワー半導体モジュールにおいて、第２電極パ
ターンの上部に、第１電極パターンと接続される第１電
極配線導体と、第２電極パターンと接続される第２電極
配線導体とを設けることで、回路の寄生インダクタンス
を減らすことが提案されている。
【０００４】また、半導体モジュールの小型化、信頼性
の向上、低コスト化を実現するために樹脂等のケースに
外部接続端子を有する配線導体をインサート成形するこ
とが考えられている。図５は、複数のＭＯＳトランジス
タ１５が内蔵された半導体モジュール１１の内部構造を
示している。
【０００５】外部接続端子１３と半導体素子１５のソー
スを接続するための配線導体と、外部接続端子１４と半
導体素子１５のドレインを接続するための配線導体とが
樹脂ケース１２にインサートされている。
【０００６】
【発明が解決しようとする課題】特開２００１−１０２
５１９号公報に記載の発明においては、構造が複雑とな
り、組み付け工数が増大するという欠点がある。図５に
示す半導体モジュール１１においては、外部接続端子１
４と外部接続端子１３とが別の辺に設けられ、それぞれ
の辺に設けられたボンディング用のパッドを介して半導
体素子１５と接続される構造となっている。
【０００７】しかしながら、図５に示すような配線構造
では、ドレイン電流が流れる電流通路とソース電流が流
れる電流通路を平行に配置することができないので、回
路の寄生インダクタンスを低減させることが困難であ
る。本発明の課題は、組み付け工数を増大させることな
く、寄生インダクタンスを低減させることである。
【０００８】
【課題を解決するための手段】本発明は、複数の半導体
素子がケースに封入された半導体装置であって、半導体
素子の主電流が流れ、それぞれ一端に外部接続端子を有
する第１及び第２の配線導体を、両者が平行に延出し、
かつ第１及び第２の配線導体に流れる電流の向きがお互
いに逆向きになるようにケースにインサートした。
【０００９】この発明によれば、第１の配線導体と第２
の配線導体とを平行に延出させ、両者を流れる電流の方
向を逆にすることで、第１及び第２の配線導体による寄
生インダクタンスを減らすことができる。上記の発明に
おいて、前記第１の配線導体の第１の外部接続端子を、
樹脂ケースの外周部の第１の辺の端部近傍から前記樹脂
ケースの外部に露出させ、前記第２の配線導体の第２の
外部接続端子を、前記第１の辺と異なる外周部の辺から
前記樹脂ケースの外部に露出させても良い。
【００１０】このように構成することで、第１の配線導
体と第２の配線導体の樹脂ケースにインサートされた部
分が平行に延出し、かつ平行に延出する部分を流れる電
流の方向を逆向きにできる。これにより、例えば、第１
の外部接続端子から流入する電流が、樹脂ケースにイン
サートされた第１の配線導体を通り、半導体素子の第１
の電極に流入する。さらに、半導体素子の第２の電極か
ら、第１の配線導体と平行に延出する第２の配線導体を
通って第２の外部接続端子から外部に出力される。従っ
て、第１の配線導体を流れる電流の方向と、第２の配線
導体を流れる電流の方向が逆向きとなり、第１及び第２
の配線導体の寄生インダクタンスを減らすことができ
る。
【００１１】上記の発明において、前記半導体素子の第
１の電極と接続される前記第１の配線導体の第１の接続
部を前記ケースの第１の辺に設け、前記半導体素子の第
２の電極と接続される前記第２の配線導体の第２の接続
部を前記第１の辺と異なる辺に設けるようにしても良
い。
【００１２】このように構成することで、第１の電極及
び第２の電極とのワイヤボンディングの位置を任意に設
定でき、部品配置の自由度が増える。上記の発明におい
て、前記第１の外部接続端子を前記ケースの外周の一辺
に設け、前記第２の外部接続端子を前記ケースの外周以
外の部分に設けても良い。
【００１３】このように構成することで、外部接続端子
を樹脂ケース等の外周以外の位置に設けることができる
ので、半導体装置と接続される外部回路の配線の自由度
が増える。上記の発明において、前記第１の配線導体と
前記第２の配線導体の延出する面を、前記ケースの底面
と平行に、かつ両者の延出する面が対向するようにして
も良い。
【００１４】このように構成することで、第１の配線導
体と第２の配線導体とによる寄生インダクタンスをさら
に減らすことができる。上記の発明において、前記第１
の配線導体と第２の配線導体が平行に延出する面を、前
記ケースの底面に対して立設させても良い。
【００１５】このように構成することで、半導体装置の
寄生インダクタンスを減らし、小型化を実現できる。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明する。図１は、本発明の第１の実施
の形態のパワー半導体モジュール（半導体装置）２１の
内部構造を示す図である。
【００１７】第１の実施の形態のパワー半導体モジュー
ル（以下、半導体モジュールという）２１は、ＭＯＳト
ランジスタからなる６個の半導体素子２３ａ〜２３ｃが
内蔵され、半導体素子２３ａ〜２３ｃのドレイン電極と
接続されるドレイン電極配線導体２４と、ソース電極と
接続されるソース電極配線導体２５とが樹脂等からなる
ケース２２と一体にインサート成形されている。
【００１８】この実施の形態では、ドレイン電極、ソー
ス電極とは、半導体素子２３ａ〜２３ｃのドレイン、ソ
ース、または、それらのワイヤボンディング用の接続領
域、あるいは半導体素子２３ａ〜２３ｃと直接接続され
た導体層またはワイヤ、金属板等により接続された導体
層に設けられたワイヤボンディング用の接続領域などを
指している。
【００１９】ドレイン電極配線導体２４は、ケース２２
の外周部の１辺２２ａにインサートされており、一端が
辺２２ａの右端部近傍の上部から外部に延出（露出）し
て外部接続端子２４ａを形成している。また、ドレイン
電極配線導体２４の他端は、平板状の形状で、ケース２
２の外周部の辺２２ａに沿って延出している。辺２２ａ
に沿って延出するドレイン電極配線導体２４は、ケース
２２の段部の下段で露出し接続部２４ｂを形成してい
る。接続部２４ｂは、半導体素子２３ａ〜２３ｃのドレ
イン電極と接続されている基板の導体層２６とワイヤボ
ンディングにより接続される。
【００２０】ソース電極配線導体２５は、ケース２２の
辺２２ａ及び辺２２ｃにインサートされており、一端が
ケース２２の辺２２ｃの左端部近傍で外部に延出して外
部接続端子２５ａを形成している。ソース電極配線導体
２５の他端は、平板状の形状で、ドレイン電極配線導体
２４と平行に延出している。また、ソース電極配線導体
２５は、辺２２ａの段部の上段で露出し、半導体素子２
３ａ〜２３ｃのソース電極と接続される接続部２５ｂを
形成している。
【００２１】ケース２２の段部の下段に形成されるドレ
イン電極配線導体２４の接続部２４ｂは、上段のソース
電極配線導体２５の接続部２５ｂの端面より右側、つま
り半導体素子２３ａ〜２３ｃとの距離が短くなる位置に
設けられている。従って、半導体素子２３ａ〜２３ｃの
ドレイン電極及びソース電極とのワイヤボンディング
を、半導体素子２３ａ〜２３ｃの上方から見てワイヤが
重なる位置で行う場合でも、先に下段の接続部２４ｂと
ドレイン電極とをワイヤボンディングした後、当該ボン
ディングワイヤを跨ぐように上段の接続部２５ｂとソー
ス電極とのワイヤボンディングをすることができるた
め、下部のワイヤが上部のワイヤのボンディング作業の
妨げにならない。
【００２２】ケース２２の段部の上段のソース電極配線
導体２５と下段のドレイン電極配線導体２４の露出して
いない部分は、樹脂等のケース２２により確実に絶縁さ
れている。ここで、上記のような構成の半導体モジュー
ル２１の内部を流れる電流の方向について説明する。
【００２３】今、ドレイン電極配線導体２４の外部接続
端子２４ａからソース電極配線導体２５の外部接続端子
２５ａの方向に電流が流れるとすると、外部接続端子２
４ａから流入する電流は、ケース２２の下側の段部に沿
って延出する接続部２４ｂを通り、さらに、基板の導体
層２６を通り半導体素子２３ａ〜２３ｃのドレイン電極
に流入する。ドレイン電極に流入した電流は、半導体素
子２３ａ〜２３ｃのソース電極から、ドレイン電極配線
導体２４の接続部２４ｂと平行に延出するソース電極配
線導体２５の接続部２５ｂを通り、外部接続端子２５ａ
から外部に出力される。
【００２４】すなわち、ドレイン電極配線導体２４の外
部接続端子２４ａから流入する電流は、辺２２ａと平行
に延出するドレイン電極配線導体２４の接続部２４ｂ
を、図１の下方向に流れ半導体素子２３ａ〜２３ｃのド
レイン電極に流入する。そして、半導体素子２３ａ〜２
３ｃのソース電極から流れ出す電流は、ソース電極配線
導体２５の接続部２５ｂを、図１の上方向に流れ、外部
接続端子２５ａから外部に流出する。
【００２５】この第１の実施の形態は、ドレイン電極配
線導体２４とソース電極配線導体２５をケース２２にイ
ンサートし、ドレイン電極配線導体２４の外部接続端子
２４ａを辺２２ａの端部近傍に設け、ドレイン電極配線
導体２４とソース電極配線導体２５とをケース２２の辺
２２ａに平行に延出させることで、ドレイン電極配線導
体２４を流れる電流の方向と、ソース電極配線導体２５
を流れる電流の方向を逆向きにすることができる。
【００２６】これにより、ドレイン電極配線導体２４を
流れる電流とソース電極配線導体２５に流れる電流とに
より発生する磁束が互いに打ち消されるので、半導体モ
ジュール２２内部の寄生インダクタンスを減らすことが
できる。本実施の形態においては、下段の接続部２４ｂ
とドレイン電極とを接続し、上段の接続部２５ｂとソー
ス電極とを接続したが、これに限られるものではなく、
下段の接続部とソース電極、上段の接続部とドレイン電
極とをそれぞれ接続するようにしてもよい。
【００２７】次に、図２は、本発明の第２の実施の形態
の半導体モジュール３１の内部構造を示す図である。第
２の実施の形態は、ドレイン電極配線導体３４が、ケー
ス３２の外周部の辺３２ａと手前側の辺３２ｃにインサ
ートされ、ソース電極配線導体３５が、ケース３２の外
周部の辺３２ｂと辺３２ａにインサートされている。
【００２８】ドレイン電極配線導体３４は、一端がケー
ス３２の１辺３２ａの右端部近傍の上部から外部に延出
して外部接続端子３４ａを形成している。ドレイン電極
配線導体３４の他端は、平板状の形状で、辺３２ａに沿
って延出して中間部３４ｂを形成し、さらに辺３２ａと
手前側の辺３２ｃとの交わる隅の部分で略９０°曲げら
れて辺３２ｃに沿って延出し、ケース３２ｃの段部で露
出して接続部３４ｃを形成している。上記の接続部３４
ｃは、半導体素子２３ａ〜２３ｃのドレイン電極と接続
された基板の導体層３６とワイヤにより接続される。
【００２９】すなわち、ドレイン電極配線導体３４の接
続部３４ｃは、後述するソース電極配線導体３５の外部
接続端子３５ａの設けられる辺３２ｂと対向する辺３２
ｃに設けられている。ソース電極配線導体３５の一端
は、ケース３２の辺３２ｂの略中央部の上部から外部に
延出して外部接続端子３５ａを形成している。また、ソ
ース電極配線導体３５の他端は、平板状または四角柱状
の形状で、ドレイン電極配線導体３４の中間部３４ｂの
上方に平行に延出して半導体素子２３ａ〜２３ｃのソー
ス電極と接続される接続部３５ｂを形成している。
【００３０】ここで、上記のような構成の半導体モジュ
ール３１内部を流れる電流について説明する。今、ドレ
イン電極配線導体３４の外部接続端子３４ａからソース
電極配線導体３５の外部接続端子３５ａの方向に電流が
流れるとすると、外部接続端子３４ａから流れ込んだ電
流は、ケース３２の段部の下段に沿って延出するドレイ
ン電極配線導体３４の接続部３４ｃから導体層３６に流
入する。導体層３６に流入した電流は、半導体素子２３
ａ〜２３ｃのドレイン電極に流入し、半導体素子２３ａ
〜２３ｃのソース電極からソース電極配線導体３５の接
続部３５ｂを通り、外部接続端子３５ａから出力され
る。
【００３１】すなわち、ドレイン電極の外部接続端子３
４ａから流入する電流は、辺３２ａと平行に延出するド
レイン電極配線導体３４の中間部３４ｂを、図２の下方
向に流れ、９０°曲がった接続部３４ｃから半導体素子
２３ａ〜２３ｃのドレイン電極に流入する。半導体素子
２３ａ〜２３ｃのドレイン電極に流入した電流は、ソー
ス電極を通り、ドレイン電極配線導体３４と平行に延出
するソース電極配線導体３５の接続部３５ｂを、図２の
上方向に流れ、外部接続端子３５ａから外部に流出す
る。
【００３２】この第２の実施の形態は、ドレイン電極配
線導体３４の外部接続端子３４ａをケース３２の辺３２
ａの右端部近傍から外部に延出させ、ソース電極配線導
体３５の外部接続端子３５ａを、辺３２ａの左側の辺３
２ｂから外部に延出させ、さらに、ドレイン電極配線導
体３４とソース電極配線導体３５とを平行に延出させる
ことで、辺３２ａにおいて、ドレイン電極配線導体３４
を流れる電流と、ソース電極配線導体３５を流れる電流
の向きを逆にすることができる。
【００３３】これにより、ドレイン電極配線導体３４と
ソース電極配線導体３５に流れる電流により発生する磁
束が相殺されるので、半導体モジュール３１内部の寄生
インダクタンスを減少させることができる。また、ドレ
イン電極配線導体３４の接続部３４ｃを、ソース電極配
線導体３５の接続部３５ｂの設けられている辺３２ａと
は異なる辺３２ｃに設けることで、接続部３４ｃと導体
３６（半導体素子２３ａ〜２３ｃのドレインと接続され
ている）との間のワイヤボンディングと、接続部３５ｂ
と半導体素子２３ａ〜２３ｃのソース電極との間のワイ
ヤボンディングを離れた位置で行うことができ、ボンデ
ィング作業の制約を少なくできる。
【００３４】次に、図３は、第３の実施の形態の半導体
モジュールの内部構造を示す図である。第３の実施の形
態も、ドレイン電極配線導体４４とソース電極配線導体
４５は、インサート成形によりケース４２と一体に構成
されている。
【００３５】ドレイン電極配線導体４４はケース４２の
外周部の辺４２ａにインサートされており、一端がケー
ス４２の１辺４２ａの上部から外部に延出して外部接続
端子４４ａを形成している。ドレイン電極配線導体４４
の他端は、平板状の形状で、辺４２ａに沿って延出し、
ケース４２の段部で露出して接続部４４ｂを形成してい
る。上記の接続部４４ｂは、半導体素子２３ａ〜２３ｃ
のドレイン電極と接続された基板の導体層４６とワイヤ
等により接続される。
【００３６】ソース電極配線導体４５は、ケース４２の
外周部の辺４２ａにインサートされ、一端が、ケース４
２の底面と平行に、辺４２ａと直交する方向に延出し、
さらに底面に対して鉛直上方向に外部に延出して外部接
続端子４５ａを形成している。なお、外部接続端子４５
ａは、ワイヤボンディング時には底面に対して鉛直上方
に形成されており、ワイヤボンディング後にワイヤボン
ディング部上方に折り曲げられるため、実際には外部接
続端子４５ａがワイヤボンディング作業の妨げとなるこ
とはない。
【００３７】ソース電極配線導体４５の他端は、平板状
または四角柱状の形状で、ドレイン電極配線導体４４の
上方に平行に延出して半導体素子２３ａ〜２３ｃのソー
ス電極と接続される接続部４５ｂを形成している。この
第３の実施の形態も、前述した第１の実施の形態と同様
に、外部接続端子４４ａから流入する電流が、辺４２ａ
と平行に延出するドレイン電極配線導体４４の接続部４
４ｂを、図３の下方向に流れ、半導体素子２３ａ〜２３
ｃのドレイン電極に流入する。そして、半導体素子２３
ａ〜２３ｃのソース電極から流出する電流が、ソース電
極配線導体４５の接続部４５ｂを、図３の上方向に流
れ、外部接続端子４５ａから外部に流出する。
【００３８】従って、辺４２ａにおいて、ドレイン電極
配線導体４４を流れる電流とソース電極配線導体４５を
流れる電流の向きが逆向きとなるので、電流により発生
する磁束が相殺される。これにより、半導体モジュール
４１内部の寄生インダクタンスを減らすことができる。
さらに、第３の実施の形態では、外部接続端子４５ａの
位置が、ケース４２の外周部に限定されないので、外部
回路の接続部の配置に合わせて外部接続端子４５ａの位
置を変更することができる。更に、半導体モジュール４
１を小型にすることもできる。
【００３９】なお、ソース電極配線導体４５の外部接続
端子４５ａを外周部の辺に配置し、ドレイン側の外部接
続端子４４ａを外周以外の位置に配置しても良い。ある
いは、ワイヤボンディングの妨げとならないようにスペ
ースが確保できる場合には、両方の外部接続端子をケー
ス４２の外周部以外の位置に配置することもできる。
【００４０】次に、図４は、本発明の第４の実施の形態
の半導体モジュールの内部構造を示す図である。第４の
実施の形態も、ドレイン電極配線導体５４とソース電極
配線導体５５は、インサート成形によりケース５２と一
体に構成されている。
【００４１】ドレイン電極配線導体５４はケース５２の
外周部の辺５２ａと５２ｃにインサートされており、一
端が辺５２ａの右端部近傍の上部から外部に延出して外
部接続端子５４ａを形成している。ドレイン電極配線導
体５４の他端は、辺５２ａ及び５２ｃに沿って延出し、
辺５２ａに沿う部分では板状であり、ケース５２の底面
に対して垂直に立設されている一方、辺５２ｃに沿う部
分では断面が略Ｌ字状の形状になっている。そして、辺
５２ｃの段部でＬ字状の下部が露出して接続部５４ｃを
形成している。上記の接続部５４ｃは、半導体素子２３
ａ〜２３ｃのドレイン電極と接続された基板の導体層５
６とワイヤ等により接続される。
【００４２】ソース電極配線導体５５は、ケース５２の
外周部の辺５２ａと辺５２ｂにインサートされ、一端は
辺５２ｂの略中央の上部の位置で外部に延出して外部接
続端子５５ａを形成している。ソース電極配線導体５５
の他端は、断面が略Ｌ字状の形状でケース５２の底面に
対して垂直に立設し、ドレイン電極配線導体５４と平行
に延出し、段部で露出して接続部５５ｂを形成してい
る。当該接続部５５ｂは、半導体素子２３ａ〜２３ｃの
ソース電極と接続される。
【００４３】第４の実施の形態の半導体モジュール５１
の内部を流れる電流は、基本的には前述した第２の実施
の形態と同様である。すなわち、ドレイン電極配線導体
５４の外部接続端子５４ａから流入する電流は、ケース
５２の辺５２ａ及び辺５２ｃに沿って延出するドレイン
電極配線導体５４の接続部５４ｃを通り導体層５６に流
れ込む。導体層５６に流入した電流は、半導体素子２３
ａ〜２３ｃのドレイン電極に流入し、半導体素子２３ａ
〜２３ｃのソース電極から、ケース５２の側面及び底面
に沿って延出するソース電極配線導体５５の接続部５５
ｂを通り、外部接続端子５５ａから外部に流出する。
【００４４】従って、辺５２ａと平行に延出するドレイ
ン電極配線導体５４には、図４の下方向に電流が流れ、
ドレイン電極配線導体５４と平行に延出するソース電極
配線導体５５には、ドレイン電極配線導体５４に流れる
電流とは逆向きの電流（図４の上方向に流れる電流）が
流れる。
【００４５】これにより、ドレイン電極配線導体５４を
流れる電流と、ソース電極配線導体５５を流れる電流に
より発生する磁束が互いに打ち消されるので、半導体モ
ジュール５１内部の寄生インダクタンスを減少させるこ
とができる。また、ドレイン電極配線導体５４と導体層
５６との間のワイヤボンディングと、ソース電極配線導
体５５と半導体素子２３ａ〜２３ｃとの間のワイヤボン
ディングを、ケース５２の異なる辺で行うことができる
のでボンディング作業の制約条件が少なくなる。また、
ドレイン電極配線導体５４とソース電極配線導体５５の
対向する面が、ケース５２の底面に対して垂直な方向と
なっているので、ドレイン電極配線導体５４及びソース
電極配線導体５５のケース５２の底面積に占める割合を
少なくできる。
【００４６】本発明は、上述した実施の形態に限らず、
以下のように構成することもできる。 （ａ）ドレイン電極配線導体２４，３４，４４及び５４
の外部接続端子２４ａ、３４ａ、４４ａ及び５４ａと、
ソース電極配線導体２５，３５，４５及び５５の外部接
続端子２５ａ、３５ａ、４５ａ及び５５ａは、ケースの
右側または左側の隣接する辺に限らず相対する辺に設け
ても良い。その場合も、ドレイン電極配線導体２４，３
４，４４及び５４とソース電極配線導体２５，３５，４
５及び５５が平行となるように延出させれば良い。 （ｂ）ドレイン電極配線導体２４，３４，４４及び５４
と、ソース電極配線導体２５，３５，４５及び５５の配
置は、実施の形態のものに限らず、両者の配置を逆にし
ても良い。 （ｃ）本発明は、ＭＯＳトランジスタに限らず、バイポ
ーラトランジスタ、サイリスタ、ＧＴＯ、ＩＧＢＴ等の
他のスイッチング素子を用いる半導体モジュールにも適
用できる。 （ｄ）各端子は必ずしもケース辺の上面から突出させる
必要はなく、例えばケース外側側面から側方に延出させ
てもよいし、更に上方へ曲げてもよい。或いは、ケース
内側側面から側方に延出させてもよく、更に上方へ曲げ
てもよい。 （ｅ）第１の実施の形態又は第３の実施の形態のよう
に、階段状の接続部を設けている場合には、必ずしも上
部ワイヤと下部ワイヤを重ねる必要はなく、一方を横に
ずらして重ならないようにしてもよい。この場合にはワ
イヤボンディングの順序の自由度が上がる。
【００４７】
【発明の効果】本発明によれば、第１の配線導体と第２
の配線導体とを平行に延出させ、両者の電流の方向を逆
にすることで、第１及び第２の配線導体による寄生イン
ダクタンスを減らすことができる。
【図面の簡単な説明】
【図１】第１の実施の形態の半導体モジュールの内部構
造を示す図である。
【図２】第２の実施の形態の半導体モジュールの内部構
造を示す図である。
【図３】第３の実施の形態の半導体モジュールの内部構
造を示す図である。
【図４】第４の実施の形態の半導体モジュールの内部構
造を示す図である。
【図５】従来の半導体モジュールの内部構造を示す図で
ある。
【符号の説明】
１１，２１，３１，４１，５１ 半導体モジュール ２３ａ〜２３ｃ 半導体素子 ２４、３４，４４，５４ ドレイン電極配
線導体 ２４ａ、３４ａ、４４ａ、５４ａ ドレイン電極配線
導体の外部接続端子 ２４ｂ、３４ｃ、４４ｂ、５４ｃ ドレイン電極配線
導体の接続部 ２５，３５，４５，５５ ソース電極配線導
体 ２５ａ、３５ａ、４５ａ、５５ａ ソース電極配線導
体の外部接続端子 ２５ｂ、３５ｂ、４５ｂ、５５ｂ ソース電極配線導
体の接続部

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】複数の半導体素子がケースに封入された半
    導体装置であって、 半導体素子の主電流が流れ、それぞれ一端に外部接続端
    子を有する第１及び第２の配線導体を、両者が平行に延
    出し、かつ第１及び第２の配線導体に流れる電流の向き
    がお互いに逆向きになるようにケースにインサートした
    ことを特徴とする半導体装置。
  2. 【請求項２】前記第１の配線導体の第１の外部接続端子
    を、樹脂ケースの外周部の第１の辺の端部近傍から前記
    樹脂ケースの外部に露出させ、前記第２の配線導体の第
    ２の外部接続端子を、前記第１の辺と異なる辺から前記
    樹脂ケースの外部に露出させた請求項１記載の半導体装
    置。
  3. 【請求項３】前記半導体素子の第１の電極と接続される
    前記第１の配線導体の第１の接続部を前記ケースの第１
    の辺に設け、前記半導体素子の第２の電極と接続される
    前記第２の配線導体の第２の接続部を前記第１の辺と異
    なる辺に設けた請求項１または２記載の半導体装置。
  4. 【請求項４】前記第１の外部接続端子を前記ケースの外
    周部の一辺に設け、前記第２の外部接続端子を前記ケー
    スの外周以外の部分に設けた請求項１，２または３記載
    の半導体装置。
  5. 【請求項５】前記第１の配線導体と前記第２の配線導体
    の平行に延出する面を、前記ケースの底面と平行に、か
    つ両者の延出する面が対向するようにした請求項１，
    ２，３または４記載の半導体装置。
  6. 【請求項６】前記第１の配線導体と第２の配線導体が平
    行に延出する面を、前記ケースの底面に対して立設させ
    た請求項１，２，３または４記載の半導体装置。
  7. 【請求項７】複数の半導体素子がケースに封入された半
    導体装置の配線方法であって、 半導体素子の主電流が流れ、一端に外部接続端子を有す
    る第１の配線導体と第２の配線導体とを、両者が平行に
    延出し、かつ第１及び第２の配線導体に流れる電流の向
    きがお互いに逆向きになるようにケースにインサート
    し、前記第１の配線導体と前記半導体素子の第１の電極
    とを接続し、前記第２の配線導体と前記半導体素子の第
    ２の電極とを接続することを特徴とする半導体装置の配
    線方法。
  8. 【請求項８】前記第１の外部接続端子を、樹脂ケースの
    第１の辺の端部近傍から前記樹脂ケースの外部に露出さ
    せ、前記第２の外部接続端子を、前記第１の辺と異なる
    辺から前記樹脂ケースの外部に露出させた請求項７記載
    の半導体装置の配線方法。
JP2001359156A 2001-11-26 2001-11-26 半導体装置、半導体装置の配線方法 Expired - Fee Related JP4066644B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001359156A JP4066644B2 (ja) 2001-11-26 2001-11-26 半導体装置、半導体装置の配線方法
US10/301,252 US7161235B2 (en) 2001-11-26 2002-11-21 Semiconductor apparatus of a plurality of semiconductor devices enclosed in case and wiring method therefore
EP20020026180 EP1315206A3 (en) 2001-11-26 2002-11-25 Semiconductor apparatus of a plurality of semiconductor devices enclosed in a case and wiring method therefore

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001359156A JP4066644B2 (ja) 2001-11-26 2001-11-26 半導体装置、半導体装置の配線方法

Publications (2)

Publication Number Publication Date
JP2003158231A true JP2003158231A (ja) 2003-05-30
JP4066644B2 JP4066644B2 (ja) 2008-03-26

Family

ID=19170213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001359156A Expired - Fee Related JP4066644B2 (ja) 2001-11-26 2001-11-26 半導体装置、半導体装置の配線方法

Country Status (3)

Country Link
US (1) US7161235B2 (ja)
EP (1) EP1315206A3 (ja)
JP (1) JP4066644B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018087890A1 (ja) * 2016-11-11 2018-05-17 三菱電機株式会社 半導体装置、インバータユニット及び自動車
CN109429529A (zh) * 2017-06-19 2019-03-05 新电元工业株式会社 半导体装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4363190B2 (ja) * 2004-01-08 2009-11-11 株式会社豊田自動織機 半導体装置及びその製造方法
US8018056B2 (en) * 2005-12-21 2011-09-13 International Rectifier Corporation Package for high power density devices
JP4242401B2 (ja) * 2006-06-29 2009-03-25 三菱電機株式会社 半導体装置
CN103229408A (zh) * 2010-12-01 2013-07-31 株式会社安川电机 电力变换装置
US8405206B1 (en) * 2011-09-30 2013-03-26 Infineon Technologies Ag Low-inductive semiconductor module
CN112582369A (zh) * 2020-12-15 2021-03-30 华芯威半导体科技(北京)有限责任公司 一种引线端子及使用该引线端子的功率模块

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61139051A (ja) * 1984-12-11 1986-06-26 Toshiba Corp 半導体装置
JPH1022451A (ja) * 1996-07-01 1998-01-23 Mitsubishi Electric Corp 半導体装置
JPH1168035A (ja) * 1997-06-12 1999-03-09 Hitachi Ltd パワー半導体モジュール
JP2000091498A (ja) * 1998-09-08 2000-03-31 Toyota Autom Loom Works Ltd 半導体モジュール電極構造
JP2000208686A (ja) * 1999-01-11 2000-07-28 Fuji Electric Co Ltd パワ―モジュ―ルのパッケ―ジ構造
JP2000216331A (ja) * 1999-01-25 2000-08-04 Mitsubishi Electric Corp パワ―半導体モジュ―ルおよびそれを用いた電力変換装置
JP2000353777A (ja) * 1999-06-09 2000-12-19 Yazaki Corp パワー半導体モジュール及びその製造方法
JP2001286158A (ja) * 2000-03-30 2001-10-12 Hitachi Ltd 半導体装置及び電力変換装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE8700978U1 (de) 1987-01-21 1987-03-05 Siemens AG, 1000 Berlin und 8000 München Halbleiteranordnung mit mindestens einem Halbleiterkörper
JP3053298B2 (ja) 1992-08-19 2000-06-19 株式会社東芝 半導体装置
US5523620A (en) * 1994-02-14 1996-06-04 Delco Electronics Corporation Coplanar linear dual switch module
KR0148077B1 (ko) * 1994-08-16 1998-08-01 김광호 분리된 다이 패드를 갖는 반도체 패키지
JP3269745B2 (ja) 1995-01-17 2002-04-02 株式会社日立製作所 モジュール型半導体装置
JP3357220B2 (ja) * 1995-07-07 2002-12-16 三菱電機株式会社 半導体装置
JP3480771B2 (ja) 1995-12-20 2003-12-22 三菱電機株式会社 半導体装置
JP3013794B2 (ja) 1996-12-10 2000-02-28 富士電機株式会社 半導体装置
US6138349A (en) * 1997-12-18 2000-10-31 Vlt Corporation Protective coating for an electronic device
TW473882B (en) * 1998-07-06 2002-01-21 Hitachi Ltd Semiconductor device
US6242707B1 (en) * 1999-08-31 2001-06-05 General Electric Company Arc quenching current limiting device including ablative material
JP4292652B2 (ja) 1999-09-30 2009-07-08 三菱電機株式会社 パワー半導体モジュール
JP3695260B2 (ja) 1999-11-04 2005-09-14 株式会社日立製作所 半導体モジュール
JP3692906B2 (ja) * 2000-05-25 2005-09-07 日産自動車株式会社 電力配線構造及び半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61139051A (ja) * 1984-12-11 1986-06-26 Toshiba Corp 半導体装置
JPH1022451A (ja) * 1996-07-01 1998-01-23 Mitsubishi Electric Corp 半導体装置
JPH1168035A (ja) * 1997-06-12 1999-03-09 Hitachi Ltd パワー半導体モジュール
JP2000091498A (ja) * 1998-09-08 2000-03-31 Toyota Autom Loom Works Ltd 半導体モジュール電極構造
JP2000208686A (ja) * 1999-01-11 2000-07-28 Fuji Electric Co Ltd パワ―モジュ―ルのパッケ―ジ構造
JP2000216331A (ja) * 1999-01-25 2000-08-04 Mitsubishi Electric Corp パワ―半導体モジュ―ルおよびそれを用いた電力変換装置
JP2000353777A (ja) * 1999-06-09 2000-12-19 Yazaki Corp パワー半導体モジュール及びその製造方法
JP2001286158A (ja) * 2000-03-30 2001-10-12 Hitachi Ltd 半導体装置及び電力変換装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018087890A1 (ja) * 2016-11-11 2018-05-17 三菱電機株式会社 半導体装置、インバータユニット及び自動車
JPWO2018087890A1 (ja) * 2016-11-11 2019-06-24 三菱電機株式会社 半導体装置、インバータユニット及び自動車
CN109429529A (zh) * 2017-06-19 2019-03-05 新电元工业株式会社 半导体装置

Also Published As

Publication number Publication date
EP1315206A2 (en) 2003-05-28
JP4066644B2 (ja) 2008-03-26
US20030100148A1 (en) 2003-05-29
US7161235B2 (en) 2007-01-09
EP1315206A3 (en) 2006-03-29

Similar Documents

Publication Publication Date Title
US6465875B2 (en) Semiconductor device package with plural pad lead frame
CN101071810B (zh) 半导体器件
US7821128B2 (en) Power semiconductor device having lines within a housing
JP4829690B2 (ja) 半導体装置
US7274092B2 (en) Semiconductor component and method of assembling the same
US6710439B2 (en) Three-dimensional power semiconductor module and method of manufacturing the same
US7888796B2 (en) Controller chip mounted on a memory chip with re-wiring lines
JP4878520B2 (ja) 半導体装置
JP4977407B2 (ja) 半導体装置
KR101231792B1 (ko) 반도체 패키지
JP4796359B2 (ja) 半導体装置
JP4218243B2 (ja) 半導体装置
JP2003158231A (ja) 半導体装置、半導体装置の配線方法
JP2007234722A (ja) 半導体装置
JP2005235816A (ja) 半導体パワーモジュール
JP2008098308A (ja) 半導体装置
JP2008091787A (ja) パワー半導体モジュール
JP3906710B2 (ja) 半導体装置及びその製造方法
JP2000021926A (ja) 半導体装置
JP3906433B2 (ja) 半導体装置及び半導体装置の配線方法
JPH11177021A (ja) 半導体スイッチの電極構造
JP2005150661A (ja) 半導体装置及びその実装体
US11508698B2 (en) Semiconductor package and semiconductor device
JP2003243608A (ja) 電力用モジュール
JP4154671B2 (ja) 電力用半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071231

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees