JP2000021926A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000021926A
JP2000021926A JP10190809A JP19080998A JP2000021926A JP 2000021926 A JP2000021926 A JP 2000021926A JP 10190809 A JP10190809 A JP 10190809A JP 19080998 A JP19080998 A JP 19080998A JP 2000021926 A JP2000021926 A JP 2000021926A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor chip
main surface
electrically connected
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10190809A
Other languages
English (en)
Other versions
JP3946874B2 (ja
JP2000021926A5 (ja
Inventor
Iwamichi Kamishiro
岩道 神代
Sakae Kikuchi
栄 菊池
Yasuhiro Nunokawa
康弘 布川
Shizuo Kondo
静雄 近藤
Tetsuaki Adachi
徹朗 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP19080998A priority Critical patent/JP3946874B2/ja
Priority to TW088110698A priority patent/TW473882B/zh
Priority to EP06027122A priority patent/EP1770777A3/en
Priority to US09/345,505 priority patent/US6330165B1/en
Priority to EP99112588A priority patent/EP0971411B1/en
Priority to DE69935182T priority patent/DE69935182T2/de
Publication of JP2000021926A publication Critical patent/JP2000021926A/ja
Priority to US09/970,668 priority patent/US6489680B2/en
Priority to US10/291,840 priority patent/US6943441B2/en
Priority to US11/194,701 priority patent/US7068521B2/en
Publication of JP2000021926A5 publication Critical patent/JP2000021926A5/ja
Priority to US11/451,579 priority patent/US20070001300A1/en
Application granted granted Critical
Publication of JP3946874B2 publication Critical patent/JP3946874B2/ja
Priority to US11/905,421 priority patent/US7525813B2/en
Priority to US12/394,421 priority patent/US7817437B2/en
Priority to US12/787,154 priority patent/US8295057B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体装置の小型化を図る。 【解決手段】 複数の増幅手段が形成された半導体チッ
プ５を配線基板１の一主面側に塔載し、半導体チップの
電極と配線基板の電極とをワイヤで電気的に接続する半
導体装置であって、基準電位に電位固定されるワイヤ７
Ｃが接続された基板側ボンディング用電極２Ｃは、出力
用ワイヤ７Ｂが接続された基板側出力用電極２Ｂよりも
前記半導体チップ５の一辺５Ｘから遠く離れた位置に配
置されている。入力用ワイヤ７Ａが接続された基板側入
力用電極２Ａは、前記半導体チップ５の一辺５Ｘからの
距離が前記基板側出力用電極２Ｂとほぼ同一となる位
置、又は前記基板側ボンディング用電極２Ｃよりも前記
半導体チップ５の一辺５Ｘから遠く離れた位置に配置さ
れている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、多段式増幅回路構成の半導体装置に適用して
有効な技術に関するものである。
【０００２】
【従来の技術】半導体装置として、ＰＤＣ（Ｐersonal
Ｄigital Ｃellular）方式の自動車電話及び携帯電話、
或いはＰＨＳ（Ｐersonal Ｈandyphone Ｓystem)方式の
携帯電話等の携帯通信機器に組み込まれる高周波電力増
幅器(高周波パワーモジュール)がある。この高周波電力
増幅器は、複数の増幅手段を多段に接続した多段式増幅
回路構成になっている。
【０００３】前記高周波電力増幅器は、一主面に増幅手
段が形成された半導体チップを配線基板の一主面側に塔
載し、半導体チップの一主面に形成された電極と配線基
板の一主面に形成された電極とを導電性のワイヤで電気
的に接続している。増幅手段は、例えば複数の電界効果
トランジスタの夫々を電気的に並列に接続した構成にな
っており、増幅手段のゲート端子(入力部)は半導体チッ
プの一主面に形成されたチップ側入力用電極と電気的に
接続され、増幅手段のドレイン端子(出力部)は半導体チ
ップの一主面に形成されたチップ側出力用電極と電気的
に接続されている。チップ側入力用電極は半導体チップ
の一辺側に配置され、チップ側出力用電極は半導体チッ
プの一辺と対向する他の辺側に配置されている。増幅手
段のソース端子は半導体チップの一主面と対向する他の
面(裏面)に形成された裏面電極と電気的に接続され、こ
の裏面電極は基準電位に電位固定される。チップ側入力
用電極は、半導体チップの一辺と向かい合うようにして
配線基板の一主面に形成された基板側入力用電極と入力
用ワイヤを介して電気的に接続され、チップ側出力用電
極は、半導体チップの他の辺と向かい合うにようにして
配線基板の一主面に形成された基板側出力用電極と出力
用ワイヤを介して電気的に接続されている。
【０００４】ところで、前記高周波電力増幅器において
は、小型化及び低価格化を図るため、一つの半導体チッ
プに複数の増幅手段を形成する試みが成されているが、
例えば、一つの半導体チップに二つの増幅手段を形成す
る場合、前段の増幅手段と後段の増幅手段との入出力が
逆になるため、入力用ワイヤと出力用ワイヤとが近接
し、このワイヤ間での相互誘導作用によって高周波特性
が劣化する問題があった。この問題は、特に、流れる電
力差が大きい前段の入力用ワイヤと後段の出力用ワイヤ
との間において顕著となる。
【０００５】そこで、ワイヤ間の相互誘導作用による高
周波特性の劣化を防止する技術が、例えば特開平９−２
６０４１２号公報に記載されている。この技術は、チッ
プ側入力用電極とチップ側出力用電極との間にチップ側
ボンディング用電極を形成し、基板側入力用電極と基板
側出力用電極との間に基板側ボンディング用電極を形成
し、このボンディング用電極間をワイヤで電気的に接続
し、チップ側ボンディング用電極又は基板側ボンディン
グ用電極を基準電位に電位固定することによって、入力
用ワイヤと出力用ワイヤとの相互誘導作用による高周波
特性の劣化を防止している。
【０００６】
【発明が解決しようとする課題】しかしながら、本発明
者等は前述の技術を検討した結果、以下の問題点を見出
した。
【０００７】基板側ボンディング用電極は、基板側入力
用電極と基板側出力用電極との間に配置されている。即
ち、基板側入力用電極、基板側ボンディング用電極、基
板側出力用電極の夫々は、半導体チップの一辺に沿って
一直線上に配置されている。
【０００８】基板側電極は、一般的にスクリーン印刷法
によって形成されるため、ホトリソグラフィ技術によっ
て形成されるチップ側電極よりも占有面積が大きくな
る。また、伝搬経路を短縮するために基板側電極の直下
においてスルーホール配線が形成される。このスルーホ
ール配線の平面方向の面積(外形サイズ)は低抵抗化を図
るためにある程度大きくしなければならないので、基板
側電極の占有面積が大きくなる。更に、スルーホールの
加工精度自体も低いので、基板側電極の占有面積が大き
くなる。従って、基板側入力用電極、基板側ボンディン
グ用電極、基板側出力用電極の夫々を半導体チップの一
辺に沿って一直線上に配置した場合、これらの電極配列
長が長くなり、チップ側入力用電極と基板側入力用電極
とが向かい合わなくなると共に、チップ側出力用電極と
基板側出力用電極とが向かい合わなくなるので、入力用
ワイヤ及び出力用ワイヤの長さが長くなる。入力用ワイ
ヤ及び出力用ワイヤの長さが長くなると、インダクタン
スが増加し、高周波特性が劣化するため、前段の増幅手
段と後段の増幅手段との間隔を広げてワイヤ長を短くし
なければならず、半導体チップの占有面積が増加し、高
周波電力増幅器の小型化を阻害する要因となる。
【０００９】本発明の目的は、半導体装置の小型化を図
ることが可能な技術を提供することにある。
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１２】平面が方形状で形成された半導体チップ
と、一主面側に前記半導体チップが塔載された配線基板
と、前記半導体チップの一主面の第１領域に形成され、
前記半導体チップの一辺側に配置された第１電極と、前
記半導体チップの一主面の第１領域に形成され、入力部
が前記第１電極と電気的に接続された第１増幅手段と、
前記半導体チップの一主面の第２領域に形成され、前記
半導体チップの一辺側に配置された第２電極と、前記半
導体チップの一主面の第２領域に形成され、出力部が前
記第２電極と電気的に接続された第２増幅手段と、前記
半導体チップの一主面の第１領域と第２領域との間の第
３領域に形成された第３電極と、前記半導体チップの一
辺と向かい合うようにして前記配線基板の一主面に形成
され、第１ワイヤを介して前記第１電極と電気的に接続
された第４電極と、前記半導体チップの一辺と向かい合
うようにして前記配線基板の一主面に形成され、第２ワ
イヤを介して前記第２電極と電気的に接続された第５電
極と、前記半導体チップの一辺と向かい合うようにして
前記配線基板の一主面に形成され、基準電位に電位固定
される第３ワイヤを介して前記第３電極と電気的に接続
された第６電極とを有する半導体装置であって、前記第
６電極は、前記第５電極よりも前記半導体チップの一辺
から遠く離れた位置に配置されている。前記第４電極
は、前記半導体チップの一辺からの距離が前記第５電極
とほぼ同一となる位置、又は前記第６電極よりも前記半
導体チップの一辺から遠く離れた位置に配置されてい
る。
【００１３】上述した手段によれば、第６電極の占有面
積に相当する分、第４電極と第５電極との間隔を狭くす
ることができるので、半導体チップの第１領域と第２領
域との間隔を狭くすることができる。この結果、半導体
チップの占有面積を縮小することができるので、半導体
装置の小型化を図ることができる。
【００１４】
【発明の実施の形態】以下、本発明の構成について、自
動車電話、携帯電話等の携帯通信機器に組み込まれる高
周波電力増幅器(高周波パワーモジュール)に本発明を適
用した実施の形態とともに説明する。なお、実施の形態
を説明するための図面において、同一機能を有するもの
は同一符号を付け、その繰り返しの説明は省略する。
【００１５】（実施形態１）図１は、本発明の実施形態
１である高周波電力増幅器の外観構成を示す斜視図であ
り、図２は、前記高周波電力増幅器の等価回路図であ
り、図３は図２に示す一点鎖線で囲まれた部分と対応す
る配線基板の要部平面図であり、図４は図３の要部斜視
図であり、図５は図３の要部拡大平面図であり、図６は
前記高周波電力増幅器に組み込まれた半導体チップのト
ランジスタ形成領域における要部断面図であり、図７
は、前記半導体チップのアイソレーション領域における
要部断面図である。
【００１６】本実施形態の高周波電力増幅器は、図１に
示すように、板状の配線基板１の一主面上にキャップ８
が重ねられ、外観的には偏平な矩形体構造になってい
る。配線基板１は、平面が方形状(本実施形態において
は長方形状)で形成され、多層配線構造のセラミックス
基板で形成されている。キャップ８は、平面が方形状
（本実施形態においては長方形状）で形成され、導電性
の金属材料で形成されている。このキャップ８は、シー
ルド効果を持たせるために基準電位(例えば０［Ｖ］)に
電位固定される。
【００１７】前記高周波電力増幅器は、図２に示すよう
に、多段式増幅回路で構成されている。この多段式増幅
回路は、主に、容量素子Ｃ１〜Ｃ１１、抵抗素子Ｒ１〜
Ｒ４、マイクロストリップ線路ＳＴＬ１〜ＳＴＬ３、増
幅手段ＰＷ１〜増幅手段ＰＷ３等で構成されている。
【００１８】増幅手段ＰＷ１、ＰＷ２、ＰＷ３の夫々
は、複数の電界効果トランジスタの夫々を電気的に並列
に接続した構成になっている。増幅手段ＰＷ１は、ゲー
トの総延長が４０００［μｍ］程度で形成され、増幅手
段ＰＷ２は、ゲートの総延長が３２００［μｍ］程度で
形成され、増幅手段ＰＷ３は、ゲートの総延長が８００
０［μｍ］程度で形成されている。
【００１９】増幅手段ＰＷ１のゲート端子(入力部)は高
周波電力(例えば１［ｍＷ］)が印加される入力用外部端
子Ｐinと電気的に接続され、増幅手段ＰＷ１のドレイン
端子(出力部)は後段の増幅手段ＰＷ２のゲート端子(入
力部)及びマイクロストリップ線路ＳＴＬ１の一端側と
電気的に接続されている。増幅手段ＰＷ２のドレイン端
子(出力部)は後段の増幅手段ＰＷ３のゲート端子(入力
部)及びマイクロストリップ線路ＳＴＬ２の一端側と電
気的に接続されている。増幅手段ＰＷ３のドレイン端子
(出力部)は出力用外部端子Ｐoutと電気的に接続されて
いる。
【００２０】増幅手段ＰＷ１、ＰＷ２、ＰＷ３の夫々の
ソース端子は、基準電位（例えば０［Ｖ］）に電位固定
される基準電位用外部端子と電気的に接続されている。
マイクロストリップ線路ＳＴＬ１、ＳＴＬ２、ＳＴＬ３
の夫々の他端側は、電源電位(例えば３．５［Ｖ］)が印
加される電源電位用外部端子ＶDDと電気的に接続されて
いる。なお、増幅手段ＰＷ１、ＰＷ２、ＰＷ３の夫々の
ゲート端子には外部端子ＶGが電気的に接続され、この
外部端子ＶGには出力電力を調整するための電圧（ＡＰ
Ｃ信号，オートマチック・パワー・コントロール・シグ
ナル）が印加される。
【００２１】増幅手段ＰＷ１、ＰＷ２の夫々は、図３に
示す半導体チップ５に形成され、増幅手段ＰＷ３は、図
示していないが、半導体チップ５と異なる他の半導体チ
ップに形成されている。半導体チップ５は配線基板１の
一主面に形成された凹部１Ａ内に塔載され、他の半導体
チップは配線基板１の一主面に形成された他の凹部内に
塔載されている。即ち、増幅手段が形成された半導体チ
ップは配線基板１の一主面側に塔載されている。半導体
チップ５、他の半導体チップの夫々は、平面が方形状
（本実施形態においては長方形状）で形成されている。
なお、増幅手段ＰＷ３が形成された他の半導体チップに
ついては以降の説明を省略する。
【００２２】半導体チップ５が塔載された凹部１Ａの底
面には、図４に示すように、導電プレート１Ｂが形成さ
れている。導電プレート１Ｂは、その直下に形成された
スルーホール配線３を介して、配線基板１の一主面と対
向する他の主面(裏面)に形成された基準電位用外部端子
４と電気的に接続されている。この基準電位用外部端子
４は例えば０［Ｖ］電位に電位固定される。なお、前述
の入力用外部端子Ｐin、出力用外部端子Ｐout、電源電
位用外部端子ＶDD、外部端子ＶGの夫々も配線基板１の
裏面に形成されている。
【００２３】図５に示すように、増幅手段ＰＷ１は半導
体チップ５の一主面の第１領域５Ａに形成されている。
増幅手段ＰＷ１のゲート端子は、半導体チップ５の一主
面の第１領域５Ａに形成され、半導体チップ５の一辺５
Ｘ側（本実施形態においては一長辺側）に配置されたチ
ップ側入力用電極６Ａと電気的に接続されている。ま
た、増幅手段ＰＷ１のドレイン端子は、半導体チップ５
の一主面の第１領域５Ａに形成され、半導体チップ５の
一辺５Ｘと対向する他の辺５Ｙ側（本実施形態において
は他の長辺側）に配置されたチップ側出力用電極６Ｄと
電気的に接続されている。
【００２４】増幅手段ＰＷ２は半導体チップ５の一主面
の第２領域５Ｂに形成されている。増幅手段ＰＷ２のド
レイン端子は、半導体チップ５の一主面の第２領域５Ｂ
に形成され、半導体チップ５の一辺５Ｘ側に配置された
チップ側出力用電極６Ｂと電気的に接続されている。ま
た、増幅手段ＰＷ２のゲート端子は、半導体チップ５の
一主面の第２領域５Ｂに形成され、半導体チップ５の他
の辺５Ｙ側に配置されたチップ側入力用電極６Ｅと電気
的に接続されている。
【００２５】増幅手段ＰＷ１、ＰＷ２の夫々のソース端
子は、後で詳細に説明するが、半導体チップ５の一主面
と対向する他の主面（裏面）に形成された裏面電極と電
気的に接続されている。
【００２６】半導体チップ５の一主面の第１領域５Ａと
第２領域５Ｂとの間にはこれらの領域間を電気的に分離
するための第３領域(アイソレーション領域)５Ｃが形成
されている。この第３領域５Ｃには、半導体チップ５の
一辺５Ｘ側に配置されたチップ側ボンディング用電極６
Ｃ及び半導体チップ５の他の辺５Ｙ側に配置されたチッ
プ側ボンディング用電極６Ｆが形成されている。
【００２７】チップ側入力用電極６Ａは、半導体チップ
５の一辺５Ｘと向かい合うようにして配線基板１の一主
面に形成された基板側入力用電極２Ａと入力用ワイヤ７
Ａを介して電気的に接続されている。基板側入力用電極
２Ａは、その直下に形成されたスルーホール配線３及び
内部配線を介して、配線基板１の裏面に形成された入力
用外部端子(Ｐin)と電気的に接続されている。
【００２８】チップ側出力用電極６Ｂは、半導体チップ
５の一辺５Ｘと向かい合うようにして配線基板１の一主
面に形成された基板側出力用電極２Ｂと出力用ワイヤ７
Ｂを介して電気的に接続されている。基板側出力用電極
２Ｂは、その直下に形成されたスルーホール配線３及び
内部配線を介して、増幅手段ＰＷ３が形成された他の半
導体チップの一辺と向かい合うようにして配線基板１の
一主面に形成された基板入力用電極と電気的に接続され
ている。
【００２９】チップ側ボンディング用電極６Ｃは、半導
体チップ５の一辺５Ｘと向かい合うようにして配線基板
１の一主面に形成された基板側ボンディング用電極２Ｃ
とワイヤ７Ｃを介して電気的に接続されている。基板側
ボンディング用電極２Ｃは、その直下に形成されたスル
ーホール配線３及び内部配線を介して、配線基板１の裏
面に形成された基準電位用外部端子４と電気的に接続さ
れている。即ち、ワイヤ７Ｃは基準電位に電位固定され
る。
【００３０】チップ側出力用電極６Ｄは、半導体チップ
５の他の辺５Ｙと向かい合うようにして配線基板１の一
主面に形成された基板側出力用電極２Ｄと出力用ワイヤ
７Ｄを介して電気的に接続されている。基板側出力用電
極２Ｄは、その直下にスルーホール配線３が形成されて
いる。
【００３１】チップ側入力用電極６Ｅは、半導体チップ
５の他の辺５Ｙと向かい合うようにして配線基板１の一
主面に形成された基板側入力用電極２Ｅと入力用ワイヤ
７Ｅを介して電気的に接続されている。基板側入力用電
極２Ｅは、スルーホール配線３及び内部配線を介して、
基板側出力用電極２Ｄと電気的に接続されている。
【００３２】チップ側ボンディング用電極６Ｆは、半導
体チップ５の他の辺５Ｙと向かい合うようにして配線基
板１の一主面に形成された基板側ボンディング用電極２
Ｆとワイヤ７Ｆを介して電気的に接続されている。基板
側ボンディング用電極２Ｆは、その直下に形成されたス
ルーホール配線３及び内部配線を介して、配線基板１の
裏面に形成された基準電位用外部端子４と電気的に接続
されている。即ち、ワイヤ７Ｆは基準電位に電位固定さ
れる。
【００３３】チップ側出力用電極６Ｄと半導体チップ５
の他の辺５Ｙとの距離は、チップ側入力用電極６Ａと半
導体チップ５の一辺５Ｘとの距離よりも短くなってい
る。また、チップ側出力用電極６Ｂと半導体チップ５の
一辺５Ｘとの距離は、チップ側入力用電極６Ｅと半導体
チップ５の他の辺５Ｙとの距離よりも短くなっている。
これは、出力用ワイヤの長さを短くし、出力抵抗を低く
している。
【００３４】半導体チップ５の一主面の第１領域５Ａに
は、増幅手段ＰＷ１のソース端子と電気的に接続された
ソース電極６Ｓが形成されている。このソース電極６Ｓ
は、チップ側入力用電極６Ａよりも半導体チップ５の一
辺５Ｘ側に配置されている。また、半導体チップ５の一
主面の第２領域５Ｂには、増幅手段ＰＷ２のソース端子
と電気的に接続されたソース電極６Ｓが配置されてい
る。これらのソース電極６Ｓはプローブ検査時に使用さ
れる。
【００３５】本実施形態の高周波電力増幅器において、
入力用ワイヤ７Ａは出力用ワイヤ７Ｂと近接して配置さ
れている。入力ワイヤ７Ａは前段の増幅手段ＰＷ１のゲ
ート端子（入力部）に電気的に接続され、出力用ワイヤ
７Ｂは後段の増幅手段ＰＷ２のドレイン端子（出力部）
に電気的に接続されているので、入力用ワイヤ７Ａを流
れる電力と出力用ワイヤ７Ｂを流れる電力との差は大き
いが、基準電位に電位固定されるワイヤ７Ｃが入力用ワ
イヤ７Ａと出力用ワイヤ７Ｂとの間に配置されているの
で、入力用ワイヤ７Ａと出力用ワイヤ７Ｂとの相互誘導
作用による高周波特性の劣化を防止することができる。
【００３６】また、出力用ワイヤ７Ｄは入力用ワイヤ７
Ｅと近接して配置されている。出力用ワイヤ７Ｄは前段
の増幅手段ＰＷ１のドレイン端子（出力部）と電気的に
接続され、入力用ワイヤ７Ｅは後段の増幅手段ＰＷ２の
ゲート端子（入力部）と電気的に接続されているので、
出力用ワイヤ７Ｄを流れる電力と入力用ワイヤ７Ｅを流
れる電力とはほぼ同一であり、このワイヤ間での相互誘
導作用による高周波特性の劣化は小さいが、基準電位に
電位固定されるワイヤ７Ｆが出力用ワイヤ７Ｄと入力用
ワイヤ７Ｅとの間に配置されているので、出力用ワイヤ
７Ｄと入力用ワイヤ７Ｅとの相互誘導作用による高周波
特性の劣化を防止することができる。
【００３７】基板側ボンディング用電極２Ｃは、基板側
出力用電極２Ｂよりも半導体チップ５の一辺５Ｘから遠
く離れた位置に配置されている。基板側入力用電極２Ａ
は、半導体チップ５の一辺５Ｘからの距離が基板側出力
用電極２Ｂとほぼ同一となる位置に配置されている。即
ち、基板側ボンディング用電極２Ｃは、基板側入力用電
極２Ａと基板側出力用電極２Ｂとの間に配置されておら
ず、基板側入力用電極２Ａ及び基板側出力用電極２Ｂよ
りも半導体チップ５の一辺５Ｘから遠く離れた位置に配
置されている。従って、基板側ボンディング用電極２Ｃ
の占有面積に相当する分、基板側入力用電極２Ａと基板
側出力用電極２Ｂとの間隔を狭くすることができ、これ
に伴って半導体チップ５の第１領域５Ａと第２領域５Ｂ
との間隔も狭くすることができるので、半導体チップ５
の占有面積を縮小することができる。
【００３８】基板側ボンディング用電極２Ｆは、基板側
出力用電極２Ｄよりも半導体チップ５の他の辺５Ｙから
遠く離れた位置に配置されている。基板側入力用電極２
Ｅは、半導体チップ５の他の辺５Ｙからの距離が基板側
出力用電極２Ｄとほぼ同一となる位置に配置されてい
る。即ち、基板側ボンディング用電極２Ｆは、基板側入
力用電極２Ｅと基板側出力用電極２Ｄとの間に配置され
ておらず、基板側入力用電極２Ｅ及び基板側出力用電極
２Ｄよりも半導体チップ５の他の辺５Ｙから遠く離れた
位置に配置されている。従って、基板側ボンディング用
電極２Ｆの占有面積に相当する分、基板側入力用電極２
Ｅと基板側出力用電極２Ｄとの間隔を狭くすることがで
き、これに伴って半導体チップ５の第１領域５Ａと第２
領域５Ｂとの間隔も狭くすることができるので、半導体
チップ５の占有面積を縮小することができる。
【００３９】半導体チップ５は、図６に示すように、例
えば、単結晶珪素からなるp+型半導体基板１０Ａの一主
面上にp-型エピタキシャル層１０Ｂが形成された半導体
基体１０を主体とする構成になっている。
【００４０】増幅手段ＰＷ１及びＰＷ２を構成する電界
効果トランジスタは、半導体基体１０の一主面のトラン
ジスタ形成領域に形成されている。この電界効果トラン
ジスタは、主に、チャネル形成領域であるｐ型ウエル領
域１２、ゲート絶縁膜１４、ゲート電極１５、ソース領
域及びドレイン領域である一対のn-型半導体領域１６及
び一対のn+型半導体領域１７で構成されている。
【００４１】ドレイン領域であるn+型半導体領域１７に
は、層間絶縁膜１８に形成された接続孔を通して、第１
層目の配線層に形成された配線１９Ａが電気的に接続さ
れている。ソース領域であるn+型半導体領域１７には、
層間絶縁膜１８に形成された接続孔を通して、第１層目
の配線層に形成された配線１９Ｂが電気的に接続されて
いる。配線１９Ｂは、層間絶縁膜１８に形成された接続
孔を通して、p-型エピタキシャル層１３に形成されたp+
型半導体領域１３に電気的に接続されている。p+型半導
体領域１３はp+型半導体基板１０Ａに電気的に接続され
ている。ゲート電極１５には、詳細に図示していない
が、層間絶縁膜１８に形成された接続孔を通して、第１
層目の配線層に形成された配線１９Ｃが電気的に接続さ
れている。
【００４２】配線１９Ａには、層間絶縁膜２０に形成さ
れた接続孔を通して、第２層目の配線層に形成された配
線２１Ａが電気的に接続されている。この配線２１Ａの
一部でチップ側出力用電極６Ｄ及びチップ側出力用電極
６Ｂが形成されている。配線１９Ｂには、層間絶縁膜２
０に形成された接続孔を通して、第２層目の配線層に形
成された配線２１Ｂが電気的に接続されている。この配
線２１Ｂの一部でプローブ検査用の電極が形成されてい
る。配線１９Ｃには、図示していないが、層間絶縁膜２
０に形成された接続孔を通して、第２層目の配線層に形
成された配線が電気的に接続されている。この配線の一
部でチップ側入力用電極６Ａ及びチップ側入力用電極６
Ｅが形成されている。
【００４３】半導体チップ５の第３領域５Ｃにおいて、
図７に示すように、フィールド絶縁膜１１上には、第１
層目の配線層に形成された配線１９Ｄが形成されてい
る。この配線１９Ｄは、半導体チップ５の一辺５Ｘと直
行する方向に向かって延在している。配線１９Ｄには、
層間絶縁膜２０に形成された接続孔を通して、第２層目
の配線層に形成された配線２１Ｄが形成されている。こ
の配線２１Ｄは、配線１９Ｄと同様に、半導体チップ５
の一辺５Ｘと直行する方向に向かって延在している。こ
の配線２１Ｄの一部でチップ側ボンディング用電極６Ｃ
及び６Ｆが形成されている。
【００４４】半導体基体１０の一主面と対向する他の主
面（裏面）には裏面電極２１が形成されている。この裏
面電極２１は、導電性の接着材を介在して、配線基板１
の凹部１Ａの底面に形成された導電プレート１Ｂと電気
的にかつ機械的に接続されている。即ち、増幅手段ＰＷ
１、ＰＷ２の夫々のソース端子は基準電位に電位固定さ
れる。
【００４５】本実施形態の高周波電力増幅器において、
半導体チップ５の第１領域５Ａと第２領域５Ｂとの間の
第３領域（アイソレーション領域）５Ｃには、基準電位
に電位固定される配線１９Ｄ及び配線２１Ｄが半導体チ
ップ５の一辺５Ｘと直行する方向に向って延在してい
る。また、第３領域５Ｃには、基準電位に電位固定され
るp+型半導体領域１３が半導体チップ５の一辺５Ｘと直
行する方向に向って延在し、しかも半導体基体１０が基
準電位に電位固定される。従って、半導体チップ５にお
いては磁束の干渉を抑える構成になっているので、高周
波特性が劣化することはない。
【００４６】このように、本実施形態によれば、以下の
効果が得られる。 （１）基板側ボンディング用電極２Ｃは、基板側入力用
電極２Ａ及び基板側出力用電極２Ｂよりも半導体チップ
５の一辺５Ｘから遠く離れた位置に配置され、基板側ボ
ンディング用電極２Ｆは、基板側入力用電極２Ｅ及び基
板側出力用電極２Ｄよりも半導体チップ５の他の辺５Ｙ
から遠く離れた位置に配置されていることから、基板側
ボンディング用電極２Ｃの占有面積に相当する分、基板
側入力用電極２Ａと基板側出力用電極２Ｂとの間隔を狭
くすることができ、また、基板側ボンディング用電極２
Ｆの占有面積に相当する分、基板側入力用電極２Ｅと基
板側出力用電極２Ｄとの間隔を狭くすることができるの
で、半導体チップ５の第１領域５Ａと第２領域５Ｂとの
間隔を狭くすることができる。この結果、半導体チップ
５の占有面積を縮小することができるので、高周波電力
増幅器の小型化を図ることができる。
【００４７】（２）基板側入力用電極２Ａは半導体チッ
プ５の一辺５Ｘからの距離が基板側出力用電極２Ｂとほ
ぼ同一となる位置に配置され、基板側ボンディング用電
極２Ｃは基板側入力用電極２Ａ及び基板側出力用電極２
Ｂよりも半導体チップ５の一辺５Ｘから遠く離れた位置
に配置されていることから、基準電位に電位固定される
ワイヤ７Ｃが基板側入力用電極２Ａと基板側出力用電極
２Ｂとの間を横切るので、基板側入力用電極２Ａと基板
側出力用電極２Ｂとの間に基板側ボンディング用電極２
Ｃを配置した場合に比べて、磁束の干渉を更に抑制する
ことができる。
【００４８】なお、本実施形態では、基準電位に電位固
定されるワイヤ７Ｃ及びワイヤ７Ｆを配置した例につい
て説明したが、入力用ワイヤ７Ｅを流れる電力と出力用
ワイヤ７Ｄを流れる電力とはほぼ同一なので、前段の増
幅手段ＰＷ１のドレイン端子（出力部）に接続された出
力用ワイヤ７Ｄと後段の増幅手段ＰＷ２のゲート端子
（入力部）に接続された入力用ワイヤ７Ｅとの間に、基
準電位に電位固定されるワイヤを特に配置しなくてもよ
い。この場合、チップ側ボンディング用電極６Ｆ及び基
板側ボンディング用電極２Ｆは不要になる。
【００４９】また、本実施形態では、基板側入力用電極
２Ａを、半導体チップ５の一辺５Ｘからの距離が基板側
出力用電極２Ｂとほぼ同一となる位置に配置した例につ
いて説明したが、基板側入力用電極２Ａは基板側ボンデ
ィング用電極２Ｃよりも半導体チップ５の一辺５Ｘから
遠く離れた位置に配置してもよい。この場合において
も、前述の実施形態と同様の効果が得られるが、入力用
ワイヤ７Ａの長さが長くなるので、高周波特性が若干劣
化する。
【００５０】（実施形態２）図８は、本発明の実施形態
２である高周波電力増幅器の配線基板の要部平面図であ
る。
【００５１】本実施形態の高周波電力増幅器は、前述の
実施形態１と基本的に同様の構成になっており、以下の
構成が異なっている。
【００５２】即ち、図８に示すように、基板側ボンディ
ング用電極２Ｃに半導体チップ５の第３領域５Ｃ上を延
在するワイヤ７Ｇの一端側が電気的にかつ機械的に接続
され、基板側ボンディング用電極２Ｆにワイヤ７Ｇの他
端側が電気的にかつ機械的に接続されている。基板側ボ
ンディング用電極２Ｃ及び基板側ボンディング用電極２
Ｆは基準電位用外部端子４と電気的に接続されているの
で、ワイヤ７Ｇは基準電位に電位固定される。
【００５３】このように、基板側ボンディング用電極２
Ｃにワイヤ７の一端側を接続し、基板側ボンディング用
電極２Ｆにワイヤ７Ｇの他端側を接続することにより、
入力用ワイヤ７Ａと出力用ワイヤ７Ｂとの相互誘導作用
による高周波特性の劣化、及び出力用ワイヤ７Ｄと入力
用ワイヤ７Ｅとの相互誘導作用による高周波特性の劣化
を防止することができる。
【００５４】（実施形態３）図９は、本発明の実施形態
３である高周波電力増幅器の配線基板の要部平面図であ
る。
【００５５】本実施形態の高周波電極増幅器は、前述の
実施形態１と基本的に同様の構成になっており、以下の
構成が異なっている。
【００５６】即ち、図９に示すように、増幅手段ＰＷ
１、ＰＷ２及びＰＷ３が一つの半導体チップ５に形成さ
れている。ＰＷ３は半導体チップ５の一主面の第４領域
５Ｄに形成されている。
【００５７】増幅手段ＰＷ３のゲート端子（入力部）
は、半導体チップ５の一主面の第４領域５Ｄに形成さ
れ、半導体チップ５の一辺５Ｘ側（本実施形態において
は一長辺側）に配置されたチップ側入力用電極６Ｈと電
気的に接続されている。また、増幅手段ＰＷ３のドレイ
ン端子（出力部）は、半導体チップ５の一主面の第４領
域５Ｄに形成され、半導体チップ５の一辺５Ｘと対向す
る他の辺５Ｙ側（本実施形態においては他の長辺側）に
配置されたチップ側出力用電極６Ｋと電気的に接続され
ている。また、増幅手段ＰＷ３のソース端子は、増幅手
段ＰＷ１と同様に、半導体チップ５の裏面に形成された
裏面電極２１と電気的に接続されている。
【００５８】半導体チップ５の一主面の第２領域５Ｂと
第４領域５Ｄとの間には、これらの領域間を電気的に分
離するための第５領域（アイソレーション領域）５Ｅが
形成されている。
【００５９】チップ側入力用電極６Ｈは、半導体チップ
５の一辺５Ｘと向かい合うようにして配線基板１の一主
面に形成された基板側入力用電極２Ｈと入力用ワイヤ７
Ｈを介して電気的に接続されている。基板側入力用電極
２Ｈは、その直下に形成されたスルーホール配線３及び
内部配線を介して、基板側出力用電極２Ｂと電気的に接
続されている。
【００６０】チップ側出力用電極６Ｋは、半導体チップ
５の他の辺５Ｙと向かい合うようにして配線基板１の一
主面に形成された基板側出力用電極２Ｋと出力用ワイヤ
７Ｋを介して電気的に接続されている。基板側出力用電
極２Ｋは、その直下に形成されたスルーホール配線３及
び内部配線を介して、配線基板１の裏面に形成された出
力用外部端子と電気的に接続されている。
【００６１】配線基板１の一主面には、半導体チップ５
の一辺５Ｘと向かい合うようにして基板側ボンディング
用電極２Ｊが形成され、半導体チップ５の他の辺５Ｙと
向かい合うようにして基板側ボンディング用電極２Ｌが
形成されている。基板側ボンディング用電極２Ｊ及び２
Ｌは、基板側ボンディング用電極２Ｃと同様に、配線基
板１の裏面に形成された基準電位用端子４と電気的に接
続されている。
【００６２】基板側ボンディング用電極２Ｊは、半導体
チップ５の一辺５Ｘからの距離が基板側ボンディング用
電極２Ｃとほぼ同一となる位置に配置され、基板側ボン
ディング用電極２Ｌは、半導体チップ５の他の辺５Ｙか
らの距離が基板側ボンディング用電極２Ｆとほぼ同一と
なる位置に配置されている。
【００６３】基板側ボンディング用電極２Ｊには半導体
チップ５の第５領域５Ｅ上を延在するワイヤ７Ｌの一端
側が電気的にかつ機械的に接続され、基板側ボンディン
グ用電極２Ｌにはワイヤ７Ｌの他端側が電気的にかつ機
械的に接続されている。
【００６４】本実施形態の高周波電力増幅器において、
ワイヤ７Ｌは２本配置されている。入力用ワイヤ７Ｅを
流れる電力と出力用ワイヤ７Ｋを流れる電力との差は、
入力用ワイヤ７Ａを流れる電力と出力用ワイヤ７Ｂを流
れる電力との差よりも大きい。従って、本実施形態のよ
うに、電力差に応じて基準電位に電位固定されるワイヤ
の本数を増加することにより、入力用ワイヤと出力用ワ
イヤとの相互誘導作用による高周波特性の劣化をより安
定した状態で防止することができる。
【００６５】（実施形態４）図１０は、本発明の実施形
態４である高周波電力増幅器の配線基板の要部平面図で
ある。
【００６６】本実施形態の高周波電力増幅器は、前述の
実施形態１と基本的に同様の構成になっており、以下の
構成が異なっている。
【００６７】即ち、図１０に示すように、基板側出力用
電極２Ｂが半導体チップ５の一辺５Ｘと向かい合う位置
に配置され、基板側入力用電極２Ａが半導体チップ５の
一辺５Ｘに対して交わる他の辺５Ｐと向い合う位置に配
置されている。
【００６８】このように、基板側出力用電極２Ｂを半導
体チップ５の一辺５Ｘと向かい合う位置に配置し、基板
側入力用電極２Ａが半導体チップ５の一辺５Ｘに対して
交わる他の辺５Ｐと向い合う位置に配置することによ
り、入力用ワイヤ７Ａと出力用ワイヤ７Ｂとの磁束が直
交する状態になるので、このワイヤ間における相互誘導
作用を抑制することができる。
【００６９】また、基準電位に電位固定されるワイヤを
接続するための基板側ボンディング用電極を設ける必要
がないので、半導体チップ５の第１領域５Ａと第２領域
５Ｂとの間隔を狭くすることができ、半導体チップ５の
占有面積を縮小することができる。この結果、高周波電
力増幅器の小型化を図ることができる。
【００７０】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
【００７１】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。半導体装置の小型化を図ることがで
きる。
【図面の簡単な説明】
【図１】本発明の実施形態１である高周波電力増幅器の
外観構成を示す斜視図である。
【図２】前記高周波電力増幅器の等価回路図である。
【図３】図２に示す一点鎖線で囲まれた部分と対応する
配線基板の要部平面図である。
【図４】図３の要部斜視図である。
【図５】図３の要部拡大平面図である。
【図６】前記高周波電力増幅器に組み込まれた半導体チ
ップのトランジスタ形成領域における要部断面図であ
る。
【図７】前記半導体チップのアイソレーション領域にお
ける要部断面図である。
【図８】本発明の実施形態２である高周波電力増幅器の
配線基板の要部平面図である。
【図９】本発明の実施形態３である高周波電力増幅器の
配線基板の要部平面図である。
【図１０】本発明の実施形態４である高周波電力増幅器
の配線基板の要部平面図である。
【符号の説明】
１…配線基板、１Ａ…凹部、１Ｂ…導電プレート、２
Ａ，２Ｄ…基板側入力用電極、２Ｂ，２Ｅ…基板側出力
用電極、２Ｃ，２Ｆ…基板側ボンディング用電極、３…
スルーホール配線、４…基準電位用外部端子、５…半導
体チップ、５Ａ…第１領域、５Ｂ…第２領域、５Ｃ…第
３領域（アイソレーション領域）、６Ａ，６Ｅ…チップ
側入力用電極、６Ｂ，６Ｄ…チップ側出力用電極、６
Ｃ，６Ｆ…チップ側ボンディング用電極、７Ａ，７Ｅ…
入力用ワイヤ、７Ｂ，７Ｄ…出力用ワイヤ、７Ｃ，７Ｆ
…ワイヤ、Ｃ１〜Ｃ１１…容量素子、Ｒ１〜Ｒ４…抵抗
素子、ＳＴＬ１〜ＳＴＬ３…マイクロストリップ線路、
ＰＷ１，ＰＷ２，ＰＷ３…増幅手段。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 菊池 栄 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 布川 康弘 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 近藤 静雄 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 安達 徹朗 埼玉県入間郡毛呂山町大字旭台15番地 日 立東部セミコンダクタ株式会社内 Ｆターム(参考） 4M104 AA01 CC01 FF01 GG20 HH20 5F044 AA05

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 平面が方形状で形成された半導体チップ
    と、 一主面側に前記半導体チップが塔載された配線基板と、 前記半導体チップの一主面の第１領域に形成され、前記
    半導体チップの一辺側に配置された第１電極と、 前記半導体チップの一主面の第１領域に形成され、入力
    部が前記第１電極と電気的に接続された第１増幅手段
    と、 前記半導体チップの一主面の第２領域に形成され、前記
    半導体チップの一辺側に配置された第２電極と、 前記半導体チップの一主面の第２領域に形成され、出力
    部が前記第２電極と電気的に接続された第２増幅手段
    と、 前記半導体チップの一主面の第１領域と第２領域との間
    の第３領域に形成された第３電極と、 前記半導体チップの一辺と向かい合うようにして前記配
    線基板の一主面に形成され、第１ワイヤを介して前記第
    １電極と電気的に接続された第４電極と、 前記半導体チップの一辺と向かい合うようにして前記配
    線基板の一主面に形成され、第２ワイヤを介して前記第
    ２電極と電気的に接続された第５電極と、 前記半導体チップの一辺と向かい合うようにして前記配
    線基板の一主面に形成され、基準電位に電位固定される
    第３ワイヤを介して前記第３電極と電気的に接続された
    第６電極とを有し、 前記第６電極は、前記第５電極よりも前記半導体チップ
    の一辺から遠く離れた位置に配置されていることを特徴
    とする半導体装置。
  2. 【請求項２】 前記第４電極は、前記半導体チップの一
    辺からの距離が前記第５電極とほぼ同一となる位置、又
    は前記第６電極よりも前記半導体チップの一辺から遠く
    離れた位置に配置されていることを特徴とする請求項１
    に記載の半導体装置。
  3. 【請求項３】 前記第２増幅手段の入力部は、前記第１
    増幅手段の出力部と電気的に接続されていることを特徴
    とする請求項１又は請求項２に記載の半導体装置。
  4. 【請求項４】 前記第４電極は、前記第５電極と電気的
    に接続されていることを特徴とする請求項１又は請求項
    ２に記載の半導体装置。
  5. 【請求項５】 平面が方形状で形成された半導体チップ
    と、 一主面側に前記半導体チップが塔載された配線基板と、 前記半導体チップの一主面の第１領域に形成され、前記
    半導体チップの一辺側に配置された第１電極と、 前記半導体チップの一主面の第１領域に形成され、入力
    部が前記第１電極と電気的に接続された第１増幅手段
    と、 前記半導体チップの一主面の第２領域に形成され、前記
    半導体チップの一辺側に配置された第２電極と、 前記半導体チップの一主面の第２領域に形成され、出力
    部が前記第２電極と電気的に接続された第２増幅手段
    と、 前記半導体チップの一辺と向かい合うようにして前記配
    線基板の一主面に形成され、第１ワイヤを介して前記第
    １電極と電気的に接続された第３電極と、 前記半導体チップの一辺と向かい合うようにして前記配
    線基板の一主面に形成され、第２ワイヤを介して前記第
    ２電極と電気的に接続された第４電極と、 前記半導体チップの一主面の第１領域に形成され、前記
    半導体チップの一辺と対向する他の辺側に配置され、前
    記第１増幅手段の出力部と電気的に接続された第５電極
    と、 前記半導体チップの一主面の第２領域に形成され、前記
    半導体チップの他の辺側に配置され、前記第２増幅手段
    の入力部と電気的に接続された第６電極と、 前記半導体チップの他の辺と向かい合うようにして前記
    配線基板の一主面に形成され、第３ワイヤを介して前記
    第５電極と電気的に接続された第７電極と、 前記半導体チップの他の辺と向かい合うようにして前記
    配線基板の一主面に形成され、第４ワイヤを介して前記
    第６電極と電気的に接続され、更に前記第７電極と電気
    的に接続された第８電極と、 前記半導体チップの一辺と向かい合うようにして前記配
    線基板の一主面に形成され、前記半導体チップの主面の
    第１領域と第２領域との間の第３領域上を延在し、基準
    電位に電位固定される第５ワイヤの一端側が接続された
    第９電極と、 前記半導体チップの他の辺と向かい合うようにして前記
    配線基板の一主面に形成され、前記第５ワイヤの他端側
    が接続された第１０電極とを有し、 前記第９電極は、前記第４電極よりも前記半導体チップ
    の一辺から遠く離れた位置に配置され、 前記第１０電極は、前記電極７及び前記電極８よりも前
    記半導体チップの他の辺から遠く離れた位置に配置され
    ていることを特徴とする半導体装置。
  6. 【請求項６】 前記第３電極は、前記半導体チップの一
    辺からの距離が前記第４電極とほぼ同一となる位置、又
    は前記第９電極よりも前記半導体チップの一辺から遠く
    離れた位置に配置され、 前記第７電極及び第８電極は、前記半導体チップの他の
    辺からの距離がほぼ同一となる位置に配置されているこ
    とを特徴とする請求項５に記載の半導体装置。
  7. 【請求項７】 平面が方形状で形成された半導体チップ
    と、 一主面側に前記半導体チップが塔載された配線基板と、 前記半導体チップの一主面の第１領域に形成され、前記
    半導体チップの一辺側に配置された第１電極と、 前記半導体チップの一主面の第１領域に形成され、入力
    部が前記第１電極と電気的に接続された第１増幅手段
    と、 前記半導体チップの一主面の第２領域に形成され、前記
    半導体チップの一辺側に配置された第２電極と、 前記半導体チップの一主面の第２領域に形成され、出力
    部が前記第２電極と電気的に接続された第２増幅手段
    と、 前記配線基板の一主面に形成され、第１ワイヤを介して
    前記第１電極と電気的に接続された第３電極と、 前記配線基板の一主面に形成され、第２ワイヤを介して
    前記第２電極と電気的に接続された第４電極とを有し、 前記第４電極は前記半導体チップの一辺と向かい合う位
    置に配置され、 前記第３電極は前記半導体チップの一辺に対して交わる
    他の辺と向かい合う位置に配置されていることを特徴と
    する半導体装置。
  8. 【請求項８】 前記第２増幅手段の入力部は、前記第１
    増幅手段の出力部と電気的に接続されていることを特徴
    とする請求項７に記載の半導体装置。
  9. 【請求項９】 前記第１増幅手段及び第２増幅手段は、
    複数の電界効果トランジスタの夫々を電気的に並列に接
    続した構成になっていることを特徴とする請求項１乃至
    請求項８のうち何れか一項に記載の半導体装置。
JP19080998A 1998-07-06 1998-07-06 半導体装置 Expired - Lifetime JP3946874B2 (ja)

Priority Applications (13)

Application Number Priority Date Filing Date Title
JP19080998A JP3946874B2 (ja) 1998-07-06 1998-07-06 半導体装置
TW088110698A TW473882B (en) 1998-07-06 1999-06-25 Semiconductor device
US09/345,505 US6330165B1 (en) 1998-07-06 1999-07-01 Semiconductor device
EP99112588A EP0971411B1 (en) 1998-07-06 1999-07-01 Semiconductor device
DE69935182T DE69935182T2 (de) 1998-07-06 1999-07-01 Halbleiteranordnung
EP06027122A EP1770777A3 (en) 1998-07-06 1999-07-01 Semiconductor device with a shielding bond wire
US09/970,668 US6489680B2 (en) 1998-07-06 2001-10-05 Semiconductor device
US10/291,840 US6943441B2 (en) 1998-07-06 2002-11-12 Semiconductor device
US11/194,701 US7068521B2 (en) 1998-07-06 2005-08-02 Semiconductor device
US11/451,579 US20070001300A1 (en) 1998-07-06 2006-06-13 Semiconductor device
US11/905,421 US7525813B2 (en) 1998-07-06 2007-10-01 Semiconductor device
US12/394,421 US7817437B2 (en) 1998-07-06 2009-02-27 Semiconductor device
US12/787,154 US8295057B2 (en) 1998-07-06 2010-05-25 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19080998A JP3946874B2 (ja) 1998-07-06 1998-07-06 半導体装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2006339318A Division JP2007074001A (ja) 2006-12-18 2006-12-18 半導体装置
JP2006339316A Division JP2007074000A (ja) 2006-12-18 2006-12-18 半導体装置

Publications (3)

Publication Number Publication Date
JP2000021926A true JP2000021926A (ja) 2000-01-21
JP2000021926A5 JP2000021926A5 (ja) 2005-10-27
JP3946874B2 JP3946874B2 (ja) 2007-07-18

Family

ID=16264117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19080998A Expired - Lifetime JP3946874B2 (ja) 1998-07-06 1998-07-06 半導体装置

Country Status (1)

Country Link
JP (1) JP3946874B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7119004B2 (en) 2001-09-05 2006-10-10 Renesas Technology Corp. Semiconductor device, its manufacturing method, and ratio communication device
JP2009512384A (ja) * 2005-10-19 2009-03-19 エヌエックスピー ビー ヴィ 接続部に結合された電極を有する素子を備える装置
JP2012520572A (ja) * 2009-03-13 2012-09-06 テッセラ，インコーポレイテッド インピーダンス制御ワイヤーボンド及び基準ワイヤーボンドを有するマイクロ電子アセンブリ
US8802502B2 (en) 2010-09-16 2014-08-12 Tessera, Inc. TSOP with impedance control
US8853708B2 (en) 2010-09-16 2014-10-07 Tessera, Inc. Stacked multi-die packages with impedance control
US8981579B2 (en) 2010-09-16 2015-03-17 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer rdl
US8994195B2 (en) 2009-03-13 2015-03-31 Tessera, Inc. Microelectronic assembly with impedance controlled wirebond and conductive reference element
US9136197B2 (en) 2010-09-16 2015-09-15 Tessera, Inc. Impedence controlled packages with metal sheet or 2-layer RDL

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7119004B2 (en) 2001-09-05 2006-10-10 Renesas Technology Corp. Semiconductor device, its manufacturing method, and ratio communication device
US7453147B2 (en) 2001-09-05 2008-11-18 Renesas Technology Corp. Semiconductor device, its manufacturing method, and radio communication device
JP2009512384A (ja) * 2005-10-19 2009-03-19 エヌエックスピー ビー ヴィ 接続部に結合された電極を有する素子を備える装置
JP2012520572A (ja) * 2009-03-13 2012-09-06 テッセラ，インコーポレイテッド インピーダンス制御ワイヤーボンド及び基準ワイヤーボンドを有するマイクロ電子アセンブリ
US8994195B2 (en) 2009-03-13 2015-03-31 Tessera, Inc. Microelectronic assembly with impedance controlled wirebond and conductive reference element
US9030031B2 (en) 2009-03-13 2015-05-12 Tessera, Inc. Microelectronic assembly with impedance controlled wirebond and reference wirebond
US8802502B2 (en) 2010-09-16 2014-08-12 Tessera, Inc. TSOP with impedance control
US8853708B2 (en) 2010-09-16 2014-10-07 Tessera, Inc. Stacked multi-die packages with impedance control
US8981579B2 (en) 2010-09-16 2015-03-17 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer rdl
US9136197B2 (en) 2010-09-16 2015-09-15 Tessera, Inc. Impedence controlled packages with metal sheet or 2-layer RDL

Also Published As

Publication number Publication date
JP3946874B2 (ja) 2007-07-18

Similar Documents

Publication Publication Date Title
EP0971411B1 (en) Semiconductor device
US20020140024A1 (en) Semiconductor device having divided active regions with comb-teeth electrodes thereon
US11387169B2 (en) Transistor with I/O ports in an active area of the transistor
JP3946874B2 (ja) 半導体装置
JP4816214B2 (ja) 半導体装置及びその製造方法
JP4918652B2 (ja) 半導体装置
WO2020170650A1 (ja) 半導体モジュール、パワー半導体モジュールおよびそれらいずれかを用いたパワーエレクトロニクス機器
JP2010183100A (ja) 半導体増幅器
KR100562349B1 (ko) 반도체장치
JP4579040B2 (ja) 半導体増幅器
JP2007074001A (ja) 半導体装置
JP2007074000A (ja) 半導体装置
JP2002359392A (ja) 半導体リレー
CN113169435B (zh) 耦合器模块
JP2006186053A (ja) 積層型半導体装置
JPH04296103A (ja) 高周波半導体混成集積回路装置
JPH04130653A (ja) 樹脂封止型半導体装置
JPH09283701A (ja) 高周波半導体電子素子
JPH10261757A (ja) 電子回路部品及び電子回路装置
JPS61172376A (ja) 半導体装置
JP2008228347A (ja) 高周波電力増幅器モジュール
JPH05347367A (ja) マイクロ波半導体装置
JPH09232334A (ja) 化合物半導体装置
JPH1116948A (ja) 半導体装置
JPH0714877A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20030725

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070412

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100420

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140420

Year of fee payment: 7

EXPY Cancellation because of completion of term