JPH05347367A - マイクロ波半導体装置 - Google Patents
マイクロ波半導体装置Info
- Publication number
- JPH05347367A JPH05347367A JP15549292A JP15549292A JPH05347367A JP H05347367 A JPH05347367 A JP H05347367A JP 15549292 A JP15549292 A JP 15549292A JP 15549292 A JP15549292 A JP 15549292A JP H05347367 A JPH05347367 A JP H05347367A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor chip
- electrode
- metal plate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microwave Amplifiers (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 半導体素子、例えば電界効果トランジスタの
ソ−ス電極Ｓと金属プレ−ト４とを接続する場合に、両
者を接続する接続導体のインダクタンスを小さくできる
マイクロ波半導体装置を提供する。 【構成】 半導体素子、例えば電界効果トランジスタを
用いたマイクロ波半導体装置において、入力回路基板２
と出力回路基板３との間に、電界効果トランジスタを形
成した半導体チップ１を配置し、さらに半導体チップ１
と並んで凸壁１１を設ける。そして電界効果トランジス
タのソ−ス電極Ｓと凸壁１１とを接続導体で接続する。
ソ−ス電極Ｓと金属プレ−ト４とを接続する場合に、両
者を接続する接続導体のインダクタンスを小さくできる
マイクロ波半導体装置を提供する。 【構成】 半導体素子、例えば電界効果トランジスタを
用いたマイクロ波半導体装置において、入力回路基板２
と出力回路基板３との間に、電界効果トランジスタを形
成した半導体チップ１を配置し、さらに半導体チップ１
と並んで凸壁１１を設ける。そして電界効果トランジス
タのソ−ス電極Ｓと凸壁１１とを接続導体で接続する。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロ波通信などに
用いられるマイクロ波半導体装置に関する。
用いられるマイクロ波半導体装置に関する。
【０００２】
【従来の技術】従来、マイクロ波半導体装置として、電
界効果トランジスタ（以後ＦＥＴと言う。）などの半導
体素子が形成された半導体チップを、金属プレ−ト上に
固着する構造のものが使用されている。
界効果トランジスタ（以後ＦＥＴと言う。）などの半導
体素子が形成された半導体チップを、金属プレ−ト上に
固着する構造のものが使用されている。
【０００３】ここで従来のマイクロ波半導体装置につい
て、半導体素子がＦＥＴの場合を例にして、図２で説明
する。
て、半導体素子がＦＥＴの場合を例にして、図２で説明
する。
【０００４】なお、図２（ａ）は、マイクロ波半導体装
置を示す斜視図で、（ｂ）はマイクロ波半導体装置を構
成する半導体チップの近傍を拡大して示した斜視図であ
る。１は、半導体チップで、半導体チップ１にはＦＥＴ
が形成されている。
置を示す斜視図で、（ｂ）はマイクロ波半導体装置を構
成する半導体チップの近傍を拡大して示した斜視図であ
る。１は、半導体チップで、半導体チップ１にはＦＥＴ
が形成されている。
【０００５】このＦＥＴは、ソ−ス電極Ｓやゲ−ト電極
Ｇ、ドレイン電極Ｄの３個の電極を持っている。また半
導体チップ１の一方の側には入力回路基板２が、他方の
側には出力回路基板３が配置される。
Ｇ、ドレイン電極Ｄの３個の電極を持っている。また半
導体チップ１の一方の側には入力回路基板２が、他方の
側には出力回路基板３が配置される。
【０００６】なお、前記半導体チップ１や入力回路基板
２、出力回路基板３は、金属プレ−ト４上に固定され
る。
２、出力回路基板３は、金属プレ−ト４上に固定され
る。
【０００７】そして入力回路基板２の表面には、入力用
の金属線路２１が、また出力回路基板３の表面には出力
用の金属線路３１が形成される。
の金属線路２１が、また出力回路基板３の表面には出力
用の金属線路３１が形成される。
【０００８】前記入力用の金属線路２１は、ゲ−トワイ
ヤＧＷによってゲ−ト電極Ｇと、また出力用の金属線路
３１はドレインワイヤＤＷによってドレイン電極Ｄとそ
れぞれ接続される。また、ソ−ス電極Ｓはソ−スワイヤ
ＳＷで金属プレ−ト４に接続され、接地される。
ヤＧＷによってゲ−ト電極Ｇと、また出力用の金属線路
３１はドレインワイヤＤＷによってドレイン電極Ｄとそ
れぞれ接続される。また、ソ−ス電極Ｓはソ−スワイヤ
ＳＷで金属プレ−ト４に接続され、接地される。
【０００９】
【発明が解決しようとする課題】ところで、半導体チッ
プ１の厚さｔは、通常約１００μｍで、この半導体チッ
プ１は金錫半田５などで金属プレ−ト４に固着される。
このとき半導体チップ１と金属プレ−ト４との固着を完
全なものにするため、半導体チップ１底面の端から外側
に２００μｍほどの範囲で、半田５が広がるようにして
いる。
プ１の厚さｔは、通常約１００μｍで、この半導体チッ
プ１は金錫半田５などで金属プレ−ト４に固着される。
このとき半導体チップ１と金属プレ−ト４との固着を完
全なものにするため、半導体チップ１底面の端から外側
に２００μｍほどの範囲で、半田５が広がるようにして
いる。
【００１０】したがってソ−スワイヤＳＷを金属プレ−
ト４に接続する場合、半導体チップ１底面から外側に広
がっている半田５の部分を避けなければならず、ソ−ス
ワイヤＳＷの長さが３００μｍ程度となり、かなり長い
ものになる。
ト４に接続する場合、半導体チップ１底面から外側に広
がっている半田５の部分を避けなければならず、ソ−ス
ワイヤＳＷの長さが３００μｍ程度となり、かなり長い
ものになる。
【００１１】したがってソ−スワイヤＳＷのインダクタ
ンスが大きくなり、特に８ＧＨｚ以上のマイクロ波帯に
なると、利得の低下、増幅特性の狭帯域化、異常発振な
ど、好ましくない現象が発生する。
ンスが大きくなり、特に８ＧＨｚ以上のマイクロ波帯に
なると、利得の低下、増幅特性の狭帯域化、異常発振な
ど、好ましくない現象が発生する。
【００１２】本発明は、上記の欠点を解決し、一つの電
極と金属プレ−トとを接続する接続導体のインダクタン
スを小さくでき、特性を改善したマイクロ波半導体装置
を提供することを目的とする。
極と金属プレ−トとを接続する接続導体のインダクタン
スを小さくでき、特性を改善したマイクロ波半導体装置
を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明のマイクロ波半導
体装置は、第一乃至第三の電極を有する半導体素子が形
成された半導体チップと、この半導体チップを挟んで位
置する入力回路基板および出力回路基板と、この入力回
路基板および出力回路基板にそれぞれ形成された入力用
金属線路および出力用金属線路と、前記半導体素子の第
一の電極と前記入力用金属線路、そして第二の電極と前
記出力用金属線路をそれぞれ接続する接続導体と、前記
半導体チップおよび出力回路基板、入力回路基板が設け
られる金属プレ−トとを具備したマイクロ波半導体装置
において、前記半導体チップと並んで前記金属プレ−ト
上に凸壁を設け、前記半導体素子の第三の電極と前記凸
壁とを接続導体で接続している。
体装置は、第一乃至第三の電極を有する半導体素子が形
成された半導体チップと、この半導体チップを挟んで位
置する入力回路基板および出力回路基板と、この入力回
路基板および出力回路基板にそれぞれ形成された入力用
金属線路および出力用金属線路と、前記半導体素子の第
一の電極と前記入力用金属線路、そして第二の電極と前
記出力用金属線路をそれぞれ接続する接続導体と、前記
半導体チップおよび出力回路基板、入力回路基板が設け
られる金属プレ−トとを具備したマイクロ波半導体装置
において、前記半導体チップと並んで前記金属プレ−ト
上に凸壁を設け、前記半導体素子の第三の電極と前記凸
壁とを接続導体で接続している。
【００１４】また、前記入力回路基板と前記出力回路基
板とを結ぶ方向の前記半導体チップおよび前記凸壁の幅
を等しくしている。
板とを結ぶ方向の前記半導体チップおよび前記凸壁の幅
を等しくしている。
【００１５】
【作用】上記のように構成されたマイクロ波半導体装置
によれば、前記半導体チップと並んで前記金属プレ−ト
上に凸壁を設けている。このため一つの電極を金属プレ
−トと電気的に接続する場合、一つの電極とこの近くに
ある凸壁とを接続導体で接続すればよい。このため一つ
の電極に接続される接続導体の長さを短くでき、接続導
体のインダクタンスを小さくできる。
によれば、前記半導体チップと並んで前記金属プレ−ト
上に凸壁を設けている。このため一つの電極を金属プレ
−トと電気的に接続する場合、一つの電極とこの近くに
ある凸壁とを接続導体で接続すればよい。このため一つ
の電極に接続される接続導体の長さを短くでき、接続導
体のインダクタンスを小さくできる。
【００１６】
【実施例】以下、本発明の一実施例を図１を参照して説
明する。なお、従来と同一部分には同一符号を付してあ
る。
明する。なお、従来と同一部分には同一符号を付してあ
る。
【００１７】図１（ａ）は、本発明のマイクロ波半導体
装置の一実施例を示す斜視図で、（ｂ）はこのマイクロ
波半導体装置を構成する半導体チップの近傍を拡大して
示した斜視図である。
装置の一実施例を示す斜視図で、（ｂ）はこのマイクロ
波半導体装置を構成する半導体チップの近傍を拡大して
示した斜視図である。
【００１８】１は、半導体チップで、半導体チップ１に
は半導体素子、例えばＦＥＴが形成されている。
は半導体素子、例えばＦＥＴが形成されている。
【００１９】このＦＥＴは、第一乃至第三の電極、例え
ばゲ−ト電極Ｇ、ドレイン電極Ｄ、ソ−ス電極Ｓの３個
の電極を持っている。また半導体チップ１を挟むよう
に、その一方の側には入力回路基板２が、他方の側には
出力回路基板３が配置される。また、半導体チップ１
が、入力回路基板２や出力回路基板３と隣り合わない方
向で、半導体チップ１に並んで、例えばその両側に凸壁
１１が配置される。この凸壁１１は、例えば全体が導電
性の金属で構成される。
ばゲ−ト電極Ｇ、ドレイン電極Ｄ、ソ−ス電極Ｓの３個
の電極を持っている。また半導体チップ１を挟むよう
に、その一方の側には入力回路基板２が、他方の側には
出力回路基板３が配置される。また、半導体チップ１
が、入力回路基板２や出力回路基板３と隣り合わない方
向で、半導体チップ１に並んで、例えばその両側に凸壁
１１が配置される。この凸壁１１は、例えば全体が導電
性の金属で構成される。
【００２０】なお、前記半導体チップ１や入力回路基板
２、出力回路基板３、凸壁１１は、金属プレ−ト４上に
設けられる。また金属プレ−ト４は蓋（図示せず。）で
覆われ、前記半導体チップ１や入力回路基板２、出力回
路基板３などを一つの容器に収納するような形になる。
２、出力回路基板３、凸壁１１は、金属プレ−ト４上に
設けられる。また金属プレ−ト４は蓋（図示せず。）で
覆われ、前記半導体チップ１や入力回路基板２、出力回
路基板３などを一つの容器に収納するような形になる。
【００２１】なお前記凸壁１１は金属プレ−ト４とは別
に構成し、金属プレ−ト４に固着してもよいし、また金
属プレ−ト４と一体に構成してもよい。
に構成し、金属プレ−ト４に固着してもよいし、また金
属プレ−ト４と一体に構成してもよい。
【００２２】また前記入力回路基板２の表面には、入力
用の金属線路２１が、また出力回路基板３の表面には出
力用の金属線路３１が形成される。この金属線路２１、
３１は金属プレ−ト４の側壁部分から外の方に延長して
いる。なお、金属線路２１、３１と金属プレ−ト４の側
壁部分とが電気的に接触しないように、金属線路２１、
３１が金属プレ−ト４を通り抜ける部分は絶縁物になっ
ている。
用の金属線路２１が、また出力回路基板３の表面には出
力用の金属線路３１が形成される。この金属線路２１、
３１は金属プレ−ト４の側壁部分から外の方に延長して
いる。なお、金属線路２１、３１と金属プレ−ト４の側
壁部分とが電気的に接触しないように、金属線路２１、
３１が金属プレ−ト４を通り抜ける部分は絶縁物になっ
ている。
【００２３】そして、前記入力用の金属線路２１は、接
続導体、例えばゲ−トワイヤＧＷによってゲ−ト電極Ｇ
と、また出力用の金属線路３１はドレインワイヤＤＷに
よってドレイン電極Ｄとそれぞれ接続される。また、ソ
−ス電極Ｓはソ−スワイヤＳＷで凸壁１１に接続され、
接地される。
続導体、例えばゲ−トワイヤＧＷによってゲ−ト電極Ｇ
と、また出力用の金属線路３１はドレインワイヤＤＷに
よってドレイン電極Ｄとそれぞれ接続される。また、ソ
−ス電極Ｓはソ−スワイヤＳＷで凸壁１１に接続され、
接地される。
【００２４】なお前記各ワイヤＳＷ、ＧＷ、ＤＷは、通
常それぞれ複数本が使用され複数箇所で接続するように
される。
常それぞれ複数本が使用され複数箇所で接続するように
される。
【００２５】上記した本発明の構成では、ソ−スワイヤ
ＳＷでソ−ス電極Ｓと凸壁１１とを接続し、ソ−ス電極
Ｓを接地している。このためソ−スワイヤＳＷを金属プ
レ−ト４に直接接続する場合に比して、長さを短くでき
る。また半導体チップ１と凸壁１１との向かいあってい
る辺が平行であるため、ソ−ス電極Ｓと凸壁１１との距
離が一定になり、ソ−スワイヤＳＷの長さを均一にでき
る。
ＳＷでソ−ス電極Ｓと凸壁１１とを接続し、ソ−ス電極
Ｓを接地している。このためソ−スワイヤＳＷを金属プ
レ−ト４に直接接続する場合に比して、長さを短くでき
る。また半導体チップ１と凸壁１１との向かいあってい
る辺が平行であるため、ソ−ス電極Ｓと凸壁１１との距
離が一定になり、ソ−スワイヤＳＷの長さを均一にでき
る。
【００２６】上記したように本発明によれば、ソ−スワ
イヤＳＷの長さが短くなり、インダクタンスも小さくな
る。
イヤＳＷの長さが短くなり、インダクタンスも小さくな
る。
【００２７】したがって利得の向上、増幅特性の広帯域
化、さらにはアイソレ−ションの改善による異常発振の
抑制ができる。
化、さらにはアイソレ−ションの改善による異常発振の
抑制ができる。
【００２８】また、半導体チップを固着する場合、凸壁
１１を位置決めの基準にできるので、半導体チップの位
置決めが容易になる。
１１を位置決めの基準にできるので、半導体チップの位
置決めが容易になる。
【００２９】なお、前記入力回路基板２と出力回路基板
３とを結ぶ方向の前記半導体チップ１および前記凸壁１
１の幅Ｌ２，Ｌ１を等しくすれば、半導体チップを固着
する際の位置決めは、さらに容易になる。
３とを結ぶ方向の前記半導体チップ１および前記凸壁１
１の幅Ｌ２，Ｌ１を等しくすれば、半導体チップを固着
する際の位置決めは、さらに容易になる。
【００３０】したがって、半導体チップを金属プレ−ト
４に固着する際に、半導体チップが入力回路基板２方向
（図２ｂの矢印Ｄ方向）や、または出力回路基板３方向
（図２ｂの矢印Ｃ方向）にずれたり、またこれと直交す
る方向（図２ｂの矢印Ａ−Ｂ方向）、即ち凸壁１１のあ
る方向にずれたりすることが防げる。
４に固着する際に、半導体チップが入力回路基板２方向
（図２ｂの矢印Ｄ方向）や、または出力回路基板３方向
（図２ｂの矢印Ｃ方向）にずれたり、またこれと直交す
る方向（図２ｂの矢印Ａ−Ｂ方向）、即ち凸壁１１のあ
る方向にずれたりすることが防げる。
【００３１】半導体チップの位置ずれが少なくなること
により、位置ずれに伴うゲ−トワイヤＧＷやドレインワ
イヤＤＷの長さの不均一がなくせる。
により、位置ずれに伴うゲ−トワイヤＧＷやドレインワ
イヤＤＷの長さの不均一がなくせる。
【００３２】また、半導体チップ１および前記凸壁１１
の高さを等しくしておけば、ソ−スワイヤＳＷのボンデ
ィング作業が容易になり、歩留まりが向上し、低価格化
できる。
の高さを等しくしておけば、ソ−スワイヤＳＷのボンデ
ィング作業が容易になり、歩留まりが向上し、低価格化
できる。
【００３３】上記した実施例では、半導体チップ上に形
成される半導体素子がＦＥＴの場合で説明したが、本発
明はＦＥＴ以外の素子、例えばバイポ−ラ・トランジス
タに対しても同様に適用できる。
成される半導体素子がＦＥＴの場合で説明したが、本発
明はＦＥＴ以外の素子、例えばバイポ−ラ・トランジス
タに対しても同様に適用できる。
【００３４】
【発明の効果】本発明は、半導体素子の一つの電極と金
属プレ−トとを接続する代わりに、その一つの電極と半
導体素子の近くに設けた凸壁とを接続する構成であるの
で、両者を接続する接続導体の長さを短くでき、接続導
体のインダクタンスが小さいマイクロ波半導体装置を実
現できる。
属プレ−トとを接続する代わりに、その一つの電極と半
導体素子の近くに設けた凸壁とを接続する構成であるの
で、両者を接続する接続導体の長さを短くでき、接続導
体のインダクタンスが小さいマイクロ波半導体装置を実
現できる。
【図１】本発明の一実施例を説明する斜視図である。
【図２】従来の例を説明する斜視図である。
１…半導体チップ ２…入力回路基板 ３…出力回路基板 ４…金属プレ−ト １１…凸壁 ２１、３１…金属線路 Ｓ…ソ−ス電極 Ｇ…ゲ−ト電極 Ｄ…ドレイン電極 ＳＷ…ソ−スワイヤ ＧＷ…ゲ−トワイヤ ＤＷ…ドレインワイヤ
Claims (2)
- 【請求項１】 第一乃至第三の電極を有する半導体素子
が形成された半導体チップと、この半導体チップを挟ん
で位置する入力回路基板および出力回路基板と、この入
力回路基板および出力回路基板にそれぞれ形成された入
力用金属線路および出力用金属線路と、前記半導体素子
の第一の電極と前記入力用金属線路、そして第二の電極
と前記出力用金属線路をそれぞれ接続する接続導体と、
前記半導体チップおよび出力回路基板、入力回路基板が
設けられる金属プレ−トとを具備したマイクロ波半導体
装置において、前記半導体チップと並んで前記金属プレ
−ト上に凸壁を設け、前記半導体素子の第三の電極と前
記凸壁とを接続導体で接続したことを特徴とするマイク
ロ波半導体装置。 - 【請求項２】 前記入力回路基板と前記出力回路基板と
を結ぶ方向の前記半導体チップおよび前記凸壁の幅を等
しくしたことを特徴とする請求項１記載のマイクロ波半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15549292A JPH05347367A (ja) | 1992-06-16 | 1992-06-16 | マイクロ波半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15549292A JPH05347367A (ja) | 1992-06-16 | 1992-06-16 | マイクロ波半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05347367A true JPH05347367A (ja) | 1993-12-27 |
Family
ID=15607235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15549292A Pending JPH05347367A (ja) | 1992-06-16 | 1992-06-16 | マイクロ波半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05347367A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020027892A (ja) * | 2018-08-13 | 2020-02-20 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
-
1992
- 1992-06-16 JP JP15549292A patent/JPH05347367A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020027892A (ja) * | 2018-08-13 | 2020-02-20 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3036233B2 (ja) | 半導体装置およびその製造方法 | |
| US7332806B2 (en) | Thin, thermally enhanced molded package with leadframe having protruding region | |
| US20020140024A1 (en) | Semiconductor device having divided active regions with comb-teeth electrodes thereon | |
| JPH09321215A (ja) | マイクロ波回路用パッケージ | |
| JP2848682B2 (ja) | 高速動作用半導体装置及びこの半導体装置に用いるフィルムキャリア | |
| US4359754A (en) | Semiconductor device | |
| JPS6135714B2 (ja) | ||
| KR19980071219A (ko) | 반도체의 입출력 접속 구조 | |
| JP3946874B2 (ja) | 半導体装置 | |
| JPH05347367A (ja) | マイクロ波半導体装置 | |
| JP4579040B2 (ja) | 半導体増幅器 | |
| JP2010183100A (ja) | 半導体増幅器 | |
| JPH05335487A (ja) | 伝送回路素子 | |
| JP2933041B2 (ja) | 半導体装置 | |
| JPH065849A (ja) | 半導体素子の構造 | |
| JP2001044717A (ja) | マイクロ波用半導体装置 | |
| JPH11103051A (ja) | 半導体チップ、および該半導体チップが実装された半導体装置 | |
| JPS61172376A (ja) | 半導体装置 | |
| JPS6112680Y2 (ja) | ||
| JPH07226489A (ja) | マイクロ波半導体装置 | |
| JPH06260563A (ja) | トランジスタ用パッケージ | |
| JPH0436112Y2 (ja) | ||
| JP2570638B2 (ja) | 半導体用パッケージ | |
| JPS6211018Y2 (ja) | ||
| JPS59208765A (ja) | 半導体装置用パツケ−ジ |