JPH06260563A - トランジスタ用パッケージ - Google Patents
トランジスタ用パッケージInfo
- Publication number
- JPH06260563A JPH06260563A JP5067619A JP6761993A JPH06260563A JP H06260563 A JPH06260563 A JP H06260563A JP 5067619 A JP5067619 A JP 5067619A JP 6761993 A JP6761993 A JP 6761993A JP H06260563 A JPH06260563 A JP H06260563A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector pad
- ground
- high frequency
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 トランジスタの高周波特性を向上できるパッ
ケージを得る。 【構成】 トランジスタチップ１のベース電極３から接
地までの距離が短かくなる様に、コレクタパッド１０上
に段差部１０ａを設けた。したがって、ベース電極３と
接地導体１２を接続する接地ワイヤ９の長さを短かくで
き、トランジスタの高周波特性が向上する。
ケージを得る。 【構成】 トランジスタチップ１のベース電極３から接
地までの距離が短かくなる様に、コレクタパッド１０上
に段差部１０ａを設けた。したがって、ベース電極３と
接地導体１２を接続する接地ワイヤ９の長さを短かくで
き、トランジスタの高周波特性が向上する。
Description
【０００１】
【産業上の利用分野】この発明は、半導体チップを搭載
するパッケージに関するものであり、特に高周波トラン
ジスタチップを搭載するパッケージに関するものであ
る。
するパッケージに関するものであり、特に高周波トラン
ジスタチップを搭載するパッケージに関するものであ
る。
【０００２】
【従来の技術】従来のこの種の高周波トランジスタ用パ
ッケージの概略構成を図４に示す。図４において、１は
トランジスタチップ、２はこのトランジスタのエミッタ
電極、３はこのトランジスタのベース電極であり、トラ
ンジスタチップ１は、誘電体基板１１上にメタライズさ
れたパッド（いわゆるコレクタパッド）１０上に半田付
けされている。４は入力リード、５は出力リード、６は
インピーダンス変換用のＭＯＳコンデンサで接地導体１
２上に半田付けされている。７は入力ワイヤで入力リー
ド４からＭＯＳコンデンサ６を介してエミッタ電極２に
接続されている。８は出力ワイヤでコレクタパッド１０
から出力リード５に接続されている。９は接地ワイヤで
ベース電極３から接地導体１２に接続されている。１３
は外囲器である。この外囲器１３は外部で接地され、基
本的には電位の基準となる。接地導体１２は外囲器１３
と電気的に接続され、外囲器１３と接地導体１２は同電
位となる。
ッケージの概略構成を図４に示す。図４において、１は
トランジスタチップ、２はこのトランジスタのエミッタ
電極、３はこのトランジスタのベース電極であり、トラ
ンジスタチップ１は、誘電体基板１１上にメタライズさ
れたパッド（いわゆるコレクタパッド）１０上に半田付
けされている。４は入力リード、５は出力リード、６は
インピーダンス変換用のＭＯＳコンデンサで接地導体１
２上に半田付けされている。７は入力ワイヤで入力リー
ド４からＭＯＳコンデンサ６を介してエミッタ電極２に
接続されている。８は出力ワイヤでコレクタパッド１０
から出力リード５に接続されている。９は接地ワイヤで
ベース電極３から接地導体１２に接続されている。１３
は外囲器である。この外囲器１３は外部で接地され、基
本的には電位の基準となる。接地導体１２は外囲器１３
と電気的に接続され、外囲器１３と接地導体１２は同電
位となる。
【０００３】この従来の構成において、入力リード４に
入力される高周波信号は、入力ワイヤ７を介し、エミッ
タ（エミッタ電極２）に導かれて増幅され、コレクタ
（コレクタパッド１０）から出力ワイヤ８，出力リード
５を経て出力される。この構成の場合、ベース接地での
動作を示しており、前述のようにベース電極３から接地
導体１２に接地ワイヤ９が接続されている。また、コレ
クタパッド１０は、トランジスタチップ１を半田付けし
た際、半田が流れても出力ワイヤ８が接続できるのに十
分な広さとなっている。
入力される高周波信号は、入力ワイヤ７を介し、エミッ
タ（エミッタ電極２）に導かれて増幅され、コレクタ
（コレクタパッド１０）から出力ワイヤ８，出力リード
５を経て出力される。この構成の場合、ベース接地での
動作を示しており、前述のようにベース電極３から接地
導体１２に接地ワイヤ９が接続されている。また、コレ
クタパッド１０は、トランジスタチップ１を半田付けし
た際、半田が流れても出力ワイヤ８が接続できるのに十
分な広さとなっている。
【０００４】
【発明が解決しようとする課題】上記のような従来の高
周波トランジスタ用パッケージの場合、コレクタパッド
１０が広く接地ワイヤ９が長くなる為、接地インダクタ
ンスが大きくなり、トランジスタの高周波特性を著しく
低下させてしまうという問題点があった。
周波トランジスタ用パッケージの場合、コレクタパッド
１０が広く接地ワイヤ９が長くなる為、接地インダクタ
ンスが大きくなり、トランジスタの高周波特性を著しく
低下させてしまうという問題点があった。
【０００５】この発明は、上記のような問題点を解消す
るためになされたもので、接地ワイヤの長さを短かく
し、インダクタンスを低減することにより、トランジス
タの高周波特性を向上させることのできるパッケージを
得ることを目的とする。
るためになされたもので、接地ワイヤの長さを短かく
し、インダクタンスを低減することにより、トランジス
タの高周波特性を向上させることのできるパッケージを
得ることを目的とする。
【０００６】
【課題を解決するための手段】第１の発明は、コレクタ
パッド１０内に段差部１０ａを設けたものである。
パッド１０内に段差部１０ａを設けたものである。
【０００７】第２の発明は、コレクタパッド１０の形状
をトランジスタチップ１の搭載部１０ｂが狭く、両端部
１０ｃが広くなるようにしたものである。
をトランジスタチップ１の搭載部１０ｂが狭く、両端部
１０ｃが広くなるようにしたものである。
【０００８】第３の発明は、表面に金属がはりつけられ
ている絶縁体基板１４をコレクタパッド１０上に装着
し、その金属部１４ａを直接に外囲器１３に接続したも
のである。
ている絶縁体基板１４をコレクタパッド１０上に装着
し、その金属部１４ａを直接に外囲器１３に接続したも
のである。
【０００９】
【作用】第１の発明においては、コレクタパッド１０内
に段差部１０ａを設けたので、接地ワイヤ９を短かくで
き、これにより接地インダクタンスが低減可能となる。
に段差部１０ａを設けたので、接地ワイヤ９を短かくで
き、これにより接地インダクタンスが低減可能となる。
【００１０】第２の発明においては、コレクタパッド１
０の形状をトランジスタチップ１の搭載部１０ｂが狭
く、両端部１０ｃが広くなるようにしたので、接地ワイ
ヤ９を短かくでき、これにより接地インダクタンスが低
減可能となる。
０の形状をトランジスタチップ１の搭載部１０ｂが狭
く、両端部１０ｃが広くなるようにしたので、接地ワイ
ヤ９を短かくでき、これにより接地インダクタンスが低
減可能となる。
【００１１】第３の発明においては、コレクタパッド１
０上に絶縁体基板１４を装着し、その金属部１４ａを直
接に外囲器１３に接続したので、接地ワイヤ９を短かく
でき、これにより接地インダクタンスが低減可能とな
る。
０上に絶縁体基板１４を装着し、その金属部１４ａを直
接に外囲器１３に接続したので、接地ワイヤ９を短かく
でき、これにより接地インダクタンスが低減可能とな
る。
【００１２】
【実施例】実施例１（請求項１対応）．図１はこの発明
の実施例１による高周波トランジスタ用パッケージの概
略構成図である。図１において、図４と同一符号は同一
あるいは相当部分を示す。この実施例１では誘電体基板
１１に段差が設けてあり、この為この上にメタライズし
て形状しているコレクタパッド１０は段差となってい
る。即ち、コレクタパッド１０内には段差部１０ａが設
けられている。トランジスタチップ１は、コレクタパッ
ド１０の段差部１０ａの下方部に半田付けされており、
また出力ワイヤ８は段差部１０ａの上方部から出力リー
ド５に接続されている。したがって、図１の実施例１に
おいては、図４の従来例に比較してコレクタパッド１０
の面積は小さくなっている。
の実施例１による高周波トランジスタ用パッケージの概
略構成図である。図１において、図４と同一符号は同一
あるいは相当部分を示す。この実施例１では誘電体基板
１１に段差が設けてあり、この為この上にメタライズし
て形状しているコレクタパッド１０は段差となってい
る。即ち、コレクタパッド１０内には段差部１０ａが設
けられている。トランジスタチップ１は、コレクタパッ
ド１０の段差部１０ａの下方部に半田付けされており、
また出力ワイヤ８は段差部１０ａの上方部から出力リー
ド５に接続されている。したがって、図１の実施例１に
おいては、図４の従来例に比較してコレクタパッド１０
の面積は小さくなっている。
【００１３】本実施例１に示したコレクタパッド１０上
の段差部１０ａは、高周波トランジスタチップ１を半田
付けする際の半田流れを防止する為、従来よりコレクタ
パッド１０を小さくすることができ、ベース電極３から
接地導体１２までの距離が短かくなることにより、この
間を接続する接地ワイヤ９の長さを短かくすることがで
きる。したがって接地インダクタンスが小さくなり、ト
ランジスタの高周波特性が向上する。
の段差部１０ａは、高周波トランジスタチップ１を半田
付けする際の半田流れを防止する為、従来よりコレクタ
パッド１０を小さくすることができ、ベース電極３から
接地導体１２までの距離が短かくなることにより、この
間を接続する接地ワイヤ９の長さを短かくすることがで
きる。したがって接地インダクタンスが小さくなり、ト
ランジスタの高周波特性が向上する。
【００１４】実施例２（請求項２対応）．図２は、本発
明の実施例２による高周波トランジスタ用パッケージの
概略構成図である。図２においても実施例１と同様、図
４と同一符号は同一部分あるいは相当部分を示す。この
実施例２ではコレクタパッド１０の形状がトランジスタ
チップ１の搭載部１０ｂが狭く、その両端部１０ｃは広
い、例えばＩ形の形状となっている。
明の実施例２による高周波トランジスタ用パッケージの
概略構成図である。図２においても実施例１と同様、図
４と同一符号は同一部分あるいは相当部分を示す。この
実施例２ではコレクタパッド１０の形状がトランジスタ
チップ１の搭載部１０ｂが狭く、その両端部１０ｃは広
い、例えばＩ形の形状となっている。
【００１５】本実施例２では、実施例１と同様、ベース
電極３から接地導体１２までの距離が短かくなり、した
がって接地ワイヤ９の長さを短かくすることができる。
これにより、接地インダクタンスが小さくなり、トラン
ジスタの高周波特性が向上する。
電極３から接地導体１２までの距離が短かくなり、した
がって接地ワイヤ９の長さを短かくすることができる。
これにより、接地インダクタンスが小さくなり、トラン
ジスタの高周波特性が向上する。
【００１６】実施例３（請求項３対応）．図３は、本発
明の実施例３による高周波トランジスタ用パッケージの
概略構成図である。図３においても図１，図２と同様、
図４と同一符号は同一部分あるいは相当部分を示す。本
実施例３では、コレクタパッド１０上に、上面に金属が
はりつけられている絶縁体基板１４が配置され、また、
その金属部１４ａは外囲器１３に接続されている。ま
た、接地ワイヤ９はベース電極３から上記絶縁体基板１
４上の金属部１４ａに接続される。ところで、接地導体
１２の構成は、実際には絶縁体基板１４の表面に金メタ
ライズなどをして、その金メタライズ部を外囲器１３に
接続している。即ち、絶縁体基板１４の上面の金属部１
４ａを介して接地ワイヤ９が接地されることになる。
明の実施例３による高周波トランジスタ用パッケージの
概略構成図である。図３においても図１，図２と同様、
図４と同一符号は同一部分あるいは相当部分を示す。本
実施例３では、コレクタパッド１０上に、上面に金属が
はりつけられている絶縁体基板１４が配置され、また、
その金属部１４ａは外囲器１３に接続されている。ま
た、接地ワイヤ９はベース電極３から上記絶縁体基板１
４上の金属部１４ａに接続される。ところで、接地導体
１２の構成は、実際には絶縁体基板１４の表面に金メタ
ライズなどをして、その金メタライズ部を外囲器１３に
接続している。即ち、絶縁体基板１４の上面の金属部１
４ａを介して接地ワイヤ９が接地されることになる。
【００１７】したがって、この実施例３の場合も、接地
ワイヤ９の長さを短かくできる。即ち、本実施例３にお
いては、トランジスタチップ１の近くに絶縁体基板１４
を配置することにより、接地ワイヤ９の長さをかなり短
かくすることができ、接地インダクタンスが小さくなっ
てトランジスタの高周波特性が向上する。
ワイヤ９の長さを短かくできる。即ち、本実施例３にお
いては、トランジスタチップ１の近くに絶縁体基板１４
を配置することにより、接地ワイヤ９の長さをかなり短
かくすることができ、接地インダクタンスが小さくなっ
てトランジスタの高周波特性が向上する。
【００１８】上記実施例はすべてベース接地動作の場合
について述べたが、エミッタ接地動作にも同様に適用で
きる。
について述べたが、エミッタ接地動作にも同様に適用で
きる。
【００１９】
【発明の効果】以上のように第１の発明によれば、コレ
クタパッド内に段差部を設けたので、トランジスタチッ
プから接地までの距離が短かくなり、これにより接地ワ
イヤを短かくすることができ、したがって接地インダク
タンスが低減し、トランジスタの高周波特性が向上する
という効果がある。
クタパッド内に段差部を設けたので、トランジスタチッ
プから接地までの距離が短かくなり、これにより接地ワ
イヤを短かくすることができ、したがって接地インダク
タンスが低減し、トランジスタの高周波特性が向上する
という効果がある。
【００２０】また、第２の発明によれば、コレクタパッ
ドの形状をトランジスタチップの搭載部が狭く、両端部
が広くなるようにしたので、接地ワイヤを短かくでき、
上記と同様な効果がある。
ドの形状をトランジスタチップの搭載部が狭く、両端部
が広くなるようにしたので、接地ワイヤを短かくでき、
上記と同様な効果がある。
【００２１】また、第３の発明によれば、表面に金属が
はりつけられている絶縁体基板をコレクタパッド上に装
着し、その金属部を直接に外囲器に接続したので、接地
ワイヤを短かくでき、上記と同様な効果がある。
はりつけられている絶縁体基板をコレクタパッド上に装
着し、その金属部を直接に外囲器に接続したので、接地
ワイヤを短かくでき、上記と同様な効果がある。
【図１】この発明の実施例１による高周波トランジスタ
用パッケージの概略構成図である。
用パッケージの概略構成図である。
【図２】この発明の実施例２による高周波トランジスタ
用パッケージの概略構成図である。
用パッケージの概略構成図である。
【図３】この発明の実施例３による高周波トランジスタ
用パッケージの概略構成図である。
用パッケージの概略構成図である。
【図４】従来の高周波トランジスタ用パッケージの概略
構成図である。
構成図である。
１ トランジスタチップ ２ エミッタ電極 ３ ベース電極 ４ 入力リード ５ 出力リード ６ ＭＯＳコンデンサ ７ 入力ワイヤ ８ 出力ワイヤ ９ 接地ワイヤ １０ コレクタパッド １１ 誘電体基板 １２ 接地導体 １３ 外囲器 １４ 絶縁体基板 １０ａ 段差部 １０ｂ トランジスタチップの搭載部 １０ｃ コレクタパッドの両端部 １４ａ 金属部
Claims (3)
- 【請求項１】 入力リードと出力リードとの間にトラン
ジスタチップをマウントする為に設けられたコレクタパ
ッドを有するトランジスタ用パッケージにおいて、上記
コレクタパッド内に段差部を設けたことを特徴とするト
ランジスタ用パッケージ。 - 【請求項２】 入力リードと出力リードとの間にトラン
ジスタチップをマウントする為に設けられたコレクタパ
ッドを有するトランジスタ用パッケージにおいて、上記
コレクタパッドの形状を上記トランジスタチップの搭載
部が狭く、両端部が広くなるように構成したことを特徴
とするトランジスタ用パッケージ。 - 【請求項３】 入力リードと出力リードとの間にトラン
ジスタチップをマウントする為に設けられたコレクタパ
ッドを有するトランジスタ用パッケージにおいて、表面
に金属がはりつけられている絶縁体基板を上記コレクタ
パッド上に装着し、その金属部を直接外囲器に接続した
ことを特徴とするトランジスタ用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5067619A JPH06260563A (ja) | 1993-03-03 | 1993-03-03 | トランジスタ用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5067619A JPH06260563A (ja) | 1993-03-03 | 1993-03-03 | トランジスタ用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06260563A true JPH06260563A (ja) | 1994-09-16 |
Family
ID=13350175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5067619A Pending JPH06260563A (ja) | 1993-03-03 | 1993-03-03 | トランジスタ用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06260563A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6087721A (en) * | 1996-11-05 | 2000-07-11 | U.S. Philips Corporation | Semiconductor device with a high-frequency bipolar transistor on an insulating substrate |
| KR100447460B1 (ko) * | 1999-04-27 | 2004-09-07 | 엔이씨 가꼬오부쯔 디바이스 가부시끼가이샤 | 고주파 바이폴라 트랜지스터 |
-
1993
- 1993-03-03 JP JP5067619A patent/JPH06260563A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6087721A (en) * | 1996-11-05 | 2000-07-11 | U.S. Philips Corporation | Semiconductor device with a high-frequency bipolar transistor on an insulating substrate |
| KR100503531B1 (ko) * | 1996-11-05 | 2005-09-26 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 반도체디바이스 |
| KR100447460B1 (ko) * | 1999-04-27 | 2004-09-07 | 엔이씨 가꼬오부쯔 디바이스 가부시끼가이샤 | 고주파 바이폴라 트랜지스터 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5635751A (en) | High frequency transistor with reduced parasitic inductance | |
| JPH0786460A (ja) | 半導体装置 | |
| JPH05109802A (ja) | 半導体装置 | |
| JP2001168234A (ja) | 半導体チップ用の接地平面 | |
| US20050035448A1 (en) | Chip package structure | |
| US4266239A (en) | Semiconductor device having improved high frequency characteristics | |
| US6414387B1 (en) | Semiconductor device including a chip having high-frequency circuit blocks | |
| US4150393A (en) | High frequency semiconductor package | |
| JP2003163310A (ja) | 高周波半導体装置 | |
| JPS59143406A (ja) | 混成マイクロ波サブシステム | |
| JPH07263581A (ja) | 半導体チップ用合成樹脂製ｓｍｄ容器 | |
| JPH0563454A (ja) | 半導体装置 | |
| JPH06260563A (ja) | トランジスタ用パッケージ | |
| JP3708972B2 (ja) | バイポーラ高周波トランジスタ | |
| JP2690709B2 (ja) | 半導体装置 | |
| JP2880023B2 (ja) | 高周波トランジスタ回路 | |
| US20230005800A1 (en) | Semiconductor device and package | |
| JPH07226489A (ja) | マイクロ波半導体装置 | |
| JP2570638B2 (ja) | 半導体用パッケージ | |
| JP2666588B2 (ja) | 半導体装置 | |
| JPS6327859B2 (ja) | ||
| US5894171A (en) | Semiconductor integrated circuit having a grounding terminal | |
| JPS6360923B2 (ja) | ||
| JPS63174342A (ja) | 高周波半導体用外囲器 | |
| JPH0129441B2 (ja) |