JPH05109802A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH05109802A
JPH05109802A JP26764991A JP26764991A JPH05109802A JP H05109802 A JPH05109802 A JP H05109802A JP 26764991 A JP26764991 A JP 26764991A JP 26764991 A JP26764991 A JP 26764991A JP H05109802 A JPH05109802 A JP H05109802A
Authority
JP
Japan
Prior art keywords
power supply
conductor
semiconductor device
semiconductor chip
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26764991A
Other languages
English (en)
Other versions
JP2509027B2 (ja
Inventor
Haruo Shimamoto
晴夫 島本
Jun Shibata
潤 柴田
Toru Tachikawa
透 立川
Tetsuya Ueda
哲也 上田
Hiroshi Seki
博司 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP26764991A priority Critical patent/JP2509027B2/ja
Priority to US07/961,352 priority patent/US5309021A/en
Publication of JPH05109802A publication Critical patent/JPH05109802A/ja
Application granted granted Critical
Publication of JP2509027B2 publication Critical patent/JP2509027B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49527—Additional leads the additional leads being a multilayer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10659—Different types of terminals for the same component, e.g. solder balls combined with leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 この発明は、電源線、接地線あるいは信号線
におけるインダクタンスを低減させ、良好な電気的特性
を有する半導体装置を得ることを目的とする。 【構成】 この発明では、半導体装置１ａの複数のリー
ド４のうちの電源リード４１および接地リード４０に、
これらのリードの半導体チップ２の近傍の部分からそれ
ぞれ垂直に延びて、その外端部がモールド樹脂６の外部
に露出した電源用金属ポスト１３ｂおよび接地用金属ポ
スト１３ａをそれぞれ設け、これらの金属ポスト１３
ａ、１３ｂの外端部をプリント基板７のランド又は回路
パターン導体８に接続することにより、電源線および接
地接の長さを短くした。また、電源あるいは接地用の同
一電位を共通に接続する共用平面導体を設けた。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体チップをパッ
ケージ内に収納した半導体装置に関するものである。
【０００２】
【従来の技術】図７は従来のクワッドフラットパッケー
ジ(ＱＦＰ)型の半導体装置を示す斜視図であり、内部構
造を示すために一部が破断されて示されている。また図
８は図７の半導体装置が回路基板上に実装された状態を
示す断面図である。ＱＦＰ型の半導体装置とは、パッケ
ージの４側面にリードが並設されたものをいう。
【０００３】半導体装置１は、パッケージを構成するモ
ールド樹脂６内に半導体チップ２が樹脂封止されたもの
である。この半導体チップ２はろう材３ａによってダイ
パッド３上にダイボンドされている。半導体チップ２の
上面の周縁には複数の電極パッド２ａが設けられてい
る。一方、半導体チップ２の周囲には複数のリード４が
設けられており、各リード４はモールド樹脂６内のイン
ナーリード４ａとモールド樹脂６の外部に露出したアウ
ターリード４ｂからなる。そして各インナーリード４ａ
の内端部４ｃと半導体チップ２上の所定の電極パッド４
がそれぞれ金(Ａｕ)等からなる金属細線５により電気的
に接続されている。
【０００４】各インナーリード４ａの内端部４ｃには金
属細線５を接合させるために銀(Ａｇ)メッキ等のメッキ
が施されている。また、モールド樹脂６から露出した各
リード４のアウターリード４ｂは所望の形状に曲げられ
ている。
【０００５】このように構成された半導体装置１は図８
に示すようにプリント基板７上に実装される。プリント
基板７上には実装する半導体装置１の各アウターリード
４ｂの配置に合わせて複数のランド８が形成されてい
る。これらのランド８には配線パターン(図示せず)が接
続されている。そして各ランド８に半導体装置１のアウ
ターリード４ｂの外端部が半田９によりそれぞれ接続固
定される。このプリント基板７上に半導体装置１を実装
するには、プリント基板７上にスクリーン印刷等によ
り、半田ペーストを供給し、半導体装置を他の表面実装
部品(図示せず)と同様にプリント基板７上に搭載し、全
体を加熱することにより半田を熔融し実装される。な
お、プリント基板７内に形成された配線のうちの接地線
および電源線をそれぞれ１０ａ、１０ｂで示す。
【０００６】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されており、各リードは半導体チップの
面と同一面内にファンアウト(Fan out)されている。こ
のためリードの本数の増加に伴い、リードの引き回し長
さが長くなり、リードの長さが１０ｍｍを越える半導体
装置もある。従って、本来電気的特性上、低インダクタ
ンスであるべき電源リードおよび接地リードの長さも長
くなるため、インダクタンスの低減を妨げていた。ま
た、電源リードおよび接地リードの幅を広くとろうとす
ると、その他の信号リードのファンアウト(Fan out)が
不可能となり、リードの数を減らさなければならないと
いう問題点があった。
【０００７】この発明は、上記のような問題点を解消す
るためになされたもので、リードの総数を減らすことな
く、電源電圧用のリードおよび接地電圧用のリードのイ
ンダクタンスをより小さくすることにより、より良好な
電気的特性を有する半導体装置を得ることを目的とす
る。
【０００８】
【課題を解決するための手段】上記の目的に鑑み、この
発明は、半導体チップをモールド樹脂内に収納した半導
体装置であって、主面に複数の電極を設けた半導体チッ
プと、この半導体チップの周囲の半導体チップと同一平
面内に配設され、半導体チップと装置外部との間の各種
入出力信号、電源電圧および接地電圧の電気的接続を行
う複数の導体線を含む電気的接続手段と、この電気的接
続手段の複数の導体線のうちの電源電圧および接地電圧
用の導体線の少なくとも１本に設けられた、一端が上記
導体線の半導体チップ近傍に電気的に接続されて上記導
体線から垂直に延びる少なくとも１本の金属ポストを含
む電源・接地電圧接続手段と、電気的接続手段の各導体
線の一部および電源・接地電圧接続手段の各金属ポスト
の一部をそれぞれ外部に露出させて上記各部分を封止し
たモールド樹脂と、を備えた半導体装置にある。
【０００９】さらに別の実施例では、複数の導体線に渡
ってこれらに平行に延び、複数の電源電圧用の導体線お
よび複数の接地電圧用の導体線がそれぞれ共通に接続さ
れる電源電圧用共用平面導体および接地電圧用共用平面
導体の少なくともいずれかをさらに備えた。
【００１０】
【作用】この発明に係る半導体装置では、電源電圧およ
び接地電圧のための導体線の半導体チップの近傍からこ
れに垂直に延びた金属ポストにより、電源電圧および接
地電圧をモールド樹脂の外部に導くことにより、電源線
および接地線をより短くするようにした。また、共用平
面導体を設け、これに電源電圧用あるいは接地電圧用の
複数の導体線を共通に接続することにより、電源電圧お
よび接地電圧を安定させ、入出力信号用の導体線間での
ノイズを低減させるようにした。
【００１１】
【実施例】以下、この発明の実施例を添付図面に基づい
て説明する。図１はこの発明の一実施例による半導体装
置を示す斜視図であり、図２は図１の半導体装置がプリ
ント基板上に実装された状態を示す断面図である。各図
において、従来のものと同一もしくは相当する部分には
従来のものと同一の符号で示し、その詳細な説明は省略
する。なお、図１の半導体装置１ａはその内部構造を示
すために一部が破断して示されている。また、構造の説
明の都合上、図１の半導体装置１ａはプリント基板上に
実装された時に基板と対向する面が図の上部にくるもの
を示した。このため各リード４のアウターリード４ｂは
それぞれ上方に折り曲げられている。
【００１２】モールド樹脂６内に封止された半導体チッ
プ２の主面には、複数の電極パッド２ａが設けられてい
る。また、この半導体チップ２の周囲の半導体チップと
同一平面内には、半導体チップ２と装置外部との間の電
気的接続を行う複数のリード４が設けられている。これ
らのリード４は各種入出力信号用のリード、接地電圧用
の接地リード４０および電源電圧用の電源リード４１
(図２参照)を含む。各リード４のインナーリード４ａの
銀(Ａｇ)メッキが施された内端部４ｃは、金属細線５に
より半導体チップ２の所定の電極パッド２ａにそれぞれ
接続されている。また、各リード４のアウターリード４
ｂは、図１に示すようにそれぞれ上方に折り曲げられて
いる。なお、各種入出力信号用のリード４、接地電圧用
の接地リード４０、電源電圧用の電源リード４１、およ
び金属細線５が電気的接続手段を構成する。
【００１３】接地リード４０には、一端がこの接地リー
ド４０の半導体チップ２の近傍にろう材９ａ(半田ある
いはＡｇエポキシ等)で接続固定され、接地リード４０
に垂直に延びる接地用金属ポスト１３ａが設けられ、こ
の金属ポスト１３ａの他端(外端部)はモールド樹脂６の
外部に露出している。なお、一般に接地リード４０(電
源リード４１も同様)は複数本設けられており、接地用
金属ポスト１３ｃは他の接地リード(図示せず)に設けら
れたものである。同様に、電源リード４１(図２参照)に
は、一端が電源リード４１の半導体チップ２の近傍にろ
う材９ａで接続固定され、電源リード４１に垂直に延び
る電源用金属ポスト１３ｂが設けられ、この金属ポスト
１３ｂの他端はモールド樹脂６の外部に露出している。
これらの接地用金属ポストおよび電源用金属ポストはリ
ード４とは直角方向に延びるリードとなるもので、全て
の接地リード４０および電源リード４１に対して設ける
ことが望ましい。なお、電源用金属ポスト１３ｂ、およ
び接地用金属ポスト１３ａ、１３ｃが電源・接地電圧接
続手段を構成する。
【００１４】金属ポスト１３ａ、１３ｂ、１３ｃの接地
リードあるいは電源リードへの取り付けは、各インナー
リード４ａと電極パッド２ａとを金属細線５で接続する
ワイヤーボンディングの工程の前でも後でもよい。そし
て樹脂封止の工程においては、各リード４のアウターリ
ード４ｂと同様に、各金属ポストの外端部がモールド樹
脂６の外部に露出するようにモールド樹脂６が形成され
る。
【００１５】このようにモールド樹脂６の表面に金属ポ
ストの外端部を露出させた半導体装置１ａをプリント基
板７上に実装した状態が図２に示されている。アウター
リード４ａの外端部はプリント基板７の実装面のランド
８(又は回路パターン導体)上に半田９により接続固定さ
れている。同様に各金属ポストも、図示されている接地
用金属ポスト１３ａおよび電源用金属ポスト１３ｂのよ
うに、ランド８(又は回路パターン導体)上に半田９によ
り接続固定される。これにより、半導体チップ２上の接
地用および電源用の電極パッドを、基板７上の接地線１
０ａおよび電源線１０ｂへ各々金属ポスト１３ａ、１３
ｂを介して最短距離で電気的に接続することができる。
なお金属ポスト１３ａ、１３ｂはスペーサの役目も果た
す。
【００１６】なお、図１および図２には金属ポストがリ
ードの上面に接合される半導体装置を示したが、第２の
実施例として図３にはリードの下面に金属ポストを接合
したものを示した。図３の場合、プリント基板上に実装
された際に半導体チップ２の電極パッド２ａは上方を向
いている。
【００１７】また上記実施例では、リードフレームおよ
びワイヤーボンディング方式を採用した半導体装置につ
いて述べたが、ＴＡＢ(Tape Automated Bonding)方式を
採用した半導体装置についてもこの発明を適用すること
ができ、これに関して以下に述べる。
【００１８】図４にはこの発明の第３の実施例による半
導体装置の断面図を示す。この半導体装置１ａはＴＡＢ
方式を採用したもので、半導体チップ２の主面に設けら
れた複数の電極パッド(図示せず)上にはそれぞれ突起電
極１４が形成されている。この半導体チップ２は電気的
接続の都合上、半導体装置１ａがプリント基板７上に実
装された時、その主面が下方を向くように設けられてい
る。電気的接続手段を構成するＴＡＢテープ１５は、半
導体チップ２の周囲を一周して囲うようにこれと同一平
面内に延びた絶縁性を有するポリイミドテープ１６上
に、リードに代わる配線導体１７が放射状に複数本形成
されてなる。そして各配線導体１７の内端部が半導体チ
ップ２の対応する電極パッドに突起電極１４を介して熱
圧着により接合される。
【００１９】これらの配線導体１７のうちの接地用配線
導体１７ａおよび電源用配線導体１７ｂには上記実施例
と同様に、それぞれの配線導体の半導体チップ２の近傍
の部分に、ろう材９ａにより接地用金属ポスト１３ａお
よび電源用金属ポスト１３ｂがそれぞれ接合されてい
る。そしてこれらの接地用金属ポスト１３ａおよび電源
用金属ポスト１３ｂの外端部は、プリント基板７上のラ
ンド８(又は回路パターン導体)にそれぞれ接続可能なよ
うにモールド樹脂６の外部に露出している。
【００２０】図５にはこの発明の第４の実施例による半
導体装置の断面図を示す。この半導体装置１ａもＴＡＢ
方式を採用したものであるが、半導体装置１ａをプリン
ト基板７上に実装した際に半導体チップ２の主面が上方
を向くように設けられている。そしてこの実施例のＴＡ
Ｂテープ１５ではポリイミドテープ１６の上面に複数の
配線導体１７が設けられ、下面にはにそれぞれ複数の配
線導体１７に渡ってこれらに平行に延びる接地電圧用共
用平面導体１９ａおよび電源電圧用共用平面導体１９ｂ
が設けられている。
【００２１】複数の配線導体１７のうちの図示した接地
用配線導体１７ａおよび電源用配線導体１７ｂは、それ
ぞれ貫通穴１８を介して平面導体１９ａおよび１９ｂに
電気的に接続されている。この貫通穴１８には実際には
例えばメッキ等を施したり、あるいは導電性樹脂を埋め
込むことにより、上面と下面との間の電気的接続を行
う。そして平面導体１９ａおよび１９ｂの半導体チップ
２の近傍の部分に、ろう材９ａにより接地用金属ポスト
１３ａおよび電源用金属ポスト１３ｂがそれぞれ接合さ
れている。そしてこれらの接地用金属ポスト１３ａおよ
び電源用金属ポスト１３ｂの外端部は、プリント基板７
上のランド８(又は回路パターン導体)にそれぞれ接続可
能なようにモールド樹脂６の外部に露出している。
【００２２】なおこの実施例における接地電圧用共用平
面導体１９ａに関しては、この接地電位にある広範囲に
渡って広がった平面導体１９ａの上をポリイミドテープ
１６を介して複数の各種入出力信号用の配線導体１７が
通る構造になる。従って入出力信号用の配線導体１７間
での相互インダクタンを減少させ、信号用の配線導体１
７間のノイズを減らすことができる。
【００２３】また、接地用配線導体１７ａおよび電源用
配線導体１７ｂは複数本ずつ設けられている場合が多
い。このような場合には、これらの接地用配線導体１７
ａおよび電源用配線導体１７ｂを、例えば図５に破線で
示す貫通穴１８ａをそれぞれに設けて、これらを接地電
圧用共用平面導体１９ａおよび電源電圧用共用平面導体
１９ｂへそれぞれ共通に接続することにより、接地電圧
および電源電圧が安定しより良好な電気的特性が得られ
る。さらに、接地電圧用共用平面導体１９ａおよび電源
電圧用共用平面導体１９ｂに複数本の接地用金属ポスト
１３ａおよび電源用金属ポスト１３ｂをそれぞれ設けて
もよく、これにより電源線と接地線でのインダクタンス
を一層低減させることができる。
【００２４】また、図６にはこの発明の第５の実施例に
よる半導体装置の断面図を示した。この実施例では、そ
れぞれ別々の接地用配線導体１７ａに設けられた接地用
金属ポスト１３ａおよび１３ｃを共通に接続するための
接地電圧用共用平面導体１９ａがモールド樹脂６の下面
表面に設けられている。なおこれは、図１〜３の第１お
よび第２の実施例に示すリードフレームおよびワイヤー
ボンディングを採用した半導体装置においても実施可能
である。
【００２５】
【発明の効果】以上説明したように、この発明によれ
ば、電源電圧および接地電圧のためのリードあるいは配
線導体に、これらに垂直に延び、その外端部をモールド
樹脂から外部に露出させた金属ポストをそれぞれ設け、
これらの金属ポストにより電源電圧および接地電圧の外
部との接続を行うようにしたので、半導体チップの電源
および接地用の電源パッドと装置外部との接続線をより
短いものにすることができ、これにより電源線と接地線
でのインダクタンスを低減でき、ノイズの少ないより良
好な電気的特性を有する半導体装置を提供できる効果が
得られる。また、電源電圧あるいは接地電圧の同電位の
リード、配線導体あるいは金属ポストを共通に接続する
ための接地電圧用共用平面導体および電源電圧用共用平
面導体を設けることにより、接地電圧および電源電圧を
より安定させることができると共に、特に接地電圧用共
用平面導体に関してはこれの上を通る入出力信号用の配
線導体の相互インダクタンスを低減でき、さらに優れた
電気的特性の半導体装置が得られる効果がある。
【図面の簡単な説明】
【図１】この発明の一実施例による半導体装置の斜視図
である。
【図２】図１の半導体装置をプリント基板上に実装した
状態を示す断面図である。
【図３】この発明の第２の実施例による半導体装置を示
す断面図である。
【図４】この発明の第３の実施例により半導体装置を示
す断面図である。
【図５】この発明の第４の実施例による半導体装置を示
す断面図である。
【図６】この発明の第５の実施例による半導体装置を示
す断面図である。
【図７】この種の従来の半導体装置の斜視図である。
【図８】図７の半導体装置をプリント基板上に実装した
状態を示す断面図である。
【符号の説明】
１ａ 半導体装置 ２ 半導体チップ ２ａ 電極パッド ３ ダイパッド ４ リード ４ａ インナーリード ４ｂ アウターリード ５ 金属細線 ６ モールド樹脂 ７ プリント基板 ８ ランド １３ａ 接地用金属ポスト １３ｂ 電源用金属ポスト １３ｃ 接地用金属ポスト １４ 突起電極 １５ ＴＡＢテープ １６ ポリイミドテープ １７ 配線導体 １７ａ 接地用配線導体 １７ｂ 電源用配線導体 １８ 貫通穴 １８ａ 貫通穴 １９ａ 接地電圧用共用平面導体 １９ｂ 電源電圧用共用平面導体 ４０ 接地リード ４１ 電源リード
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/50 Ｘ 9272−4Ｍ (72)発明者 上田 哲也 伊丹市瑞原４丁目１番地 三菱電機株式会 社北伊丹製作所内 (72)発明者 関 博司 伊丹市瑞原４丁目１番地 三菱電機株式会 社北伊丹製作所内

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップをモールド樹脂内に収納し
    た半導体装置であって、 主面に複数の電極を設けた半導体チップと、 この半導体チップの周囲の半導体チップと同一平面内に
    配設され、上記半導体チップと装置外部との間の各種入
    出力信号、電源電圧および接地電圧の電気的接続を行う
    複数の導体線を含む電気的接続手段と、 この電気的接続手段の複数の導体線のうちの電源電圧お
    よび接地電圧用の導体線の少なくとも１本に設けられ
    た、一端が上記導体線の上記半導体チップ近傍に電気的
    に接続されて上記導体線から垂直に延びる少なくとも１
    本の金属ポストを含む電源・接地電圧接続手段と、 上記電気的接続手段の各導体線の一部および上記電源・
    接地電圧接続手段の各導電性部材の一部をそれぞれ外部
    に露出させて上記各部分を封止したモールド樹脂と、 を備えた半導体装置。
  2. 【請求項２】 上記複数の導体線に渡ってこれらに平行
    に延び、複数の電源電圧用の導体線および複数の接地電
    圧用の導体線がそれぞれ共通に接続される電源電圧用共
    用平面導体および接地電圧用共用平面導体の少なくとも
    いずれかをさらに備えた請求項１の半導体装置。
JP26764991A 1991-10-16 1991-10-16 半導体装置 Expired - Lifetime JP2509027B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP26764991A JP2509027B2 (ja) 1991-10-16 1991-10-16 半導体装置
US07/961,352 US5309021A (en) 1991-10-16 1992-10-15 Semiconductor device having particular power distribution interconnection arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26764991A JP2509027B2 (ja) 1991-10-16 1991-10-16 半導体装置

Publications (2)

Publication Number Publication Date
JPH05109802A true JPH05109802A (ja) 1993-04-30
JP2509027B2 JP2509027B2 (ja) 1996-06-19

Family

ID=17447616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26764991A Expired - Lifetime JP2509027B2 (ja) 1991-10-16 1991-10-16 半導体装置

Country Status (2)

Country Link
US (1) US5309021A (ja)
JP (1) JP2509027B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715122A (ja) * 1993-06-23 1995-01-17 Matsushita Electric Ind Co Ltd 接合用フィルム構体および電子部品実装方法
JPH07169872A (ja) * 1993-12-13 1995-07-04 Fujitsu Ltd 半導体装置及びその製造方法
US5646068A (en) * 1995-02-03 1997-07-08 Texas Instruments Incorporated Solder bump transfer for microelectronics packaging and assembly
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
JPH08306853A (ja) * 1995-05-09 1996-11-22 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
FR2734983B1 (fr) * 1995-05-29 1997-07-04 Sgs Thomson Microelectronics Utilisation d'un micromodule comme boitier de montage en surface et procede correspondant
US6881611B1 (en) 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
CN1110846C (zh) * 1996-07-12 2003-06-04 富士通株式会社 半导体装置的制造方法
US5801923A (en) * 1997-03-14 1998-09-01 Honeywell Inc. Mounting multichip and single chip modules on printed wiring boards
US6392428B1 (en) * 1999-11-16 2002-05-21 Eaglestone Partners I, Llc Wafer level interposer
US6483043B1 (en) 2000-05-19 2002-11-19 Eaglestone Partners I, Llc Chip assembly with integrated power distribution between a wafer interposer and an integrated circuit chip
US6812048B1 (en) 2000-07-31 2004-11-02 Eaglestone Partners I, Llc Method for manufacturing a wafer-interposer assembly
US6537831B1 (en) * 2000-07-31 2003-03-25 Eaglestone Partners I, Llc Method for selecting components for a matched set using a multi wafer interposer
US6815712B1 (en) 2000-10-02 2004-11-09 Eaglestone Partners I, Llc Method for selecting components for a matched set from a wafer-interposer assembly
US6686657B1 (en) * 2000-11-07 2004-02-03 Eaglestone Partners I, Llc Interposer for improved handling of semiconductor wafers and method of use of same
US20020078401A1 (en) * 2000-12-15 2002-06-20 Fry Michael Andrew Test coverage analysis system
US6529022B2 (en) * 2000-12-15 2003-03-04 Eaglestone Pareners I, Llc Wafer testing interposer for a conventional package
US20020076854A1 (en) * 2000-12-15 2002-06-20 Pierce John L. System, method and apparatus for constructing a semiconductor wafer-interposer using B-Stage laminates
US6524885B2 (en) * 2000-12-15 2003-02-25 Eaglestone Partners I, Llc Method, apparatus and system for building an interposer onto a semiconductor wafer using laser techniques
US6673653B2 (en) * 2001-02-23 2004-01-06 Eaglestone Partners I, Llc Wafer-interposer using a ceramic substrate
KR20130042210A (ko) * 2011-10-18 2013-04-26 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
US10679929B2 (en) * 2017-07-28 2020-06-09 Advanced Semiconductor Engineering Korea, Inc. Semiconductor package device and method of manufacturing the same
JP7308793B2 (ja) * 2020-05-28 2023-07-14 三菱電機株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4612504A (en) * 1984-11-21 1986-09-16 General Electric Company Method for removing the effects of baseline error components in NMR imaging applications
JPS62162848A (ja) * 1986-01-10 1987-07-18 Toto Ltd ガス瞬間式給湯装置
JPS62111457A (ja) * 1985-11-11 1987-05-22 Nec Corp マルチチツプパツケ−ジ
FR2596607A1 (fr) * 1986-03-28 1987-10-02 Bull Sa Procede de montage d'un circuit integre sur une carte de circuits imprimes, boitier de circuit integre en resultant et ruban porteur de circuits integres pour la mise en oeuvre du procede
JP2641869B2 (ja) * 1987-07-24 1997-08-20 三菱電機株式会社 半導体装置の製造方法
JPH02155256A (ja) * 1988-12-08 1990-06-14 Mitsubishi Electric Corp 半導体装置
JPH03178139A (ja) * 1989-12-07 1991-08-02 Fujitsu Ltd 半導体装置の製造方法
JPH0425036A (ja) * 1990-05-16 1992-01-28 Mitsubishi Electric Corp マイクロ波半導体装置

Also Published As

Publication number Publication date
JP2509027B2 (ja) 1996-06-19
US5309021A (en) 1994-05-03

Similar Documents

Publication Publication Date Title
JP2509027B2 (ja) 半導体装置
US5032895A (en) Semiconductor device and method of producing the same
JPH0815193B2 (ja) 半導体装置及びこれに用いるリードフレーム
JP3031323B2 (ja) 半導体装置とその製造方法
JPH11168169A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2803656B2 (ja) 半導体装置
JP2524482B2 (ja) Ｑｆｐ構造半導体装置
JP2798108B2 (ja) 混成集積回路装置
US5650665A (en) Hybrid integrated circuit device including circuit patterns of different conductivity and circuit elements mounted on an insulating substrate
JP3297959B2 (ja) 半導体装置
JP3090115B2 (ja) 半導体装置およびその製造方法
JP2990120B2 (ja) 半導体装置
JPH05211274A (ja) リードフレーム及び半導体装置
JP2670505B2 (ja) 電子部品搭載用基板
JP2871575B2 (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP3193788B2 (ja) 電子部品搭載用基板
JP2000269376A (ja) 半導体装置
JPH0974167A (ja) 半導体モジュール
JP2643898B2 (ja) 樹脂封止型半導体装置およびその製造方法
KR100206975B1 (ko) 반도체 패키지
JPH0685102A (ja) 半導体集積回路装置
JPH0513011Y2 (ja)
JPH07114251B2 (ja) 半導体装置
JPH0732214B2 (ja) Ｉｃパツケ−ジ
JPH05291478A (ja) 樹脂封止型半導体装置