JPH0563454A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0563454A JPH0563454A JP22567091A JP22567091A JPH0563454A JP H0563454 A JPH0563454 A JP H0563454A JP 22567091 A JP22567091 A JP 22567091A JP 22567091 A JP22567091 A JP 22567091A JP H0563454 A JPH0563454 A JP H0563454A
- Authority
- JP
- Japan
- Prior art keywords
- metallized
- electrode
- transistor
- substrate
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Amplifiers (AREA)
- Bipolar Transistors (AREA)
Abstract
えばエミッタを接地電極に接続する線路の寄生インダク
タンスを減少させる。 【構成】 チップ基板30上に搭載されたトランジスタ
39の例えばエミッタが電気的に接続されるべきメタラ
イズ電極32上に金属板38を設け、該金属板に上記ト
ランジスタのエミッタを金属細線41を介して電気的に
接続すると共に、該金属板上にMOSコンデンサ40を
設け、上記金属板の下に上記メタライズ電極32と基板
底面のメタライズ接地電極とを直接接続するスルーホー
ル35を形成したことを特徴とする。
Description
ジスタを搭載した半導体装置に関するものであり、特に
トランジスタのエミッタ回路の寄生インダクタンスを減
らした半導体装置に関するものである。
面図、図4は図3のB−B線に沿う断面図である。同図
で、1は熱伝導性のよい絶縁セラミック、例えばベリリ
ア(BeO)からなるチップ基板で、該基板上にメタラ
イズ電極21、22、23が図示のような所定のパター
ンで形成されている。メタライズ電極としては、例えば
WまたはMoMn/Ni/AgまたはAuの3層構造の
ものが使用される。
が、メタライズ電極23上にはコレクタリード4がそれ
ぞれろう付けされている。これらの各メタライズ電極上
にコレクタリード4、ベースリード3をろう付けしたも
のをチップキャリアと称す。チップキャリア上には、高
周波・高出力トランジスタ5がそのコレクタCをメタラ
イズ電極23に接触して搭載されており、またメタライ
ズ電極22上にMOSコンデンサ6が搭載されている。
7はメタライズ電極22に接続して設けられた金属ブリ
ッジである。
によってメタライズ電極23および金属ブリッジ7に電
気的にそれぞれ接続され、ベースBは金属細線9によっ
てMOSコンデンサ6に接続され、該MOSコンデンサ
6は金属細線10によってメタライズ電極21に接続さ
れている。金属ブリッジ7はトランジスタ5のエミッタ
電極配線の寄生インダクタンスを減らすために設けられ
たものである。メタライズ電極22は基板1の側面に形
成された側面メタライズ11を経て底面のメタライズ接
地電極12に接続されている。MOSコンデンサ6は、
金属細線8、9、10等によって回路中に導入される寄
生インダクタンスを打消するために、回路的にはトラン
ジスタ5のベースとアースとの間に挿入されている。M
OSコンデンサ6は、例えば図5に示すように、メタラ
イズ電極22上にn+ 半導体層17を形成し、該n+ 半
導体層上にSiO2層18、Au層19を積層して形成され
る。Au層19に前述の金属細線9、10がそれぞれボ
ンデイングされる。
6に示すようなコバール(29%Ni−17%Co−F
e)、42アロイ(42%Ni−Fe)等のNi合金か
らなるフレーム13の腕14、15にチップ16を取り
付け、腕14、15をそれぞれ所定の長さに切断してベ
ースリード3、コレクタリード4を形成して作られる。
導体装置では、トランジスタ5の特にエミッタEに接続
された金属細線8のもつ寄生インダクタンスを減らすた
めに金属ブリッジ7を設けている。このため、チップキ
ャリア上の集積度を高くとることができないという問題
がある。また、チップキャリアの底面のメタライズ接地
電極12への配線に側面メタライズ11を使用している
ため、これによる寄生インダクタンスも無視できず、充
分な高周波特性が得られないという問題があった。本発
明は、トランジスタの特にエミッタ回路の寄生インダク
タンスを減らすと共に集積度を大きくして、小型の半導
体装置を得ることを目的とする。
置は、チップ基板上に高周波トランジスタを搭載し、該
高周波トランジスタの所定の電極が金属細線を介して接
続されるメタライズ電極を、該メタライズ電極の下に上
記チップ基板を貫通して設けられたスルーホールによ
り、上記チップ基板の底面に形成されたメタライズ接地
電極に直接接続して構成されている。上記メタライズ電
極には例えばトランジスタのエミッタが金属細線により
接続される。
上に搭載されたトランジスタの所定の電極が電気的に接
続されるべきメタライズ電極上に金属板を設け、該金属
板に上記トランジスタの所定の電極を金属細線を介して
電気的に接続し、上記金属板上にこれと電気的に接触し
てMOSコンデンサを設け、上記金属板の下に上記メタ
ライズ電極と基板底面のメタライズ接地電極とを直接接
続するスルーホールを形成して構成されている。上記金
属板には例えばトランジスタのエミッタが金属細線によ
り接続される。
の電極、例えばエミッタが接続されるメタライズ電極を
スルーホールを介して直接チップ基板底面のメタライズ
接地電極に接続したので、エミッタ回路の寄生インダク
タンスが著しく減少し、また金属ブリッジが不要にな
り、チップ基板の高集積化、小型化が可能になる。また
チップ基板側面の側面メタライズも不要になる。
の平面図と、図2の断面図を参照して説明する。熱伝導
性のよい絶縁セラミック、例えばベリリア(BeO)か
らなるチップ基板30上にはメタライズ電極31、3
2、33が図示のようなパターンで互いに一定の間隔を
保って形成されている。メタライズ電極としては、従来
と同様に、WまたはMoMo/Ni/AgまたはAuの
3層構造のものが使用される。本発明の半導体装置で
は、基板30にメタライズ電極32を基板底面のメタラ
イズ接地電極34と電気的に接続するスルーホール35
が形成されている。
6が、メタライズ電極33上にはコレクタリード37が
それぞれAg−Cuろうでろう付けされている。これら
ベースリード36およびコレクタリード37は、従来の
半導体装置と同様にコバール(29%Ni−17P%C
c−Fe)、42アロイ(42%Ni−Fe)等のNi
合金で形成されたフレーム材から形成される。メタライ
ズ電極32上には上記フレーム材と同様なNi合金から
なるフレーム材で形成された金属板38がろう付けされ
ている。
トランジスタ39が、そのコレクタCを上記メタライズ
電極33に接触して搭載されており、またメタライズ電
極32上の金属板38上にはMOSコンデンサ40が搭
載されている。トランジスタ39のエミッタEは金属細
線41によって金属板38に接続され、ベースBは金属
細線42によってMOSコンデンサ40に接続され、該
MOSコンデンサ40は金属細線43によってメタライ
ズ電極31に接続されている。MOSコンデンサ40は
図5と同様な構成である。
にはトランジスタ39のコレクタCがコレクタリード3
7に接続され、エミッタEがスルーホール35によって
メタライズ接地電極34に接続され、ベースBがベース
リード36に接続されたエミッタ接地形の回路として動
作する。トランジスタ39のベースとメタライズ接地電
極との間に接続されたMOSコンデンサ40は、金属細
線41、42、43等によって回路中に導入される寄生
インダクタンスを打消するように動作する。
ンサ40を搭載するために前述のように金属板38が設
けられているが、スルーホール35の下端は通常開放し
たままである。これは、基板30の焼成時、リードフレ
ーム金属板のろう付け時にスルーホール内で発生するガ
スを速やかに逃すためと、各メタライズ電極を形成する
ための金属メッキ処理時に、金属メッキがスルーホール
内部に充分に浸透して、主としてインダクタンス成分と
抵抗成分を含むリアクタンス成分を減少させるためであ
る。
は、絶縁基板にスルーホールを設け、該スルーホールに
よって基板上面のメタライズ電極と基板底面のメタライ
ズ接地電極とを直接接続したので、基板上に搭載された
高周波・高出力トランジスタの接地電極を側面メタライ
ズを経由することなく最短距離で接地することができる
ので、図3に示すような従来の半導体装置に比して寄生
インダクタンスが大幅に減少し、良好な高周波特性が得
られる。また、本願発明では基板上面の金属ブリッジが
不要になり、その分小型化あるいは高集積化が可能にな
る。なお、実施例ではチップ基板上に搭載されたトラン
ジスタ39のエミッタEが接続される金属板38の下に
スルーホールを設けたが、トランジスタの使用形態によ
っては、他の電極が接続されるメタライズ電極を基板底
面のメタライズ接地電極に接続するスルーホールを形成
してもよい。
る。
設けられるMOSトランジスタの構造の一例を示す断面
図である。
をフレームにろう付けした状態を示す概略図である。
Claims (3)
- 【請求項1】 絶縁基板上に形成された複数のメタライ
ズ電極と、これらのメタライズ電極のうちの1つに搭載
された高周波トランジスタと、該トランジスタの所定の
電極を他のメタライズ電極に接続する金属細線と、上記
基板の底面に形成されたメタライズ接地電極と、上記他
のメタライズ電極を上記メタライズ接地電極に直接接続
するために上記基板を貫通して形成されたスルーホール
とからなる半導体装置。 - 【請求項2】 絶縁基板上に形成された3個のメタライ
ズ電極と、第1のメタライズ電極上にコレクタをこれに
接触して設けた高周波トランジスタと、該トランジスタ
のエミッタを第2のメタライズ電極に接続する金属細線
と、該トランジスタのベースを第3のメタライズ電極に
接続する金属細線と、上記基板の底面に形成されたメタ
ライズ接地電極と、上記エミッタが接続されたメタライ
ズ電極を上記メタライズ接地電極に直接接続するために
上記基板を貫通して形成されたスルーホールとならなる
半導体装置。 - 【請求項3】 絶縁基板上に形成された3個のメタライ
ズ電極と、第1のメタライズ電極上にコレクタをこれに
接触して設けた高周波トランジスタと、該トランジスタ
のエミッタが接続されるべき第2のメタライズ電極上に
配置された金属板と、該金属板上に配置されたMOSコ
ンデンサと、上記トランジスタのエミッタを上記金属板
に接続する金属細線と、上記トランジスタのベースを上
記MOSコンデンサならびに第3のメタライズ電極に接
続するための金属細線と、上記基板の底面に形成された
メタライズ接地電極と、上記金属板の下の第2のメタラ
イズ電極を上記メタライズ接地電極に直接接続するスル
ーホールとからなる半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22567091A JP2728322B2 (ja) | 1991-09-05 | 1991-09-05 | 半導体装置 |
US08/272,864 US5465007A (en) | 1991-09-05 | 1994-07-08 | High frequency transistor with reduced parasitic inductance |
US08/469,826 US5635751A (en) | 1991-09-05 | 1995-06-06 | High frequency transistor with reduced parasitic inductance |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22567091A JP2728322B2 (ja) | 1991-09-05 | 1991-09-05 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0563454A true JPH0563454A (ja) | 1993-03-12 |
JP2728322B2 JP2728322B2 (ja) | 1998-03-18 |
Family
ID=16832946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22567091A Expired - Lifetime JP2728322B2 (ja) | 1991-09-05 | 1991-09-05 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5465007A (ja) |
JP (1) | JP2728322B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5635751A (en) * | 1991-09-05 | 1997-06-03 | Mitsubishi Denki Kabushiki Kaisha | High frequency transistor with reduced parasitic inductance |
JP2007267026A (ja) * | 2006-03-28 | 2007-10-11 | Fujitsu Ltd | 高出力増幅器 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5679979A (en) * | 1996-05-21 | 1997-10-21 | Weingand; Christopher Dirk | Surface mount package with heat transfer feature |
DE69728648T2 (de) * | 1996-11-05 | 2005-03-31 | Koninklijke Philips Electronics N.V. | Halbleitervorrichtung mit hochfrequenz-bipolar-transistor auf einem isolierenden substrat |
DE19851458C2 (de) | 1998-11-09 | 2000-11-16 | Bosch Gmbh Robert | Monolithisch integrierte Schaltung mit mehreren, einen Nebenschluß nach Masse bildenden Kapazitäten und Verstärkerschaltung |
WO2002058149A1 (en) * | 2001-01-18 | 2002-07-25 | Koninklijke Philips Electronics N.V. | Power transistor with internally combined low-pass and band-pass matching stages |
JP2007123395A (ja) * | 2005-10-26 | 2007-05-17 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
US20100072627A1 (en) * | 2008-09-25 | 2010-03-25 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Wafer including intercepting through-vias and method of making intercepting through-vias in a wafer |
DE102010001788A1 (de) * | 2010-02-10 | 2011-08-11 | Forschungsverbund Berlin e.V., 12489 | Skalierbarer Aufbau für laterale Halbleiterbauelemente mit hoher Stromtragfähigkeit |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3916434A (en) * | 1972-11-30 | 1975-10-28 | Power Hybrids Inc | Hermetically sealed encapsulation of semiconductor devices |
US3999142A (en) * | 1975-11-12 | 1976-12-21 | The United States Of America As Represented By The Secretary Of The Army | Variable tuning and feedback on high power microwave transistor carrier amplifier |
US4168507A (en) * | 1977-11-21 | 1979-09-18 | Motorola, Inc. | Structure and technique for achieving reduced inductive effect of undesired components of common lead inductance in a semiconductive RF power package |
JPS60157240A (ja) * | 1984-01-25 | 1985-08-17 | Mitsubishi Electric Corp | 半導体装置 |
US4783697A (en) * | 1985-01-07 | 1988-11-08 | Motorola, Inc. | Leadless chip carrier for RF power transistors or the like |
JPS62109332A (ja) * | 1985-11-07 | 1987-05-20 | Nec Corp | 混成集積回路 |
-
1991
- 1991-09-05 JP JP22567091A patent/JP2728322B2/ja not_active Expired - Lifetime
-
1994
- 1994-07-08 US US08/272,864 patent/US5465007A/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5635751A (en) * | 1991-09-05 | 1997-06-03 | Mitsubishi Denki Kabushiki Kaisha | High frequency transistor with reduced parasitic inductance |
JP2007267026A (ja) * | 2006-03-28 | 2007-10-11 | Fujitsu Ltd | 高出力増幅器 |
Also Published As
Publication number | Publication date |
---|---|
US5465007A (en) | 1995-11-07 |
JP2728322B2 (ja) | 1998-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5635751A (en) | High frequency transistor with reduced parasitic inductance | |
KR100367936B1 (ko) | 적층체를구비한고주파집적회로장치 | |
US4639760A (en) | High power RF transistor assembly | |
US3683241A (en) | Radio frequency transistor package | |
EP1143514A2 (en) | Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon | |
US6215171B1 (en) | IC module | |
JPH0563454A (ja) | 半導体装置 | |
JPH09260537A (ja) | フリップチップセラミック基板 | |
JPS5931042A (ja) | 高周波高出力半導体装置 | |
JP2001502845A (ja) | 二重接地を有するrfパワー・パッケージ | |
JP3341588B2 (ja) | 高周波集積回路 | |
US5650665A (en) | Hybrid integrated circuit device including circuit patterns of different conductivity and circuit elements mounted on an insulating substrate | |
JPH0645401A (ja) | 半導体装置用パッケージ | |
JPH05315467A (ja) | 混成集積回路装置 | |
JPH05347324A (ja) | 半導体パッケージ | |
JP2867737B2 (ja) | 混成集積回路 | |
JPH05211274A (ja) | リードフレーム及び半導体装置 | |
JPS5929377Y2 (ja) | 高周波高出力トランジスタ装置 | |
JPS5840339B2 (ja) | 高周波トランジスタ | |
JPH01164052A (ja) | マイクロ波パツケージ | |
JP3032038B2 (ja) | 半導体装置 | |
JP3034376B2 (ja) | 半導体集積回路装置 | |
JPH05243871A (ja) | 高周波トランジスタ | |
JP2798334B2 (ja) | 半導体装置 | |
JP2001267486A (ja) | 半導体装置及び半導体モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071212 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 14 |