JP2798334B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2798334B2 JP2798334B2 JP4354576A JP35457692A JP2798334B2 JP 2798334 B2 JP2798334 B2 JP 2798334B2 JP 4354576 A JP4354576 A JP 4354576A JP 35457692 A JP35457692 A JP 35457692A JP 2798334 B2 JP2798334 B2 JP 2798334B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- opening
- die pad
- transistor chip
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】この発明は半導体装置に関し、特
に接地ワイヤインダクタンスを低減させることのできる
パッケージに関するものである。
に接地ワイヤインダクタンスを低減させることのできる
パッケージに関するものである。
【０００２】
【従来の技術】図７は従来の半導体装置を示す斜視図、
図８は図７に示す半導体装置のＩ−Ｉ線切断断面図であ
る。図において、１は放熱フィン、２はベースセラミッ
クであり、絶縁ライン２ｂで分離されたダイパッド部２
ａと、グランドパターン部２ｃにメタライジングが施さ
れている。３はベースセラミック２上に形成したフレー
ムセラミック、３ａはその上に形成した入力パターン、
３ｂは出力パターン、４ａは入力リード端子、４ｂは出
力リード端子、５はトランジスタチップ、６，６ａは内
部整合、外部端子への配線用金属細線であり、一般に金
属メタライズには金，銀等の外装メッキを施してある。
図８は図７に示す半導体装置のＩ−Ｉ線切断断面図であ
る。図において、１は放熱フィン、２はベースセラミッ
クであり、絶縁ライン２ｂで分離されたダイパッド部２
ａと、グランドパターン部２ｃにメタライジングが施さ
れている。３はベースセラミック２上に形成したフレー
ムセラミック、３ａはその上に形成した入力パターン、
３ｂは出力パターン、４ａは入力リード端子、４ｂは出
力リード端子、５はトランジスタチップ、６，６ａは内
部整合、外部端子への配線用金属細線であり、一般に金
属メタライズには金，銀等の外装メッキを施してある。
【０００３】このように、ベースセラミック２の上面は
絶縁部２ｂによりダイパッド部２ａとグランドパターン
部２ｃとに分離され、上記ダイパッド部２ａと、グラン
ドパターン部２ｃにはメタライジングが施されている。
また、上記グランドパターン部２ｃ上にはフレームセラ
ミック３がロウ付けされ、こうして形成された磁器はセ
ラミックの放熱フィン１上に固着されている。
絶縁部２ｂによりダイパッド部２ａとグランドパターン
部２ｃとに分離され、上記ダイパッド部２ａと、グラン
ドパターン部２ｃにはメタライジングが施されている。
また、上記グランドパターン部２ｃ上にはフレームセラ
ミック３がロウ付けされ、こうして形成された磁器はセ
ラミックの放熱フィン１上に固着されている。
【０００４】このようにして作られた従来のパッケージ
では、そのダイパッド部２ａにトランジスタチップ５を
半田等で固着し、このトランジスタチップ５の下面を例
えばコレクタとして、金属細線（接続細線）６によりそ
のエミッタと入力パターン３ａとが接続され、金属細線
（接地細線）６ａによりそのベースとグランドパターン
部２ｃとが接続され、さらに金属細線（接続細線）６に
よりダイパッド部２ａと出力パターン３ｂとが接続され
ている。
では、そのダイパッド部２ａにトランジスタチップ５を
半田等で固着し、このトランジスタチップ５の下面を例
えばコレクタとして、金属細線（接続細線）６によりそ
のエミッタと入力パターン３ａとが接続され、金属細線
（接地細線）６ａによりそのベースとグランドパターン
部２ｃとが接続され、さらに金属細線（接続細線）６に
よりダイパッド部２ａと出力パターン３ｂとが接続され
ている。
【０００５】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているので、一般にメタライジング
によるパターン精度は悪く、ベースセラミック２上の絶
縁パターン２ｂについてはパターンの短絡を避けるた
め、大きな間隔をとる必要があった。一方、デバイス特
性を向上させるためには、トランジスタチップ５上のエ
ミッタ、あるいはベースパッドからグランドパターン２
ｃへ配線する金属細線６ａのインダクタンスを低くする
ことが有効な手段であり、そのためトランジスタチップ
５とグランドパターン２ｃをできるだけ短い金属細線で
つなぐ必要があった。しかし、上述のように接地インダ
クタンスを低減させるために絶縁パターンの幅を狭くす
ると、パターン精度が悪いことからパターンショートの
不良が発生するため、上記のようにパターン幅を狭める
ことができず、さらなる接地インダクタンスの低減は不
可能であるという問題があった。
上のように構成されているので、一般にメタライジング
によるパターン精度は悪く、ベースセラミック２上の絶
縁パターン２ｂについてはパターンの短絡を避けるた
め、大きな間隔をとる必要があった。一方、デバイス特
性を向上させるためには、トランジスタチップ５上のエ
ミッタ、あるいはベースパッドからグランドパターン２
ｃへ配線する金属細線６ａのインダクタンスを低くする
ことが有効な手段であり、そのためトランジスタチップ
５とグランドパターン２ｃをできるだけ短い金属細線で
つなぐ必要があった。しかし、上述のように接地インダ
クタンスを低減させるために絶縁パターンの幅を狭くす
ると、パターン精度が悪いことからパターンショートの
不良が発生するため、上記のようにパターン幅を狭める
ことができず、さらなる接地インダクタンスの低減は不
可能であるという問題があった。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、パッケージのパターンにおける
短絡不良を発生させることなく、接地細線を短くし、イ
ンダクタンスの低減を可能にできるパッケージを使用し
てなる，高性能な半導体装置を提供することを目的とす
る。
ためになされたもので、パッケージのパターンにおける
短絡不良を発生させることなく、接地細線を短くし、イ
ンダクタンスの低減を可能にできるパッケージを使用し
てなる，高性能な半導体装置を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】この発明に係る半導体装
置は、ベースセラミックのダイパッド部に搭載されるト
ランジスタチップを両側から挟むようにして、ベースセ
ラミックのグランドパターン部に各々の一端を固着し、
他端をそれぞれグランドパターン部から少なくともベー
スセラミックの絶縁部上方まで延長させて形成してなる
一対のグランド電極接続片を設け、上記ベースセラミッ
クのダイパッド部にトランジスタチップを搭載し、グラ
ンド電極接続片の他端部とトランジスタチップの電極パ
ッドとを金属細線により接続するようにしたものであ
る。
置は、ベースセラミックのダイパッド部に搭載されるト
ランジスタチップを両側から挟むようにして、ベースセ
ラミックのグランドパターン部に各々の一端を固着し、
他端をそれぞれグランドパターン部から少なくともベー
スセラミックの絶縁部上方まで延長させて形成してなる
一対のグランド電極接続片を設け、上記ベースセラミッ
クのダイパッド部にトランジスタチップを搭載し、グラ
ンド電極接続片の他端部とトランジスタチップの電極パ
ッドとを金属細線により接続するようにしたものであ
る。
【０００８】また、この発明に係る半導体装置は、ベー
スセラミックのグランドパターン部とフレームセラミッ
クとの間に、ベースセラミックのダイパッド部のメタラ
イズされた面よりせまい開口部を有するとともに、この
開口部の側壁およびその下面のグランドパターン部と接
する面以外の面を残して、メタライジングが施され、こ
の開口部の周辺部がダイパッド部上に張り出すよう形成
された平板状グランド電極接続板を挿入してなり、上記
ダイパッド部にトランジスタチップを搭載し、このグラ
ンド電極接続板の開口部の周辺部とトランジスタチップ
の電極パッドとを金属細線により接続するようにしたも
のである。
スセラミックのグランドパターン部とフレームセラミッ
クとの間に、ベースセラミックのダイパッド部のメタラ
イズされた面よりせまい開口部を有するとともに、この
開口部の側壁およびその下面のグランドパターン部と接
する面以外の面を残して、メタライジングが施され、こ
の開口部の周辺部がダイパッド部上に張り出すよう形成
された平板状グランド電極接続板を挿入してなり、上記
ダイパッド部にトランジスタチップを搭載し、このグラ
ンド電極接続板の開口部の周辺部とトランジスタチップ
の電極パッドとを金属細線により接続するようにしたも
のである。
【０００９】また、この発明に係る半導体装置は、全面
にメタライジングを施され、トランジスタチップを搭載
するためのダイパッドセラミックを設け、このダイパッ
ドセラミックを間隔を有して収容できる収納部を有する
ベースセラミックを設け、このベースセラミックのグラ
ンドパターン部とフレームセラミックとの間に、この収
納部の開口より狭い開口部を有する平板形状のセラミッ
クからなり、この開口部の周辺部がベースセラミックの
収納部の開口を塞ぐよう形成されるとともにベースセラ
ミックの収納部とこの開口部によって形成された凹部の
側壁を除いて、ベースセラミックとグランド電極接続板
の外面全面にメタライジングを施されたグランド電極接
続板を挿入してなり、上記収納部に収容されたダイパッ
ドセラミックにトランジスタチップを搭載してグランド
電極接続板の開口部の周辺部とトランジスタチップとを
接地ワイヤにより接続するようにしたものである。
にメタライジングを施され、トランジスタチップを搭載
するためのダイパッドセラミックを設け、このダイパッ
ドセラミックを間隔を有して収容できる収納部を有する
ベースセラミックを設け、このベースセラミックのグラ
ンドパターン部とフレームセラミックとの間に、この収
納部の開口より狭い開口部を有する平板形状のセラミッ
クからなり、この開口部の周辺部がベースセラミックの
収納部の開口を塞ぐよう形成されるとともにベースセラ
ミックの収納部とこの開口部によって形成された凹部の
側壁を除いて、ベースセラミックとグランド電極接続板
の外面全面にメタライジングを施されたグランド電極接
続板を挿入してなり、上記収納部に収容されたダイパッ
ドセラミックにトランジスタチップを搭載してグランド
電極接続板の開口部の周辺部とトランジスタチップとを
接地ワイヤにより接続するようにしたものである。
【００１０】
【作用】この発明においては、一対のグランド電極接続
片を、トランジスタチップを挟むように、このグランド
電極接続部の各々の一端をベースセラミックのグランド
パターン部に固着するとともに、他端をそれぞれグラン
ドパターン部から少なくとも絶縁部上方まで延長させて
形成し、絶縁部側端部とダイパッド部に搭載されたトラ
ンジスタチップとを金属細線により接続するようにした
から、金属細線の長さは絶縁パターンの幅に左右され
ず、パターン短絡を生じさせずに金属細線を短くするこ
とができ、これにより接地インダクタンスの低減を達成
でき、電気的特性が向上し、高性能な半導体装置を得る
ことができる。
片を、トランジスタチップを挟むように、このグランド
電極接続部の各々の一端をベースセラミックのグランド
パターン部に固着するとともに、他端をそれぞれグラン
ドパターン部から少なくとも絶縁部上方まで延長させて
形成し、絶縁部側端部とダイパッド部に搭載されたトラ
ンジスタチップとを金属細線により接続するようにした
から、金属細線の長さは絶縁パターンの幅に左右され
ず、パターン短絡を生じさせずに金属細線を短くするこ
とができ、これにより接地インダクタンスの低減を達成
でき、電気的特性が向上し、高性能な半導体装置を得る
ことができる。
【００１１】また、この発明においては、ベースセラミ
ックのダイパッド部のメタライズされた面よりせまい開
口部を有する平板状グランド電極接続板を、この開口部
の周辺部がダイパッド部上に張り出すように、ベースセ
ラミックのグランドパターン部とフレームセラミックと
の間に挿入し、この開口部の周辺部とダイパッド部に搭
載されたトランジスタチップとを金属細線により接続す
るようにしたから、金属細線の長さを短くすることがで
き、これにより接地インダクタンスの低減を達成でき、
電気的特性が向上し、高性能な半導体装置を得ることが
できる。
ックのダイパッド部のメタライズされた面よりせまい開
口部を有する平板状グランド電極接続板を、この開口部
の周辺部がダイパッド部上に張り出すように、ベースセ
ラミックのグランドパターン部とフレームセラミックと
の間に挿入し、この開口部の周辺部とダイパッド部に搭
載されたトランジスタチップとを金属細線により接続す
るようにしたから、金属細線の長さを短くすることがで
き、これにより接地インダクタンスの低減を達成でき、
電気的特性が向上し、高性能な半導体装置を得ることが
できる。
【００１２】さらに、この発明においては、トランジス
タチップを搭載したダイパッドセラミックをベースセラ
ミックの収納部に収容し、このベースセラミックの収納
部の開口より狭い開口部を有する平板状のグランド電極
接続板を、この開口部がベースセラミックの収納部の開
口を塞ぐように、ベースセラミックのグランドパターン
部とフレームセラミックとの間に挿入し、この開口部の
周辺部と、収納部に収容されたダイパッドセラミック上
のトランジスタチップとを接地ワイヤにより接続するよ
うにしたから、接地ワイヤの長さを短くすることがで
き、これにより接地インダクタンスの低減を達成でき、
電気的特性が向上し、高性能な半導体装置を得ることが
できる。
タチップを搭載したダイパッドセラミックをベースセラ
ミックの収納部に収容し、このベースセラミックの収納
部の開口より狭い開口部を有する平板状のグランド電極
接続板を、この開口部がベースセラミックの収納部の開
口を塞ぐように、ベースセラミックのグランドパターン
部とフレームセラミックとの間に挿入し、この開口部の
周辺部と、収納部に収容されたダイパッドセラミック上
のトランジスタチップとを接地ワイヤにより接続するよ
うにしたから、接地ワイヤの長さを短くすることがで
き、これにより接地インダクタンスの低減を達成でき、
電気的特性が向上し、高性能な半導体装置を得ることが
できる。
【００１３】
【実施例】以下、この発明の一実施例を図について説明
する。 実施例１．図１はこの発明の第１の実施例による半導体
装置を示す斜視図、図２は図１に示す半導体装置のII−
II線切断断面図であり、図７及び図８と同一符号は同一
又は相当部分を示す。両図において、２ｂは幅広の絶縁
部、７は銅、鉄ニッケル、コバール等の金属を曲げてブ
リッジ形状に形成されたグランド電極接続片としての一
対の迎え板であり、この迎え板７はダイパット部２ａに
搭載されるトランジスタチップ５を挟むようトランジス
タチップ５の両側に設けられ、入力パターン３ａ側の一
方の迎え板７は、この迎え板７の元部７ａをグランド部
２ｃに固着され、その先部７ｂを絶縁部２ｂ上方まで延
長させてトランジスタチップ５近傍に配置形成されてい
る。また出力パターン３ｂ側の他方の迎え板７は、同じ
く迎え板７の元部７ａをグランド部２ｃに固着され、そ
の先部７ｂを絶縁部２ｂを越えダイパッド部２ａ上方の
トランジスタチップ５近傍まで延長させて配置形成され
ている。そして、このように構成されたパッケージのダ
イパッド部２ａにトランジスタチップ５を搭載し、迎え
板７の各先部７ｂとトランジスタチップ５の電極パッド
とをそれぞれ接地細線６ａにより接続している。
する。 実施例１．図１はこの発明の第１の実施例による半導体
装置を示す斜視図、図２は図１に示す半導体装置のII−
II線切断断面図であり、図７及び図８と同一符号は同一
又は相当部分を示す。両図において、２ｂは幅広の絶縁
部、７は銅、鉄ニッケル、コバール等の金属を曲げてブ
リッジ形状に形成されたグランド電極接続片としての一
対の迎え板であり、この迎え板７はダイパット部２ａに
搭載されるトランジスタチップ５を挟むようトランジス
タチップ５の両側に設けられ、入力パターン３ａ側の一
方の迎え板７は、この迎え板７の元部７ａをグランド部
２ｃに固着され、その先部７ｂを絶縁部２ｂ上方まで延
長させてトランジスタチップ５近傍に配置形成されてい
る。また出力パターン３ｂ側の他方の迎え板７は、同じ
く迎え板７の元部７ａをグランド部２ｃに固着され、そ
の先部７ｂを絶縁部２ｂを越えダイパッド部２ａ上方の
トランジスタチップ５近傍まで延長させて配置形成され
ている。そして、このように構成されたパッケージのダ
イパッド部２ａにトランジスタチップ５を搭載し、迎え
板７の各先部７ｂとトランジスタチップ５の電極パッド
とをそれぞれ接地細線６ａにより接続している。
【００１４】このような本実施例では、迎え板の先部を
絶縁パターン上まで、更には絶縁パターンを越えてダイ
パッド部上方まで延長させ、この先部とトランジスタチ
ップとを接地細線により接続するようにしたので、絶縁
パターンの幅の大小にかかわらず、接地細線の長さを極
めて短くすることができ、これにより接地インダクタン
スを低減することができ、電気的特性が向上し、高性能
な半導体装置を得ることができる。
絶縁パターン上まで、更には絶縁パターンを越えてダイ
パッド部上方まで延長させ、この先部とトランジスタチ
ップとを接地細線により接続するようにしたので、絶縁
パターンの幅の大小にかかわらず、接地細線の長さを極
めて短くすることができ、これにより接地インダクタン
スを低減することができ、電気的特性が向上し、高性能
な半導体装置を得ることができる。
【００１５】上記の説明では、迎え板７の先部７ｂの形
状は平板状のものであったが、ダイパッド部２ａと出力
パターン３ｂとを結ぶ接続細線６の本数やボンディング
位置によっては、迎え板７にスリットを入れて接続細線
６の逃がし部を設けるようにしてもよい。
状は平板状のものであったが、ダイパッド部２ａと出力
パターン３ｂとを結ぶ接続細線６の本数やボンディング
位置によっては、迎え板７にスリットを入れて接続細線
６の逃がし部を設けるようにしてもよい。
【００１６】実施例２．図３はこの発明の第２の実施例
による半導体装置を示す斜視図、図４は図３に示す半導
体装置のIII −III 線切断断面図であり、図７及び図８
と同一符号は同一又は相当部分を示す。両図において、
２ｂは図１に示す絶縁部より広い幅の絶縁パターン、８
はベースセラミック２のダイパッド部２ａよりせまい開
口部８ａを有する平板形状の迎えセラミックフレーム
で、この迎えセラミックフレーム８は、この開口部８ａ
の側壁及びベースセラミック２のグランドパターン部２
ｃと接する面以外の面を残して、全面にメタライジング
が施され、この開口部８ａの周辺部が絶縁パターン２ｂ
を覆ってダイパッド部２ａ上に張り出すように、グラン
ドパターン部２ｃにロウ付けによりラミネートされてい
る。このとき、この開口部８ａの周辺部がダイパッド部
２ａ上に張り出しているが、グランドパターン部２ｃに
ロウ付けされる迎えセラミックフレーム８の下面部分に
もメタライジングが施されていることにより、この開口
部８ａの周辺部下面がダイパッド部２ａに接触すること
はない。
による半導体装置を示す斜視図、図４は図３に示す半導
体装置のIII −III 線切断断面図であり、図７及び図８
と同一符号は同一又は相当部分を示す。両図において、
２ｂは図１に示す絶縁部より広い幅の絶縁パターン、８
はベースセラミック２のダイパッド部２ａよりせまい開
口部８ａを有する平板形状の迎えセラミックフレーム
で、この迎えセラミックフレーム８は、この開口部８ａ
の側壁及びベースセラミック２のグランドパターン部２
ｃと接する面以外の面を残して、全面にメタライジング
が施され、この開口部８ａの周辺部が絶縁パターン２ｂ
を覆ってダイパッド部２ａ上に張り出すように、グラン
ドパターン部２ｃにロウ付けによりラミネートされてい
る。このとき、この開口部８ａの周辺部がダイパッド部
２ａ上に張り出しているが、グランドパターン部２ｃに
ロウ付けされる迎えセラミックフレーム８の下面部分に
もメタライジングが施されていることにより、この開口
部８ａの周辺部下面がダイパッド部２ａに接触すること
はない。
【００１７】このような本実施例２におけるパッケージ
では、迎えセラミックフレーム８を、絶縁パターン２ｂ
を有するベースセラミック２と入出力パターン３ａ，３
ｂを有するフレームセラミック３との間に挿入して、迎
えセラミックフレーム８の開口部８ａ周辺部により絶縁
パターン２ｂを覆うようにしたので、絶縁パターン２ｂ
の幅が広い場合でも迎えセラミックフレーム８の装着が
簡単となり、このようなパッケージのダイパッド部２ａ
にトランジスタチップ５を搭載して、接地細線６ａによ
り絶縁パターン２ｂ上の開口部８ａ周辺部とトランジス
タチップ５の電極パッドとを接続することにより、接地
細線６ａを短くすることができ、上記実施例１と同様の
効果を得ることができる。
では、迎えセラミックフレーム８を、絶縁パターン２ｂ
を有するベースセラミック２と入出力パターン３ａ，３
ｂを有するフレームセラミック３との間に挿入して、迎
えセラミックフレーム８の開口部８ａ周辺部により絶縁
パターン２ｂを覆うようにしたので、絶縁パターン２ｂ
の幅が広い場合でも迎えセラミックフレーム８の装着が
簡単となり、このようなパッケージのダイパッド部２ａ
にトランジスタチップ５を搭載して、接地細線６ａによ
り絶縁パターン２ｂ上の開口部８ａ周辺部とトランジス
タチップ５の電極パッドとを接続することにより、接地
細線６ａを短くすることができ、上記実施例１と同様の
効果を得ることができる。
【００１８】実施例３．図５はこの発明の第３の実施例
による半導体装置を示す斜視図、図６は図５に示す半導
体装置のIV−IV線切断断面図であり、図７及び図８と同
一符号は同一又は相当部分を示す。両図において、８は
開口部８ａを有する平板形状の迎えセラミックフレー
ム、９はダイパッドエリアを構成するダイパッドセラミ
ックで、全面にメタライジンクが施されている。また１
０は中央にダイパッドセラミック９を間隔を有して収容
できる収納部１０ａを設けたベースセラミックである。
による半導体装置を示す斜視図、図６は図５に示す半導
体装置のIV−IV線切断断面図であり、図７及び図８と同
一符号は同一又は相当部分を示す。両図において、８は
開口部８ａを有する平板形状の迎えセラミックフレー
ム、９はダイパッドエリアを構成するダイパッドセラミ
ックで、全面にメタライジンクが施されている。また１
０は中央にダイパッドセラミック９を間隔を有して収容
できる収納部１０ａを設けたベースセラミックである。
【００１９】上記迎えセラミックフレーム８の開口部８
ａはベースセラミック１０の収納部１０ａの開口より狭
く、ダイパッドセラミック９のダイパッドエリアより小
さく形成されており、この開口部８ａの周辺部によりベ
ースセラミック１０の収納部１０ａの開口を塞ぐよう
に、迎えセラミックフレーム８をベースセラミック１０
の上面にラミネートされている。そしてこの迎えセラミ
ックフレーム８とベースセラミック１０には、迎えセラ
ミックフレーム８の開口部８ａとベースセラミック１０
の収納部１０ａとによってできた凹部の側壁を除いて、
その外面全面にメタライジングが施されている。
ａはベースセラミック１０の収納部１０ａの開口より狭
く、ダイパッドセラミック９のダイパッドエリアより小
さく形成されており、この開口部８ａの周辺部によりベ
ースセラミック１０の収納部１０ａの開口を塞ぐよう
に、迎えセラミックフレーム８をベースセラミック１０
の上面にラミネートされている。そしてこの迎えセラミ
ックフレーム８とベースセラミック１０には、迎えセラ
ミックフレーム８の開口部８ａとベースセラミック１０
の収納部１０ａとによってできた凹部の側壁を除いて、
その外面全面にメタライジングが施されている。
【００２０】本実施例３のパッケージにおいては、セラ
ミックの放熱フィン１にダイパッドセラミック９をロウ
付けするとともに、このダイパッドセラミック９がベー
スセラミック１０の収納部１０ａに収まるように、ベー
スセラミック１０を同じくロウ付けし、ベースセラミッ
ク１０上の迎えセラミックフレーム８の上にフレームセ
ラミック３をロウ付けすることにより構成されている。
そしてベースセラミック１０の収納部１０ａに収容され
たダイパッドセラミック９とベースセラミック１０の収
納部１０ａとによってできた間隙を、迎えセラミック１
０の開口部８ａの周辺部が覆って、ダイパッドセラミッ
ク９のダイパッドエリア上に配置されている。
ミックの放熱フィン１にダイパッドセラミック９をロウ
付けするとともに、このダイパッドセラミック９がベー
スセラミック１０の収納部１０ａに収まるように、ベー
スセラミック１０を同じくロウ付けし、ベースセラミッ
ク１０上の迎えセラミックフレーム８の上にフレームセ
ラミック３をロウ付けすることにより構成されている。
そしてベースセラミック１０の収納部１０ａに収容され
たダイパッドセラミック９とベースセラミック１０の収
納部１０ａとによってできた間隙を、迎えセラミック１
０の開口部８ａの周辺部が覆って、ダイパッドセラミッ
ク９のダイパッドエリア上に配置されている。
【００２１】このような本実施例３の半導体装置では、
上記パッケージのダイパッドセラミック９にトランジス
タチップ５を搭載し、迎えセラミックフレーム８の開口
部８ａ周辺部とトランジスタチップ５の電極パッドとを
接地ワイヤ６ａにより接続するようにしたので、上記実
施例１と同様の効果を得ることができる。
上記パッケージのダイパッドセラミック９にトランジス
タチップ５を搭載し、迎えセラミックフレーム８の開口
部８ａ周辺部とトランジスタチップ５の電極パッドとを
接地ワイヤ６ａにより接続するようにしたので、上記実
施例１と同様の効果を得ることができる。
【００２２】
【発明の効果】以上のように本発明に係る半導体装置に
よれば、一対のグランド電極接続片を、その一端をベー
スセラミックのグランドパターン部に固着し、他端をグ
ランドパターン部から少なくとも絶縁部上方まで延長さ
せ、ダイパッド部に搭載されたトランジスタチップを両
側から挟むようにして設け、グランド電極接続片のトラ
ンジスタチップに面した端部とこのトランジスタチップ
の電極パッドとを金属細線により接続するようにしたの
で、金属細線の長さは絶縁パターンの幅に左右されず、
パターン短絡を生じさせることなく金属細線を短くする
ことができ、これにより接地インダクタンスを低減で
き、電気的特性が向上し、高性能な半導体装置を得るこ
とができる効果がある。
よれば、一対のグランド電極接続片を、その一端をベー
スセラミックのグランドパターン部に固着し、他端をグ
ランドパターン部から少なくとも絶縁部上方まで延長さ
せ、ダイパッド部に搭載されたトランジスタチップを両
側から挟むようにして設け、グランド電極接続片のトラ
ンジスタチップに面した端部とこのトランジスタチップ
の電極パッドとを金属細線により接続するようにしたの
で、金属細線の長さは絶縁パターンの幅に左右されず、
パターン短絡を生じさせることなく金属細線を短くする
ことができ、これにより接地インダクタンスを低減で
き、電気的特性が向上し、高性能な半導体装置を得るこ
とができる効果がある。
【００２３】また、本発明に係る半導体装置によれば、
ベースセラミックのダイパッド部のメタライズされた面
よりせまい開口部を有する平板状グランド電極接続板
を、この開口部の周辺部がダイパッド部上に張り出すよ
うに、ベースセラミックのグランドパターン部とフレー
ムセラミックとの間に挿入して設け、この開口部の周辺
部とダイパッド部に搭載されたトランジスタチップとを
金属細線により接続するようにしたので、金属細線の長
さを短くすることができ、これにより接地インダクタン
スの低減を達成でき、電気的特性が向上し、高性能な半
導体装置を得ることができる効果がある。
ベースセラミックのダイパッド部のメタライズされた面
よりせまい開口部を有する平板状グランド電極接続板
を、この開口部の周辺部がダイパッド部上に張り出すよ
うに、ベースセラミックのグランドパターン部とフレー
ムセラミックとの間に挿入して設け、この開口部の周辺
部とダイパッド部に搭載されたトランジスタチップとを
金属細線により接続するようにしたので、金属細線の長
さを短くすることができ、これにより接地インダクタン
スの低減を達成でき、電気的特性が向上し、高性能な半
導体装置を得ることができる効果がある。
【００２４】さらに、本発明に係る半導体装置によれ
ば、トランジスタチップを搭載したダイパッドセラミッ
クをベースセラミックの収納部に収容し、このベースセ
ラミックの収納部の開口より狭い開口部を有する平板状
のグランド電極接続板を、この開口部がベースセラミッ
クの収納部の開口を塞ぐように、ベースセラミックのグ
ランドパターン部とフレームセラミックとの間に挿入し
て設け、この開口部の周辺部と、収納部に収容されたダ
イパッドセラミック上のトランジスタチップとを接地ワ
イヤにより接続するようにしたので、接地ワイヤの長さ
はダイパッドセラミックとベースセラミックの収納部と
によってできた間隙の幅に左右されず、パターンを短絡
させることなく接地ワイヤを短くすることができ、上記
と同様に、高性能な半導体装置を得ることができる効果
がある。
ば、トランジスタチップを搭載したダイパッドセラミッ
クをベースセラミックの収納部に収容し、このベースセ
ラミックの収納部の開口より狭い開口部を有する平板状
のグランド電極接続板を、この開口部がベースセラミッ
クの収納部の開口を塞ぐように、ベースセラミックのグ
ランドパターン部とフレームセラミックとの間に挿入し
て設け、この開口部の周辺部と、収納部に収容されたダ
イパッドセラミック上のトランジスタチップとを接地ワ
イヤにより接続するようにしたので、接地ワイヤの長さ
はダイパッドセラミックとベースセラミックの収納部と
によってできた間隙の幅に左右されず、パターンを短絡
させることなく接地ワイヤを短くすることができ、上記
と同様に、高性能な半導体装置を得ることができる効果
がある。
【図１】この発明の第１の実施例による半導体装置を示
す斜視図。
す斜視図。
【図２】実施例１の半導体装置のII−II線切断断面図。
【図３】この発明の第２の実施例による半導体装置を示
す斜視図。
す斜視図。
【図４】実施例２の半導体装置のIII −III 線切断断面
図。
図。
【図５】この発明の第３の実施例による半導体装置を示
す斜視図。
す斜視図。
【図６】実施例３の半導体装置のIV−IV線切断断面図。
【図７】従来の半導体装置を示す斜視図。
【図８】従来の半導体装置のI −I 線切断断面図。
１ 放熱フィン ２ ベースセラミック ２ａ ダイパッド部 ２ｂ 絶縁部 ２ｃ グランドパターン部 ３ フレームセラミック ３ａ 入力パターン ３ｂ 出力パターン ４ａ 入力リード端子 ４ｂ 出力リード端子 ５ トランジスタチップ ６ 接続細線 ６ａ 接地細線 ７ 迎え板 ８ 迎えセラミックフレーム ８ａ 開口部 ９ ダイパッドセラミック １０ ベースセラミック １０ａ 収納部
Claims (3)
- 【請求項１】 高周波トランジスタチップを搭載するた
めのダイパッド部と、グランドパターン部とが絶縁部に
より分離されて形成されているベースセラミックと、 上記トランジスタチップへの入出力パターンが形成され
上記ベースセラミック上に形成されたフレームセラミッ
クと、 上記ベースセラミックの下面に設けられた放熱フィンと
を備えたパッケージを有する半導体装置において、 上記高周波トランジスタチップを両側から挟むよう上記
ベースセラミック上に配置され、上記ベースセラミック
のグランドパターン部にその各々の一端を固着され、他
端をそれぞれ上記グランドパターン部から上記ダイパッ
ド部上方に向かって少なくとも上記絶縁部上方まで延長
させて形成された、グランド接続をするための金属細線
長を短くし、インダクタンスを低減するための一対のグ
ランド電極接続片を備え、 上記ダイパッド部に上記トランジスタチップを搭載し、
上記グランド電極接続片の上記他端部と上記トランジス
タチップの電極とを金属細線により接続して成ることを
特徴とする半導体装置。 - 【請求項２】 トランジスタチップを搭載するためのダ
イパッド部と、グランドパターン部とが絶縁部により分
離されて形成されているベースセラミックと、 上記トランジスタチップへの入出力パターンが形成され
上記ベースセラミック上に形成されたフレームセラミッ
クと、 上記ベースセラミックの下面に設けられた放熱フィンと
を備えたパッケージを有する半導体装置において、 上記ベースセラミックのグランドパターン部と上記フレ
ームセラミックの下面との間に挿入され、上記ダイパッ
ド部のメタライズされた面よりせまい開口部を有し、該
開口部の側壁およびその下面の上記グランドパターン部
と接する面以外の面を残して、メタライジングが施さ
れ、該開口部の周辺部が上記ダイパッド部上に張り出す
よう形成された平板状グランド電極接続板を備え、 上記ダイパッド部に上記トランジスタチップを搭載し、
上記平板状グランド電極接続板の開口部の周辺部と上記
トランジスタチップとを金属細線により接続してなるこ
とを特徴とする半導体装置。 - 【請求項３】 全面にメタライジングを施されてなり、
トランジスタチップを搭載するためのダイパッドセラミ
ックと、 上記ダイパッドセラミックを、間隔を有して収容できる
収納部を有するベースセラミックと、 上記トランジスタチップへの入出力パターンが形成され
上記ベースセラミック上に形成されたフレームセラミッ
クとを備えてなるパッケージを有する半導体装置であっ
て、 上記ベースセラミックのグランドパターン部と上記フレ
ームセラミックとの間に挿入された上記収納部の開口よ
り狭い開口部を有する平板形状のセラミックからなり、
該開口部の周辺部が上記収納部の開口を塞ぐよう形成さ
れたグランド電極接続板を備え、 上記ベースセラミックの収納部と上記グランド電極接続
板の開口部とによる凹部の側壁を除いて、上記ベースセ
ラミックとグランド電極接続板の外面全面にメタライジ
ングを施し、 上記収納部に収容された上記ダイパッドセラミックに上
記トランジスタチップを搭載し、上記グランド電極接続
板の開口部の周辺部と上記トランジスタチップとを接地
ワイヤにより接続してなることを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4354576A JP2798334B2 (ja) | 1992-12-15 | 1992-12-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4354576A JP2798334B2 (ja) | 1992-12-15 | 1992-12-15 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06181242A JPH06181242A (ja) | 1994-06-28 |
| JP2798334B2 true JP2798334B2 (ja) | 1998-09-17 |
Family
ID=18438487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4354576A Expired - Lifetime JP2798334B2 (ja) | 1992-12-15 | 1992-12-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2798334B2 (ja) |
-
1992
- 1992-12-15 JP JP4354576A patent/JP2798334B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06181242A (ja) | 1994-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1056133A1 (en) | Rf circuit module | |
| JP2504610B2 (ja) | 電力用半導体装置 | |
| KR100990527B1 (ko) | 휨저항성 기부판을 갖는 전력 반도체 모듈 | |
| US5406120A (en) | Hermetically sealed semiconductor ceramic package | |
| JPS62113452A (ja) | パワ−半導体装置 | |
| JP2798334B2 (ja) | 半導体装置 | |
| JPH0563454A (ja) | 半導体装置 | |
| JP2002118215A (ja) | 半導体装置 | |
| JP2000183488A (ja) | ハイブリッドモジュール | |
| JPS6240438Y2 (ja) | ||
| JPH104167A (ja) | 半導体装置 | |
| EP0181975B1 (en) | Semiconductor device comprising a support body | |
| JPH05121589A (ja) | 厚膜混成集積回路 | |
| CN112154523B (zh) | 电阻器 | |
| KR100668932B1 (ko) | 리드프레임 및 이를 이용한 반도체패키지 | |
| JP3203806B2 (ja) | 半導体装置の実装構造 | |
| KR100861509B1 (ko) | 전기적 및 열적으로 향상된 반도체 패키지 | |
| JP2806343B2 (ja) | マルチチップモジュールおよびそのチップキャリア | |
| JP2924364B2 (ja) | 集積回路用パッケージ | |
| JP2913500B2 (ja) | 半導体装置 | |
| JPS6130286Y2 (ja) | ||
| JPH04137739A (ja) | 混成集積回路 | |
| JPS5840339B2 (ja) | 高周波トランジスタ | |
| JP2701644B2 (ja) | 半導体装置 | |
| JP2512289B2 (ja) | 樹脂封止型半導体装置 |