JP2001502845A - 二重接地を有するrfパワー・パッケージ - Google Patents

二重接地を有するrfパワー・パッケージ

Info

Publication number
JP2001502845A
JP2001502845A JP10506929A JP50692998A JP2001502845A JP 2001502845 A JP2001502845 A JP 2001502845A JP 10506929 A JP10506929 A JP 10506929A JP 50692998 A JP50692998 A JP 50692998A JP 2001502845 A JP2001502845 A JP 2001502845A
Authority
JP
Japan
Prior art keywords
flange
package
conductive
power transistor
ground plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10506929A
Other languages
English (en)
Inventor
モラー,トマス,ダブリュ.
レイフトン,ラリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ericsson Inc
Original Assignee
Ericsson Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Inc filed Critical Ericsson Inc
Publication of JP2001502845A publication Critical patent/JP2001502845A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6644Packaging aspects of high-frequency amplifiers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 RFパワートランジスタ・パッケージ10が、多層pc板にあるヒート・シンクに取付くように構成され、且つセラミック基板18上に位置されたトランジスタ・チップ16から取付けフランジ30までの、セラミック基板を通らない、例えば、上部に取付けた金属リードをフランジに電気的に接続するためにセラミック基板の外面を金属メッキすることによる、直接上側電気接地経路を含む。トランジスタ・チップから取付けフランジまでの直接接地経路は、セラミック基板を通る、メッキしたビア孔34によっても形成される。上側接地経路は、取付けフランジがヒート・シンクに固着されたとき、多層pc板の中間接地基準層と接続し、トランジスタがこの中間層とヒート・シンクの両方で統一した接地電位と遭遇するようにも構成されている。この様にして、パワートランジスタ・パッケージは、pc板に取付けた他の素子と同じ基準電位に接地され、一方まだ接地経路ビア孔によってもたらされる高性能特性を有する。

Description

【発明の詳細な説明】 二重接地を有するRFパワー・パッケージ発明の分野 本発明は、無線周波数パワートランジスタ・パッケージの電気接地に関する。発明の背景 無線周波数(“RF”)パワートランジスタは、通信事業から家庭電子機器に 至るまで、例えば、高周波増幅器用として、産業界で多くの用途を持つ。そのよ うなトランジスタは、普通同じプリント回路(“pc”)板に取付けた他の回路 部品と関連して使うために、pc板に取付けるように設計されている。 典型的には、一つ以上のトランジスタ・セルがシリコン・ウェーハ上に作られ る(トランジスタ“チップ”と称する)。次に、このトランジスタ・チップは絶 縁層、通常、セラミック基板、に取付けられる。セラミック基板それ自体が取付 けフランジに取付けられ、基板とトランジスタチップの上に保護カバーが置かれ 、それによって部品トランジスタ“パッケージ”を作る。種々の電気伝導性(例 えば、金属)のリード線がパッケージに取付けられ、且つそこから延在し(即ち 、保護カバーの外側へ)、トランジスタ・チップの共通端子を外部回路素子、例 えば、このトランジスタ・パッケージと一緒にpc板にある素子に接続する。例 えば、バイポーラ接合形トランジスタに於いては、パッケージに取付けられたそ れぞれの電気的リード線がトランジスタ・チップのベース、エミッタおよびコレ クタに接続される。 単層pc板--即ち、板のそれぞれの上端面および下端面の間に誘電媒質の単一 層がある--は、典型的にはやはり基準接地である金属の下端面を有する。この下 端面は、通常、ねじまたは半田で(金属の)ヒート・シンクに結合されて、その 結果pc板の底とヒート・シンクがこのpc板に取付けられた回路素子に関して 同じ接地電位を有する。 単層pc板でトランジスタ・パッケージを接地に接続するために、二つの方法 の一つが使用される。第1の方法は、“上面”接地を設けることであり、一つ以 上の接地線がトランジスタ・チップのそれぞれのエミッタ、ベースまたはコレク タパッドを、通常、トランジスタ・チップに隣接するセラミック基板に取付けら れた“接地面”(“接地バー”としても知られる)に接続する。接地面はパッケ ージから延在している金属リードフレームの電気的一部である。このパッケージ がヒート・シンクに取付けられてから、リードフレームはそれぞれのpc板の上 面に半田付けまたはその他の方法で(例えば、ワイヤクリップ装置によって)結 合されてもよく、その場合に、接地(即ち、板の下面)への電気経路が設けられ る。この方法によって接地経路が達成されるが、必ずしもエミッタ(またはベー ス)共通位置の各々から均一な長さではない。 単層pc板でRFトランジスタ・パッケージを接地するためのもう一つの方法 は、セラミック基板にある、メッキした“ビア孔”を使うことによる。特に、ビ ア孔がセラミック基板の上面から取付けフランジの上面まで伸び且つ電気伝導性 材料、例えば、金属でメッキされ、それによってそれらに電流を流れさせる。再 び、一つ以上の接地線がトランジスタ・チップのそれぞれのエミッタ、ベースま たはコレクタパッドを接地面に接続する。この接地面は、ビア孔の直接上に設け られ且つそれと電気的接触をしていて、それで電流がこの接地面からビア孔を通 って取付けフランジヘ流れる。次に、この取付けフランジは、通常、ねじによっ て、金属のヒート・シンクに結合され、そのシンクは、上記のように、この板の 下面と同等電位である。トランジスタ・チップのそれぞれのエミッタ、ベースま たはコレクタパッドの各々が接地電位までほぼ同じ電気的距離にあり、それによ って好ましくないインダクタンスを減らすように、適正なビア孔の間隔が望まし い。 単層pc板用の前述の接地方法の内で、ビア孔は、接地(例えば、ヒート・シ ンク面)への電気経路が全トランジスタ装置にわたってより直接的且つ均一であ るので、性能の見地から一般的に勝れていると考えられる。他方、性能要件が許 せば、上面“リードフレーム”法は、ビア孔がなく、パッケージの製造が低廉で あるので好ましい。 部品サイズを減らす必要で、増幅器設計者は、多層pc板用RFパワートラン ジスタを開発することを余儀なくされていて、その場合、適正な接地が更に困難 になる。特に、多層pc板では、pc板のそれぞれの下面と上面の間に少なくと も二つ、しばしばそれ以上の誘電体絶縁材料の層があり、二つの誘電体層の間に 追加の金属層がある。この追加の金属層がpc板の上面に取付けられた部品のた めの接地基準として作用する。それで、この板の底がヒート・シンクに結合され ると、二つの接地面:--pc板の誘電体層間の金属層とヒート・シンクがある。 これら二つの接地面は接続されているが、pc板の上面に取付けられた部品は、 まだヒート・シンク表面の接地面より遥かに多く中間の金属層の接地面と“遭遇 ”する。 増幅器設計者が多層pc板のRFパワートランジスタを使う必要があり、その 性能要件が接地するために、即ち、接地経路全体にわたる共通リードのインダク タンスを最小にするために、メッキしたビア孔を別に使う必要があるとき、この RFパワートランジスタが、主な接地面としてそれが直接取付けられているヒー ト・シンクを使うのに対して、この板に取付けた他の回路素子が主な接地面とし て中間金属層を使うという問題がある。 特に、このRFパワートランジスタは、超高周波で作動し、それが二つの接地 面の間の好ましくない分離を生ずることがある。この分離は、トランジスタ電流 の高周波成分がpc板の中間金属層からヒート・シンクの底へ流れるのを妨げる 。次に、これがトランジスタを中間金属層でヒート・シンクと異なる電圧と“遭 遇”させる。同じpc板の種々の電気部品に対して異なる基準電圧を有すること が不安定性、低生産歩留りおよび一般的低信頼性に繋がることがある。 それで、多層pc板に使うように設計したRFパワートランジスタ・パッケー ジのための、特に、パッケージと支持回路装置の間の共通リードのインダクタン スが最小の接地方法を提供することは、好ましい目的である。発明の概要 本発明は、トランジスタ電流用接地への多重経路を有するRFパワートランジ スタ・パッケージを提供することによって、従来の接地技術の前述の障害を克服 する。 好適実施例に於いては、RFパワートランジスタ・パッケージが、中間(“接 地基準”)層を有する多層pc板にあるヒート・シンクに取付くように構成され ている。特に、パッケージは、セラミック基板上に位置するトランジスタ・チッ プから取付けフランジまでの、このセラミック基板を通らない、直上側電気接地 経路を含む。この上側接地経路は、それぞれのトランジスタ・チップ素子と取付 けフランジの間の共通リードのインダクタンスを最小にする方法で設けられるの が好ましい。例えば、ある好適実施例では、上部に取付けた金属リードフレーム をフランジに電気的に接続するために、セラミック基板の外側が金属メッキされ ている。代替好適実施例では、対称に配置された金属コネクタがそれぞれのリー ドフレーム・タブとフランジを接続する。トランジスタ・チップから取付けフラ ンジまでの直接接地経路は、セラミック基板を通るメッキしたビア孔によっても 形成される。 この発明の一般的面によれば、この上側接地経路は、取付けフランジがヒート ・シンクに固着されるとき、この多層pc板の中間接地基準層と接続するように も構成されている。それで、トランジスタがこの中間層とヒート・シンクの両方 で、--即ち、上側接地経路をヒート・シンクと中間接地層の両方に接続すること によって、統一した接地電位が見られる。この様にして、この好適パワー・パッ ケージ構成は、このpc板に取付けられた他の素子と同じ基準電位に接地され、 一方まだ接地経路ビア孔によってもたらされる高性能特性も有する。 本発明のこれおよびその他の側面、目的、利点および特徴は、添付の図面と共 に提示する以下の詳細な説明を検討すれば、当業者がより完全に理解し、評価す るだろう。図面の簡単な説明 図面は、本発明の好適実施例の設計および有用性の両方を図解する。これらの 図面で: 図1は、本発明の第1の観点による好適RFパワートランジスタ・パッケージ の平面図であり; 図2は、図1のRFパワートランジスタ・パッケージの側面図であり; 図3は、図1のRFパワートランジスタ・パッケージの取付けフランジの側面 図であり;および 図4は、本発明の別の観点による、代替好適RFパワートランジスタ・パッケ ージの側面図である。詳細な説明 図1を参照すると、RFパワートランジスタ・パッケージ10が、シリコン・ ダイ14上に作られた複数のトランジスタ・セル12を含み、それによってトラ ンジスタ・チップ16を形成する。トランジスタ・チップ16は、好ましくは、 例えば、酸化ベリリウムのように、電気的に絶縁性であるが、熱的に伝導性のセ ラミック配合物である、非導電性基板18の上面に取付けられる。やはりこの基 板18の上面に取付けられているのは、一つ以上の接地バー20で、それらはま とまってトランジスタ・チップ16のセル12用の共通接地面として作用する。 特に、第1の複数の線(図示せず)がそれぞれのトランジスタ・セル12の共通 “接地”(即ち、エミッタまたはベース)端子(図示せず)を接地バー20に接 続する。 共通(即ち、エミッタまたはベース)リード22が、それぞれ、非導電性基板 18の上面に取付けられ、且つそれから外方に伸び、そこで共通リード22が接 地バー20に電気的に接続されている。共通リード22は、四つのそれぞれの“ タブ”24を含み、それらは非導電性基板18から、分散した、好ましくは、対 称の様式で外方に伸び、パッケージ10が取付けられたpc板(図示せず)の上 面に配置された一つ以上の接地リード(図示せず)と電気的に接触するように構 成されている。 出力(コレクタ)リード26も、それぞれ、非導電性基板18の上面に取付け られ、且つそれから外方に伸び、そこでこの出力リード26は第2の複数の線( 図示せず)によってそれぞれのトランジスタ・セル12の一つ以上の出力(コレ クタ)端子(図示せず)に接続される。入力(即ち、ベースまたはエミッタ)リ ード28も、それぞれ、非導電性基板18の上面に取付けられ、且つそれから外 方に伸び、そこでこの入力リード28は第3の複数の線(図示せず)によって、 それぞれ、トランジスタ・セル12の一つ以上の入力(即ち、ベースまたはエミ ッタ)端子(図示せず)に接続される。 図2で最も良く分るように、非導電性基板18の底面は導電性取付けフランジ 30に取付けられ、そのフランジは、pc板構成(図示せず)のヒート・シンク (図示せず)に、例えば、それぞれのねじ孔32を通して固定する金属ねじ(図 示せず)によって、しっかりと取付けられるようにされている。複数の導電性メ ッキされたビア孔34が非導電性基板18のそれぞれ上面と底面の間を伸び、そ こでそれぞれのビア孔34が共通の接地面(即ち、接地バー20)から取付けフ ランジ30までの第1電気経路を形成する。 図3で最も良く分るように、取付けフランジ30の表面に溝または“くぼみ” 36が作られ、それに非導電性基板18が取付けられる。このくぼみ36は、製 造工程中、即ち、それぞれ非導電性基板18およびフランジ30の材料の熱膨張 係数が異なるために生ずる熱応力を緩和するために、基板18の両側に、開放( 即ち、非接触)領域38を提供するのが好ましい。 本発明の一面によれば、くぼみ36は、非導電性基板18に共通リード22の タブ24の各部分が、それぞれ、フランジ面35と同様なほぼ平坦な面上を伸び 且つそれと電気的接触をするような深さに“着座する”ように構成される。この 様にして、共通接地面(接地バー20)と取付けフランジ30の間に第2電気経 路ができ、ここで、この第2電気経路は、非導電性基板18に関して外部に位置 される。 図4を参照すると、トランジスタ・パッケージの代替好適実施例11では、取 付けフランジ40にはくぼみ36が設けられてなく、その代りに、ほぼ矩形の断 面形状を保持する。この場合、トランジスタ電流が取付けフランジ40に達する 第2接地経路が、それぞれの共通リードのタブ24の各々と取付けフランジ40 の間に伸びる導電性コネクタ42によって設けられてもよい。一つだけのタブ2 4とフランジ40の間の単一導電性コネクタ42が接地電流経路を提供するが、 確立した接地経路全体にわたる共通リードのインダクタンスを減らすために、そ れぞれのタブ24と取付けフランジ40の間にコネクタ44を使用するのが好ま しい。 その代りに、それぞれの共通リードのタブ24と取付けフランジ40の間の第 2接地経路は、非導電性基板18の一端面または両端面46を覆い、図4にはそ れが代替好適接地経路であることを示すために破線で描かれている、例えば、金 属メッキのような、導電性被膜44によって設けられてもよい。 しかして、トランジスタ・チップ16電流用の接地への多重経路を有するRF パワートランジスタ・パッケージ構成の好適実施例を開示した。本発明の実施例 および用途を図示し且つ説明したが、当業者には明白なように、ここで本発明の 概念から逸脱することなく更に多くの修正および用途が可能である。 従って、本発明の範囲は、添付の請求の範囲の精神以外に制限すべきでない。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FI,FR,GB,GR,IE,IT,L U,MC,NL,PT,SE),OA(BF,BJ,CF ,CG,CI,CM,GA,GN,ML,MR,NE, SN,TD,TG),AP(GH,KE,LS,MW,S D,SZ,UG,ZW),EA(AM,AZ,BY,KG ,KZ,MD,RU,TJ,TM),AL,AM,AT ,AU,AZ,BA,BB,BG,BR,BY,CA, CH,CN,CU,CZ,DE,DK,EE,ES,F I,GB,GE,GH,HU,IL,IS,JP,KE ,KG,KP,KR,KZ,LC,LK,LR,LS, LT,LU,LV,MD,MG,MK,MN,MW,M X,NO,NZ,PL,PT,RO,RU,SD,SE ,SG,SI,SK,SL,TJ,TM,TR,TT, UA,UG,UZ,VN,YU,ZW

Claims (1)

  1. 【特許請求の範囲】 1. RFパワートランジスタ・パッケージであって: 共通接地面に接続された一つ以上の接地端子を有するトランジスタ・チップに して、トランジスタ・チップと共通接地面が各々非導電性基板の第1面に取付け られたチップと; ヒート・シンクに取付けるように構成した導電性取付けフランジにして、非導 電性基板の第2面がフランジに取付けられ、基板がそれぞれの第1面と第2面の 間に伸び且つ共通接地面からフランジまでの第1電気経路を形成する複数の導電 性にメッキしたビア孔を有するフランジと; 基板の第1面から伸び、共通接地面に接続された導電性リードと; リードをフランジに接続し、導電性基板の外部に位置する第2電気経路と;を 有数するパッケージ。 2. 請求項1のRFパワートランジスタ・パッケージにおいて、フランジは、 第1面に配置され、且つ非導電性基板をリードの一部がフランジ面と同じ実質的 に平坦な面上を伸びるように着座させるように構成されたくぼみを有するパッケ ーン。 3. 請求項2のRFパワートランジスタ・パッケージにおいて、リードがフラ ンジと直接接触しているパッケージ。 4. 請求項1のRFパワートランジスタ・パッケージにおいて、第2電気経路 が非導電性基板の第3面上に配置された導電性メッキを有するパッケージ。 5. 請求項1のRFパワートランジスタ・パッケージにおいて、第2電気経路 がそれぞれのリードおよびフランジ間に配置された導電性コネクタを有するパッ ケージ。 6. 請求項1のRFパワートランジスタ・パッケージにおいて、第2電気経路 がそれぞれのリードおよびフランジ間に配置された複数の導電性コネクタを有す るパッケージ。 7. 請求項1のRFパワートランジスタ・パッケージにおいて、リードがパッ ケージが取付けられたpc板の上面に配置された接地リードと電気的に接触する ように構成されているパッケージ。 8. RFパワートランジスタ・パッケージであって: 共通接地面に接続された一つ以上の接地端子を有するトランジスタ・チップに して、トランジスタ・チップと共通接地面が各々非導電性基板の第1面に取付け られたチップと; ヒート・シンクに取付けるように構成された導電性取付けフランジにして、非 導電性基板の第2面がフランジに取付けられ、基板がそれぞれの第1面と第2面 の間に伸び且つ共通接地面からフランジまでの第1電気経路を形成する複数の導 電性にメッキされたビア孔を有するフランジと; 基板の第1面から伸び、共通接地面に接続された導電性リードと; 導電性基板の上に配置され、共通接地面からフランジへの第2電気経路を形成 する導電性メッキと;を有し、 リードがパッケージが取付けられたpc板の上面に配置された接地リードと電 気的に接触するように構成されているパッケージ。 9. 請求項8のRFパワートランジスタ・パッケージにおいて、フランジは、 非導電性基板をリードの一部が、それぞれ、フランジ面と同じ実質的に平坦な面 上を伸び且つ接触して着座させるように構成されたくぼみを有するパッケージ。
JP10506929A 1996-07-19 1997-07-02 二重接地を有するrfパワー・パッケージ Pending JP2001502845A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/684,474 1996-07-19
US08/684,474 US5889319A (en) 1996-07-19 1996-07-19 RF power package with a dual ground
PCT/US1997/010865 WO1998003999A1 (en) 1996-07-19 1997-07-02 Rf power package with a dual ground

Publications (1)

Publication Number Publication Date
JP2001502845A true JP2001502845A (ja) 2001-02-27

Family

ID=24748185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10506929A Pending JP2001502845A (ja) 1996-07-19 1997-07-02 二重接地を有するrfパワー・パッケージ

Country Status (11)

Country Link
US (1) US5889319A (ja)
EP (1) EP0912997B1 (ja)
JP (1) JP2001502845A (ja)
KR (1) KR100338655B1 (ja)
CN (1) CN1230290A (ja)
AU (1) AU4325997A (ja)
CA (1) CA2260823A1 (ja)
DE (1) DE69716081T2 (ja)
ES (1) ES2185046T3 (ja)
TW (1) TW358993B (ja)
WO (1) WO1998003999A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404065B1 (en) * 1998-07-31 2002-06-11 I-Xys Corporation Electrically isolated power semiconductor package
US6462413B1 (en) * 1999-07-22 2002-10-08 Polese Company, Inc. LDMOS transistor heatsink package assembly and manufacturing method
US6493861B1 (en) 1999-12-28 2002-12-10 Intel Corporation Interconnected series of plated through hole vias and method of fabrication therefor
JP2003521127A (ja) * 2000-01-28 2003-07-08 エリクソン インコーポレイテッド 多重アース信号路ldmos電力用パッケージ
US6586833B2 (en) * 2000-11-16 2003-07-01 Silicon Semiconductor Corporation Packaged power devices having vertical power mosfets therein that are flip-chip mounted to slotted gate electrode strip lines
US6583673B2 (en) * 2001-02-26 2003-06-24 Infineon Technologies Ag Stability enhanced multistage power amplifier
US6731002B2 (en) 2001-05-04 2004-05-04 Ixys Corporation High frequency power device with a plastic molded package and direct bonded substrate
US6727585B2 (en) 2001-05-04 2004-04-27 Ixys Corporation Power device with a plastic molded package and direct bonded substrate
US6674157B2 (en) 2001-11-02 2004-01-06 Fairchild Semiconductor Corporation Semiconductor package comprising vertical power transistor
US6566749B1 (en) 2002-01-15 2003-05-20 Fairchild Semiconductor Corporation Semiconductor die package with improved thermal and electrical performance
EP2741426B1 (en) 2011-08-01 2017-12-20 Murata Manufacturing Co., Ltd. High-frequency module
US9484222B2 (en) 2014-02-19 2016-11-01 Freescale Semiconductor, Inc. Semiconductor devices, semiconductor device packages, and packaging techniques for impedance matching and/or low frequency terminations
CN106252290B (zh) * 2016-07-06 2019-03-12 苏州能讯高能半导体有限公司 封装外壳及应用该封装外壳的电子元件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3649872A (en) * 1970-07-15 1972-03-14 Trw Inc Packaging structure for high-frequency semiconductor devices
US3713006A (en) * 1971-02-08 1973-01-23 Trw Inc Hybrid transistor
DE2510982A1 (de) * 1975-03-13 1976-09-30 Bosch Gmbh Robert Hybrides halbleiterbauelement
US3958195A (en) * 1975-03-21 1976-05-18 Varian Associates R.f. transistor package having an isolated common lead
US4042952A (en) * 1976-06-09 1977-08-16 Motorola, Inc. R. F. power transistor device with controlled common lead inductance
US4193083A (en) * 1977-01-07 1980-03-11 Varian Associates, Inc. Package for push-pull semiconductor devices
US4200880A (en) * 1978-03-28 1980-04-29 Microwave Semiconductor Corp. Microwave transistor with distributed output shunt tuning
US4213141A (en) * 1978-05-12 1980-07-15 Solid State Scientific Inc. Hybrid transistor
JPS5746662A (en) * 1980-09-04 1982-03-17 Toshiba Corp Semiconductor rectifier
US4495515A (en) * 1982-07-26 1985-01-22 At&T Bell Laboratories Electrically isolating two piece mounting washer arrangement
US4574879A (en) * 1984-02-29 1986-03-11 The Bergquist Company Mounting pad for solid-state devices
JPS60210853A (ja) * 1984-03-06 1985-10-23 Fujitsu Ltd 半導体装置
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5170337A (en) * 1992-01-29 1992-12-08 General Electric Company Low-inductance package for multiple paralleled devices operating at high frequency
US5406125A (en) * 1993-04-15 1995-04-11 Martin Marietta Corp. Semiconductor device having a metalized via hole

Also Published As

Publication number Publication date
AU4325997A (en) 1998-02-10
KR100338655B1 (ko) 2002-05-30
WO1998003999A1 (en) 1998-01-29
KR20010029445A (ko) 2001-04-06
EP0912997B1 (en) 2002-10-02
DE69716081T2 (de) 2003-02-06
US5889319A (en) 1999-03-30
DE69716081D1 (de) 2002-11-07
CN1230290A (zh) 1999-09-29
CA2260823A1 (en) 1998-01-29
ES2185046T3 (es) 2003-04-16
TW358993B (en) 1999-05-21
EP0912997A1 (en) 1999-05-06

Similar Documents

Publication Publication Date Title
US5075759A (en) Surface mounting semiconductor device and method
US6566749B1 (en) Semiconductor die package with improved thermal and electrical performance
US5488256A (en) Semiconductor device with interconnect substrates
US7411278B2 (en) Package device with electromagnetic interference shield
US20020014694A1 (en) Capsule for semiconductor components
JP2009239318A (ja) 高性能ボールグリッドアレイパッケージの最適回路設計レイアウト
US7508060B2 (en) Multi-chip semiconductor connector assemblies
JP2001502845A (ja) 二重接地を有するrfパワー・パッケージ
JP2001168234A (ja) 半導体チップ用の接地平面
US7528013B1 (en) Method for fabricating high performance leadframe in electronic package
EP0878025B1 (en) Semiconductor device with a high-frequency bipolar transistor on an insulating substrate
US5399906A (en) High-frequency hybrid semiconductor integrated circuit structure including multiple coupling substrate and thermal dissipator
JPH0563454A (ja) 半導体装置
JPH11168169A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
CN100401510C (zh) 半导体装置、半导体主体及其制造方法
JP2697547B2 (ja) 半導体集積回路装置
JPH05211274A (ja) リードフレーム及び半導体装置
JP2892687B2 (ja) 半導体素子用パツケージ
JP2583507B2 (ja) 半導体実装回路装置
JPH066512Y2 (ja) 集積回路パツケ−ジ
JPH0555418A (ja) 半導体集積回路装置
KR20040081173A (ko) 회로 칩의 단자를 외부 기준 전위에 도전 접속하는 장치
JPH05211279A (ja) 混成集積回路
JPS6327859B2 (ja)
JPS5861652A (ja) 半導体装置