KR100338655B1 - 이중 접지를 지닌 알에프 전력 패키지 - Google Patents

이중 접지를 지닌 알에프 전력 패키지 Download PDF

Info

Publication number
KR100338655B1
KR100338655B1 KR1019997000396A KR19997000396A KR100338655B1 KR 100338655 B1 KR100338655 B1 KR 100338655B1 KR 1019997000396 A KR1019997000396 A KR 1019997000396A KR 19997000396 A KR19997000396 A KR 19997000396A KR 100338655 B1 KR100338655 B1 KR 100338655B1
Authority
KR
South Korea
Prior art keywords
substrate
flange
conductive
lead
power transistor
Prior art date
Application number
KR1019997000396A
Other languages
English (en)
Other versions
KR20010029445A (ko
Inventor
라리 레이톤
Original Assignee
도날드 디. 먼둘
에릭슨 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도날드 디. 먼둘, 에릭슨 인크. filed Critical 도날드 디. 먼둘
Publication of KR20010029445A publication Critical patent/KR20010029445A/ko
Application granted granted Critical
Publication of KR100338655B1 publication Critical patent/KR100338655B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

RF 전력 트렌지스터 패키지(10)는 다중층 pc 기판에 히트 싱크를 실장하도록 구성되어 있고, 상부 실장 금속 리드를 플렌지에 전기적으로 접속하기 위해 세라믹 기판의 외면을 금속 도금함으로써 세라믹 기판을 통과하지 않고 세라믹 기판 (18)을 실장 플렌지(30)에 적합하게 위치한 트렌지스터 칩(16)으로부터 직접 상측 전기 접지 통로를 포함한다. 트렌지스터 칩으로부터 실장 플렌지로의 직접 접지는 세라믹 기판을 통해 도금된 비아 구멍(34)에 의해 제공된다. 상측 접지 통로는 실장 플렌지가 히트 싱크에 고정될 때, 다층 pc 기판의 중간 접지 기준층과 접촉하도록 구성되어 단일 접지 전위는 트렌지스터에 의해 미들층과 히트 싱크에서 나타난다. 이 방식에서, 전력 트렌지스터 패키지는 pc 기판에 부착된 기타의 부품과 같은 기준 전위에서 접지됨과 동시에 접지 통로 비아 구멍에 의해 제공된 고성능 특성을 지니게 된다.

Description

이중 접지를 지닌 알에프 전력 패키지{RF POWER PACKAGE WITH A DUAL GROUND}
무선 주파수("RF") 전력 트렌지스터는 예를들어, 고주파 증폭기로 이용하기 위해 통신에서 소비전자 제품에 이르기까지 산업분야에 널리 이용되고 있다. 이러한 트렌지스터는 인쇄회로("pc") 기판에 부착하도록 일반적으로 설계되어 동일한 pc 기판상에 설치된 또 다른 회로 부품과 관련하여 이용되도록 되어 있다.
일반적으로 하나 이상의 트렌지스터 셀이("트렌지스터"라고 하는) 실리콘 웨이퍼상에 구성되어 있다. 이 트렌지스터 칩은 다음 절연층, 일반적으로 세락믹 기판에 부착되어 있다. 이 세라믹 기판은 실장 플랜지에 자체적으로 부착되어 있고 보호 커버가 기판 및 트렌지스터 칩위에 위치함으로써 부품 트렌지스터 "패키지(package)"를 형성한다. 여러 전기 전도(예를들어, 금속) 리드(lead)가 패키지에 부착되어 이 패키지로부터(즉, 보호 커버 외측으로부터) 떨어져 연장하여 트렌지스터 칩의 공통 단자를 예를들어, 트렌지스터 패키지와 함께 pc 기판에 위치한 외부 회로부품에 접속한다. 예를들어, 바이폴라 접합형 트렌지스터에서, 이 패키지에 부착된 각각의 전기 리드가 트렌지스터 칩의 베이스, 에미터 및 컬렉터에 접속되어 있다.
기판의 상면과 저면 사이에 유전체형의 단일층이 있는 단일층 pc 기판은 일반적으로 기준 접지인 금속 저면을 지닌다. 이 저면은 통상적으로 나사와 납땜에 의해(금속) 히트 싱크에 접속되어 있어서, pc 기판과 히트 싱크의 바닥은 pc 기판에 부착된 어느 회로부품에 대해 동일한 접지 전위를 지닌다.
두개의 방법중 하나의 방법은 트렌지스터 패키지를 단일층 pc 기판의 접지에 접속하는데 이용된다. 제1방법은 "상부 측(top side)" 접지를 제공하는 것으로, 하나 이상의 접지 와이어가 각각 에미터, 베이스 및 컬렉터를 트렌지스터 칩 부근의 세라믹 기판에 일반적으로 부착된 ["접지된(guound bar)로 알려진]"접지 평면"에 접속한다. 접지 평면은 이 패키지로부터 연장한 금속 리드 프레임의 전기적인 부분이다. 패키지가 히트 싱크에 실장된 후, 리드 플레임은(예를들어, 와이어 클립 장치에 의해) 각각의 pc 기판의 상부에 용접되거나 그렇지 않으면 접속될 수 있는데, 접지에 대한 전기통로(즉, 기판의 저면)가 마련된다. 접지 통로가 이 방법으로 성취되어도, 각각의 공통 에미터(또는 베이스) 위치로부터 길이가 일정할 필요가 없다.
단일 층 pc 기판상에 있어서의 RF 트렌지스터 패키지를 접지하는 또 다른 방법은 세라믹 기판에 위치한 도금된 "비아 구멍(via hole)"을 이용하여 이루어진다. 특히, 비아 구멍은 세라믹 기판의 상면으로부터 실장 플렌지의 상면으로 연장하고 전기 도금체, 예를들어 "금속"으로 도금됨으로써 전류를 이들 비아 구멍을 통해 흐르게 한다. 다시, 하나 이상의 접지 와이어는 트렌지스터의 칩 에미터, 베이스 또는 컬렉터 패드를 접지 평면에 접속한다. 이 접지 평면은 비아 구멍에 직접 제공되어 이 비아 구멍과 전기적인 접촉을 하게 되어 전류가 접지 평면으로부터 비아 구멍을 통해 실장 플렌지에 흐른다. 실장 플렌지는 다음 상술했듯이, 나사에 의해 가판의 저면과 같은 등가 전위인 상술한 금속 히트 싱크에 접속된다. 비아 구멍의 적절한 공간은 트렌지스터 칩의 에미터, 베이스가 접지 전위에 대한 동일한 전기 거리를 위치하는 것이 바람직함으로써 원하지 않는 인덕턴스를 감소시킨다.
단일층 pc 기판에 대한 상술한 접지 방법중, 비아 구멍은 접지에 대한 전기 통로(예를들면, 히트 싱크면)가 전체 트렌지스터 장치에 걸쳐 매우 직접적이고 균일하기 때문에, 성능 예측면에서 일반적으로 우수하다고 간주된다. 한편, 성능 요건이 허용되는 경우, 상측 "리드 프레임" 방법은 비아 구멍없이 패키지를 제조하는데 저렴하기 때문에 바람직하다.
부품의 크기를 감소하기 위해, 증폭기 디자이너는 다층 pc 기판에 대한 RF 전력 트렌지스터 패키지를 개발을 강력히 추진하였는데, 적절한 접지 방법이 매우 어렵게 되었다. 특히, 다층 pc 기판에서는 다층의 pc 기판의 저면과 상면 사이에 두개 이상의 유전체가 있고 이 두개의 유전층 사이에는 부가적인 금속층이 위치하고 있다. 이 부가적인 금속층은 pc 기판의 상면에 실장된 접지 기준역할을 한다. 따라서, 기판의 저면은 히트 싱크와 정합되는 경우, 즉 pc 기판의 유전층간의 금속층과 히트 싱크와 같은 접지 평면이 두개가 된다. 이들 두개의 접지 평면이 접속되는 동안, pc 기판의 상면에 설치된 부품은 히트 싱크의 접지 평면보다 매우 많은 중간 금속층의 접지 평면에 있다는 것을 알 수 있다.
접지 통로에 걸쳐 공통 리드 인덕턴스를 최소화하기 위해, 성능 요건이 접지에 대한 도금된 비아 구멍을 이용해야 하는 다증층 pc 기판에 RF 전력 트렌지스터를 이용하는 것이 증폭기 설계자에 요구되는 경우에, RF 전력 트렌지스터 통로는 현저한 접지 평면으로 직접 부착된 히트 싱크를 이용하는 반면, 이 기판에 실장된 기타 회로부품은 현저한 접지 평면으로 중간 금속층을 이용해야 한다는 문제점을 안고 있다.
특히, RF 전력 트렌지스터는 고주파에서 작동함으로 두개의 접지 평면 사이에서 바람직하지 않은 절연이 야기된다. 이러한 절연은 pc 기판의 중간층으로부터 히트 싱크 저면으로의 트렌지스터의 고주파 성분이 흐르지 못하게 한다. 이에 의해 트렌지스터는 히트 싱크에서 보다 중간 금속층에서 상기한 전압을 나타낸다. 동일한 pc 기판에서의 여러 전기부품에 대해 상이한 기준전압을 가지기 때문에, 불안정해지고 생산성이 열화되고 신뢰성이 저하되게 된다.
따라서, 다층 pc 기판에 이용하기 위해 설계된 RF 트렌지스터 전력 패키지에 대한 접지 방법 및 패키지와 보조 회로간의 최소 공통 리드 인덕턴스를 지닌 접지방법을 제공하는 것이 바람직하다.
본 발명은 무선 주파수 전력 트렌지스터 패키지의 전기 접지에 관한 것이다.
도 1은 본 발명의 제1태양의 바람직한 RF 전력 트렌지스터 패키지의 상면도.
도 2는 도 1의 RF 전력 트렌지스터 패키지의 측면도.
도 3은 도 1의 전력 트렌지스터의 실장 플렌지의 측면도.
도 4는 본 발명의 또 다른 태양에 따른 또 다른 바람직한 RF 전력 트렌지스터 패키지의 측면도.
본 발명의 목적은 다중 통로를 지닌 RF 전력 트렌지스터 패키지에 트렌지스터 전류에 대한 접지를 제공함으로써 상술한 선행기술의 문제점을 해결하는 것이다.
바람직한 실시예에서, RF 전력 트렌지스터 패키지는 히트 싱크를 중간층("접지 기준층")을 지닌 다층 pc 기판에 실자하도록 구성되어 있다. 특히, 패키지는 세라믹 기판을 통하지 않고 세라믹 기판에 위치한 트렌지스터 칩으로부터 실장 플렌지로의 직접 상측 전기 접지 통로를 포함한다. 트렌지스터 칩 부품과 실장 플렌지 사이의 공통 리드 인덕턴스를 최소화하는 방식으로 이 상측 접지통로가 마련되는 것이 바람직하다. 예를들어, 바람직한 실시예에서, 리드 프레임으로부터 플렌지로 전기 전도하기 위해, 세라믹 기판의 외면이 금도금되어 있다. 대안적인 바람직한 실시예에서, 대칭으로 배치된 금속 커넥터는 리드 프레임 테브와 플렌지를 연결할 수 있다. 세라믹 기판을 통한 도금된 비아 구멍에 의해 트렌지스터 칩으로부터 실장 플렌지로의 직접 접지 통로가 마련된다.
본 발명의 일반적인 태양에 따라, 실장 플렌지가 히트 싱크에 고정될 때, 다층 pc 기판의 중간 접지 기준층과 접속하도록 상측 접지통로가 마련되어 있다. 중간층과 히트 싱크 모두에 있어서의 트렌지스터에 의해 단일의 접지 전위를 알 수 있다. 즉, 상측 접지 통로는 히트 싱크와 중간 접지층에 접속되어 있다. 이러한 방식에서, 바람직한 전력 패키지 구성은 pc 기판에 부착된 기타의 부품과 동일한 기준 전위로 접지되어 있는 동안 접지 통로 비아 구멍에 의해 제공되는 성능 특성이 높게된다.
본 발명의 기타 태양, 목적, 장점 및 특성을 수반한 도면을 참고로 하면서 상세히 설명함으로써 당업자는 이를 이해시키는데 용이할 것이다.
도 1은 RF 전력 트렌지스터 패키지(10)를 도시한 것으로 이는 실리콘 다이(14)에 조직된 다수의 트렌지스터 셀(12)을 포함함으로써, 트렌지스터 칩(16)을 형성한다. 이 트렌지스터 칩(16)은 비전도 기판(18)의 상면에 부착되어 있고, 이 비전도 기판은 전기적으로 절연되어 있지만 베릴륨 산화물과 같은 열인 전도 세라믹 혼합물인 것이 바람직하다. 기판(18)의 상면에는 또한, 적어도 접지바(20)가 부착되어 있는데, 이 접지바는 트렌지스터 칩(16)의 셀(12)에 의한 공통 접지로 총괄적으로 작용한다. 특히, 제1다수의 와이어(도시하지 않음)는 각 트렌지스터 셀(12)의 공통 접지(즉, 에미터 또는 베이스) 단자(도시하지 않음)를 접지바(들)(20)에 접속시킨다.
공통(즉, 베이스 또는 에미터) 리드(22)는 비전도 기판(18)의 상면에 부착되어 이로부터 바깥쪽으로 연장되어 있다. 이 공통 리드(22)는 접지바(들)(20)에 전기적으로 접속되어 있다. 공통 리드(22)는 4개의 "테브"(24)를 포함하는데, 이 테브는 분산된 바람직하기로는 대칭 방식으로 비전도 기판(18)으로부터 바깥쪽으로 연장되어 패키지(10)가 부착된 pc 기판(도시하지 않음)의 상면에 배설된 하나 이상의 접지 리드(도시하지 않음)와 전기 접속하도록 구성되어 있다.
출력(컬렉터) 리드(26)는 비전도 기판(18)에 부착되어 이로부터 바깥쪽으로 연장되어 있으며, 이 출력 리드(26)는 제2다수의 와이어(도시하지 않음)에 의해 각각의 트렌지스터 셀(12)의 하나 이상의 출력(컬렉터) 단자(도시하지 않음)에 접속되어 있다. 입력(즉, 베이스 또는 에미터) 리드(28)는 또한, 비전도기판(18)에 부착되어 이로부터 바깥쪽으로 연장되어 있다. 이 입력 리드(28)는 제3의 다수의 와이어(도시하지 않음)에 의해 트렌지스터 셀(12)의 하나 이상의 입력(즉, 베이스 또는 에미터) 단자(도시하지 않음)에 접속되어 있다.
도 2에 자세히 도시되어 있듯이, 비전도체(18)의 저면은 전도 실장 플렌지 (30)에 부착되어 있고, 이 전도 실장 플렌지는 각각의 나사 구멍(32)을 통해 고정된 금속 나사(도시하지 않음)에 의해 pc 기판 구성(도시하지 않음)의 히트 싱크(도시하지 않음)에 고정할 수 있게 실장되어 있다. 다수의 전도적으로 도금된 비아 구멍(via hole)(34)은 전도기판(18)의 각각의 상면과 하면 사이를 연장하고 있다. 그리고, 각각의 이 비아 구멍(34)은 공통 접지 평면[즉, 접지바(들)(20)]로부터 실장 플렌지(30)로의 제1전기통로를 형성한다.
도 3에 자세히 도시되어 있듯이, 홈 또는 "우물"(36)이 비전도 기판(18)이 부착된 실장 플렌지(30)의 면(35)에 형성되어 있다. 우물(36)은 제조 과정동안 비전도 기판(18)과 플렌지(30) 재료의 상이한 열팽창 계수에 의해 야기된 상대적인 열스트레스를 감소시키기 위해 기판(18)의 양측상에 개방(즉, 비접점)영역(38)에 제공되는 것이 바람직하다.
본 발명의 일태양에 따라, 우물(36)은 공통 리드(22)의 각각 테브(24)의 각각의 부분이 평면에 연장하게 하고 플렌지면(35)과 전기 접점하도록 하는 깊이로 비전도 기판(18)을 착좌하도록 구성되어 있다. 이 방식에서, 제2전기통로가 공통 접지 평면[접지바(들)(20)]과 실장 플렌지(30) 사이에 형성되어 있고, 이 제2전기통로는 비전도 기판(18)에 대해 외부적으로 위치되어 있다.
도 4는 트렌지스터 패키지(11)의 또 다른 바람직한 실시예를 도시한 것으로, 실장 플렌지(40)에는 우물(36)이 마련되어 있지 않지만, 대신 실질적으로 장방형의 단면이 형성되어 있다. 예를들어, 실장 플렌지(40)에 이르도록 트렌지스터 전류에 대한 제2접지통로는 각각의 공통 리드 테브(24)와 실장 플렌지(40) 사이에 연장한 전도 커넥터(42)에 의해 마련될 수 있다. 하나만의 테브(24)와 플렌지(40) 사이의 단일 전도 커넥터(42)가 접지 전류 통로를 마련할지라도, 각각의 테브(24)와 실장 플렌지(40) 사이에서 커넥터(44)를 이용하여 설정된 접지통로에 걸쳐 공통리드 인덕턴스를 감소시키는 것이 바람직하다.
대안적으로, 각각의 공통 테브(24)와 실장 플렌지(40) 사이의 제2접지 통로는 금속 도금과 같은 전도 코팅(44)에 의해 도 4에서 점선으로 표시된 비전도 기판(18)의 일 또는 양단면(46)을 커버함으로써 제공되어 또 다른 바람직한 접지 통로를 형성한다.
따라서, 바람직한 실시예는 트렌지스터 칩(16) 전류에 대해 다수의 접지 통로를 지닌 RF 전력 트렌지스터 패키지 구성을 개시하고 본 발명의 실시예 및 응용은 설명했을 지라도 본 발명의 정신내에서 여러 수정과 변경이 가능하다.
따라서, 본 발명의 범위는 수반한 클레임의 정신내에서 가능하다.

Claims (9)

  1. 트렌지스터 칩과 공통 접지 평면은 비전도기판의 제1면에 부착되어 있으며,
    공통 접지 평면에 접속된 하나 이상의 접지 단자를 지닌 트렌지스터 칩과;
    비전도 기판의 제2면은 플렌지에 부착되어 있고, 기판은 제1면 제2면 사이에 연장하여 공통 접지 평면으로부터 플렌지까지 제1전기통로를 형성하는 전도적으로 도금된 비아 구멍을 지니며,
    히트 싱크에 부착되도록 구성된 전기 실장 플렌지와;
    상기 기판의 제1면으로부터 연장되어 공통 접지 평면에 접속된 전도 리드와;
    제2전기통로는 비전도 기판 외부에 위치하고 있으며,
    상기 리드를 상기 플렌지에 접속하는 제2전기통로를 구비한 것을 특징으로 하는 RF 전력 트렌지스터 패키지.
  2. 제1항에 있어서, 플렌지는 제1면에 위치하여 비전도기판을 착좌하도록 구성된 우물을 지니며 리드의 부분이 플렌지면으로서의 평면상의 기판으로부터 연장한 것을 특징으로 하는 RF 전력 트렌지스터 패키지.
  3. 제2항에 있어서, 상기 리드는 플렌지와 직접 접촉하는 것을 특징으로 하는 RF 전력 트렌지스터 패키지.
  4. 제1항에 있어서, 제2전기통로는 비전도 기판의 제3면에 걸쳐서 배설된 전도 도금을 포함하는 것을 특징으로 하는 RF 전력 트렌지스터 패키지.
  5. 제1항에 있어서, 제2전기통로는 각각의 리드와 플렌지간에 배치된 전도 커넥터를 구비한 것을 특징으로 하는 RF 전력 트렌지스터 패키지.
  6. 제1항에 있어서, 전기 통로는 각각의 리드와 플렌지 사이에 배치된 다수의 전도 커넥터를 포함하는 것을 특징으로 하는 RF 전력 트렌지스터 패키지.
  7. 제1항에 있어서, 리드는 패키지 부착된 pc 기판의 상면에 배치된 접지리드와 전기접촉하도록 구성된 것을 특징으로 하는 RF 전력 트렌지스터 패키지.
  8. 트렌지스터 칩과 공통 접지 평면은 비전도 기판의 제1면에 부착되어 있으며, 상기 공통 접지 평면에 접속된 하나 이상의 접지 단말을 지닌 트렌지스터 칩과;
    비전도 기판의 제2면은 플렌지에 부착되어 있고, 이 기판은 제1면과 제2면 사이에 연장하여 공통 접지 평면으로부터 플렌지로 제1전기통로를 형성하는 다수의 전도적으로 도금된 비아 구멍을 지니며, 히트 싱크에 부착되도록 구성된 전도 실장 플렌지와;
    기판의 제1면으로부터 연장하여 공통 접지 평면에 접속된 전도 리드와;
    리드는 패키지가 부착된 pc 기판의 상면에 배설된 접지 리드와 전기 접촉하도록 구성되어 있으며, 비전도 기판의 제3면에 걸쳐 배치되어 공통 접지 평면으로부터 플렌지로 제2전기통로를 형성하는 전도 도금을 구비한 것을 특징으로 하는 RF 전력 트렌지스터 패키지.
  9. 제8항에 있어서, 상기 플렌지는 리드의 부분이 플렌지와 실질적인 평면상에 연장하여 이 플렌지에 접속되도록 비전도 기판을 착좌하도록 구성된 우물을 지닌 것을 특징으로 하는 RF 전력 트렌지스터 패키지.
KR1019997000396A 1996-07-19 1997-07-02 이중 접지를 지닌 알에프 전력 패키지 KR100338655B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/684,474 US5889319A (en) 1996-07-19 1996-07-19 RF power package with a dual ground
US08/684,474 1996-07-19

Publications (2)

Publication Number Publication Date
KR20010029445A KR20010029445A (ko) 2001-04-06
KR100338655B1 true KR100338655B1 (ko) 2002-05-30

Family

ID=24748185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997000396A KR100338655B1 (ko) 1996-07-19 1997-07-02 이중 접지를 지닌 알에프 전력 패키지

Country Status (11)

Country Link
US (1) US5889319A (ko)
EP (1) EP0912997B1 (ko)
JP (1) JP2001502845A (ko)
KR (1) KR100338655B1 (ko)
CN (1) CN1230290A (ko)
AU (1) AU4325997A (ko)
CA (1) CA2260823A1 (ko)
DE (1) DE69716081T2 (ko)
ES (1) ES2185046T3 (ko)
TW (1) TW358993B (ko)
WO (1) WO1998003999A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404065B1 (en) * 1998-07-31 2002-06-11 I-Xys Corporation Electrically isolated power semiconductor package
US6462413B1 (en) * 1999-07-22 2002-10-08 Polese Company, Inc. LDMOS transistor heatsink package assembly and manufacturing method
US6493861B1 (en) * 1999-12-28 2002-12-10 Intel Corporation Interconnected series of plated through hole vias and method of fabrication therefor
JP2003521127A (ja) * 2000-01-28 2003-07-08 エリクソン インコーポレイテッド 多重アース信号路ｌｄｍｏｓ電力用パッケージ
US6653691B2 (en) 2000-11-16 2003-11-25 Silicon Semiconductor Corporation Radio frequency (RF) power devices having faraday shield layers therein
US6583673B2 (en) * 2001-02-26 2003-06-24 Infineon Technologies Ag Stability enhanced multistage power amplifier
US6727585B2 (en) 2001-05-04 2004-04-27 Ixys Corporation Power device with a plastic molded package and direct bonded substrate
US6731002B2 (en) 2001-05-04 2004-05-04 Ixys Corporation High frequency power device with a plastic molded package and direct bonded substrate
US6674157B2 (en) 2001-11-02 2004-01-06 Fairchild Semiconductor Corporation Semiconductor package comprising vertical power transistor
US6566749B1 (en) 2002-01-15 2003-05-20 Fairchild Semiconductor Corporation Semiconductor die package with improved thermal and electrical performance
EP2741426B1 (en) 2011-08-01 2017-12-20 Murata Manufacturing Co., Ltd. High-frequency module
US9484222B2 (en) 2014-02-19 2016-11-01 Freescale Semiconductor, Inc. Semiconductor devices, semiconductor device packages, and packaging techniques for impedance matching and/or low frequency terminations
CN106252290B (zh) * 2016-07-06 2019-03-12 苏州能讯高能半导体有限公司 封装外壳及应用该封装外壳的电子元件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3649872A (en) * 1970-07-15 1972-03-14 Trw Inc Packaging structure for high-frequency semiconductor devices
US3713006A (en) * 1971-02-08 1973-01-23 Trw Inc Hybrid transistor
DE2510982A1 (de) * 1975-03-13 1976-09-30 Bosch Gmbh Robert Hybrides halbleiterbauelement
US3958195A (en) * 1975-03-21 1976-05-18 Varian Associates R.f. transistor package having an isolated common lead
US4042952A (en) * 1976-06-09 1977-08-16 Motorola, Inc. R. F. power transistor device with controlled common lead inductance
US4193083A (en) * 1977-01-07 1980-03-11 Varian Associates, Inc. Package for push-pull semiconductor devices
US4200880A (en) * 1978-03-28 1980-04-29 Microwave Semiconductor Corp. Microwave transistor with distributed output shunt tuning
US4213141A (en) * 1978-05-12 1980-07-15 Solid State Scientific Inc. Hybrid transistor
JPS5746662A (en) * 1980-09-04 1982-03-17 Toshiba Corp Semiconductor rectifier
US4495515A (en) * 1982-07-26 1985-01-22 At&T Bell Laboratories Electrically isolating two piece mounting washer arrangement
US4574879A (en) * 1984-02-29 1986-03-11 The Bergquist Company Mounting pad for solid-state devices
JPS60210853A (ja) * 1984-03-06 1985-10-23 Fujitsu Ltd 半導体装置
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5170337A (en) * 1992-01-29 1992-12-08 General Electric Company Low-inductance package for multiple paralleled devices operating at high frequency
US5406125A (en) * 1993-04-15 1995-04-11 Martin Marietta Corp. Semiconductor device having a metalized via hole

Also Published As

Publication number Publication date
AU4325997A (en) 1998-02-10
EP0912997B1 (en) 2002-10-02
TW358993B (en) 1999-05-21
CA2260823A1 (en) 1998-01-29
EP0912997A1 (en) 1999-05-06
US5889319A (en) 1999-03-30
KR20010029445A (ko) 2001-04-06
CN1230290A (zh) 1999-09-29
WO1998003999A1 (en) 1998-01-29
DE69716081D1 (de) 2002-11-07
JP2001502845A (ja) 2001-02-27
DE69716081T2 (de) 2003-02-06
ES2185046T3 (es) 2003-04-16

Similar Documents

Publication Publication Date Title
US5488256A (en) Semiconductor device with interconnect substrates
US5075759A (en) Surface mounting semiconductor device and method
US5235208A (en) Package for microwave integrated circuit
US20020014694A1 (en) Capsule for semiconductor components
JP3051011B2 (ja) パワ−モジュ−ル
KR100338655B1 (ko) 이중 접지를 지닌 알에프 전력 패키지
US7714428B2 (en) High power semiconductor package and method of making the same
US5307237A (en) Integrated circuit packaging with improved heat transfer and reduced signal degradation
JPH02180056A (ja) 多機能接地面
JPH1174433A (ja) 半導体装置
US4949220A (en) Hybrid IC with heat sink
JP3164658B2 (ja) 電子回路装置
JP2848068B2 (ja) 半導体装置
JP2004519849A (ja) 電源モジュール装置と支持手段上に搭載される集積回路とを備える装置
US4992851A (en) Characteristic impedance-correct chip carrier for microwave semiconductor components
KR100262711B1 (ko) 고주파 증폭기
EP0117434A1 (en) Hybrid microwave subsystem
EP0878025B1 (en) Semiconductor device with a high-frequency bipolar transistor on an insulating substrate
US4996588A (en) Device for interconnection and protection of a bare microwave component chip
US5751555A (en) Electronic component having reduced capacitance
US5399906A (en) High-frequency hybrid semiconductor integrated circuit structure including multiple coupling substrate and thermal dissipator
JPH07263581A (ja) 半導体チップ用合成樹脂製ｓｍｄ容器
GB2248346A (en) Multilayer semiconductor circuit module
EP1149419B1 (en) Multi-chip module for use in high-power applications
US5650665A (en) Hybrid integrated circuit device including circuit patterns of different conductivity and circuit elements mounted on an insulating substrate

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee