JPH02180056A - 多機能接地面 - Google Patents

多機能接地面

Info

Publication number
JPH02180056A
JPH02180056A JP1290952A JP29095289A JPH02180056A JP H02180056 A JPH02180056 A JP H02180056A JP 1290952 A JP1290952 A JP 1290952A JP 29095289 A JP29095289 A JP 29095289A JP H02180056 A JPH02180056 A JP H02180056A
Authority
JP
Japan
Prior art keywords
ground plane
conductors
semiconductor device
conductor
multifunctional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1290952A
Other languages
English (en)
Inventor
Jack A Schroeder
ジャック・エイ・シュローダー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH02180056A publication Critical patent/JPH02180056A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49589Capacitor integral with or on the leadframe
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861Lead-frames fixed on or encapsulated in insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、複数の絶縁分離セグメントからなる接地面
を具備する複数の接続された電気的導体に対する多機能
接地面に関し、複数の接続された導体よりも低いインピ
ーダンスを具備する別の導体(alternate c
onductors)を提供するものであり、より具体
的には本発明は、集積回路のような電気的デバイスに結
合された複数の導体に対する多機能接地面に関し、そこ
ではこの接地面は、集積回路へのより低いインピーダン
ス導電性パス(conductive path)を供
給する複数の絶縁分離部分を含んでいる。
〔従来の技術〕
集積回路のような電気的デバイスの複雑さが増加するに
つれて、その構成部品のサイズ(size)は対応して
小さ《なり、集積回路の動作を可能にするため集積回路
に接続、または、結合される電気的導体またはリードの
数は、その数を増し、対応してそのサイスは小さくなる
。例えば、現在ては1つの集積回路が、そこに接続され
る数百の導体またはリードを持つのはきわめて普通で、
典型的にこれらは、わずかに約hミルの厚さしかないが
、約2ミルの幅を持ち、互いに約2ミルの間隔である。
これらの小導体はかなりの値のインピーダンスを持つの
で、その集積回路へ動作電力を供給する導体の長さ方向
に沿ってかなりの電圧降下が生ずる。さらには、DC(
直流)動作電流の変動はこれらの導体の高インピーダン
スによりスイッチング雑音を発生する。さらに加えて、
これらの導体の間の容量性結合はその集積回路に対して
人出力する信号ライン(線)上のクロストーク結合を発
生する。従来の技術において今までは、複数の導体と結
合された接地面は導体間の容量性結合を減少するために
用いられており結果として信号ライン」二のクロストー
ク結合を減少していた。この接地面はまた、集積回路に
エネルギーを供給するために使用される、DC(直流電
源)供給源の片側の導体として利用された。
〔発明が解決しようとする課題〕
本発明の目的は、複数の絶縁分離セグメントからなる接
地面を具備する複数の接続された電気的導体に対する多
機能接地面を提供し、複数の接続された導体よりも低い
インピーダンスを具備する別の導体(alternat
e conductors)を提供するものであり、よ
り具体的には集積回路のような電気的デバイスに結合さ
れた複数の導体に対する多機能接地面を提供することで
あり、そこではこの接地面は、集積回路へのより低いイ
ンピーダンス導電性パス(conductive pa
th)を供給する複数の絶縁分離部分を含んでいる。
〔課題を解決するための手段〕
本発明にもとづく多機能接地面は、複数の導体に結合さ
れた接地面により達成され、また、複数の電気的に絶縁
分離されたセグメント、または、部分を含む。複数の導
体は、そのI端において、集積回路のような電気的デバ
イスに接続、または、結合される。導体の内のあるもの
を、接地面の内の選択されたある分離部分と選択的に電
気的接続することにより、集積回路に信号を加え、また
は、集積回路より信号を受けるために、より低いインピ
ーダンスパスを供給することはもちろん、同様に、その
集積回路に動作電力を供給するために、より低いインピ
ーダンスパスが提供されている。
集積回路へ、また集積回路よりのより低いインピーダン
スパスの提供に加えて、セグメント化された接地面はま
た、複数の結合された電気的導体に対して1つの接地面
の機能を演する。
〔実施例〕
第1図を参照すると、集積回路11のような1つの電気
的なデバイスが図示されている。集積回路11は一般に
はその周辺に複数の接続パッドI3を具備する1つのプ
レーナ形状のデバイスであり、そのパッドは集積回路に
動作電力15が加えられるのを可能にし、集積回路11
に動作信号が加えられ、また、そこより動作信号が発生
されることを可能にする。集積回路11のまわりには、
多数の電気的導体14が取りまいている。集積回路11
に隣接する導体14の端部(end)は、いくつもの既
知の手段により、パッド13に接続される。例えば、導
体I4の端部は、い(つもの既知プロセスに従って、温
度及び/または圧力の手段により、パット13に直接的
に接続できる。さらに加えて、導体14の端部は、既知
の技術に従って、薄いワイヤ(図示されていない)の手
段によってパッド13に結合できる。集積回路11より
遠く隔った導体14の端部は、金属性リードフレーム(
図示されていない)に延長して伸ばすこともでき、或い
はテープ自動ホンディング(TAB)アセンブリ(ta
pe automated bonding(TAB)
assembly)に対して伸ばし、また、その一部分
とすることもでき、既知のピンクリッドアレイ(pin
grid array)(PGA)アセンブリに伸ばし
、また、その一部分とすることもでき、集積回路に電気
的に接続のための、マルチチップアセンブリの一部分と
することもでき、または、いくつもの他の既知のコネク
タ及び/またはパッケーンンク技術の一部分とすること
もてきる。電気的導体14のサイズが物理的に小さいた
め電気的導体14は、集積回路11に対して加えられる
動作電圧及び電流(動作電力) 15に対して著しいイ
ンピーダンスを表現し、導体14の長さ方向に沿ってか
なりの望ましくない電圧降下をおこす。さらに加えて、
導体14の間の容量性結合は、集積回路11に信号を加
え、かつ/或いはそれより信号を受ける導体14上での
クロストーク(cross talk)を引きおこす。
さらにまた導体I4のインピーダンスは、集積回路II
に加えられるDC,動作電流(動作電力)15が変動す
る時に、スイッチング雑音を発生する。
導体14の間の容量性クロストーク結合は、また集積回
路11を囲み、複数の導体■4に隣接して位置する接地
面20により減少される。従来の技術では今までこの接
地面20は電気的に導電性材料から形成された一体成型
部品(unitary piece)であった。
この接地面20は、信号ライン(線)として使用され、
またときには、集積回路11に加えられる動作電圧(動
作電力) 15用の端子の一方に対するリターン導体(
接地導体)として働く電気的導体14上のクロストーク
結合を減少した。
本発明に従って接地面20は、複数の電気的に絶縁分離
された接地面部分21よりなる。これらの絶縁分離され
た接地面部分21は、集積回路11に隣接する一部分を
持ち、電気的導体14の部分と同様に瞠集積回路より外
側に伸びる別の部分を持っている。
接地面20の厚さは、電気的導体14の厚さと実質的に
等しくてもよい。しかしながら、接地面20の絶縁分離
された接地面部分21の幅は、電気的導体14よりもか
なり広(、それにより、電気的導体14よりも非常に低
い電気的インピーダンスを供給する。
セグメント化された接地面20は導体■4と電気的に絶
縁分離されかつポリイミドのような何らかの適当な材料
から形成される絶縁層16の手段により導体14と実質
的に平行に維持されている。絶縁材料はその上に選・択
的に配置されたピアス(vias)18を具備し、それ
は、銅のような導電性材料t9により充填され或いはメ
ツキされている。絶縁層16の対向する両面]二に結果
として形成された銅のような導電性材料19の各端部(
end)は、絶縁分離された接地面部分21の内の選択
された1つのもの、及び、選択された電気的導体14に
接続される。これは、いくつもの既知プロセスにもとづ
き行なわれ、プロセスでは、圧力及び/または温度が電
気的導体14及び接地面20に加えられ、それらとピア
ス(ViasN8の中の導電性材料I9との間に良好な
電気的接続を形成する。選択された接地面部分21を選
択された導体14に接続する別の方法は、回路基板産業
において既知のメツキ貫通穴加工技術(1)fated
through hole techniques)を
用いることによって行なわれるであろう。
説明だけの目的のために、ピアス(vias)18の中
の導電性材料I9の絶縁分離された接地面部分21との
近似的な接触点は、絶縁分離された接地面部分2I上の
ドツト(dots)22により図示されている。当業技
術者には明らかなように、ドツト22は、接地面20の
絶縁分離されたセグメントとしての接地面部分21の」
二には物理的には存在しない。
第1図は分解組立図でそのアセンブリを図示しているが
、接地面20、絶縁層16及び電気的導体14は、1つ
の薄い積層板を形成し、その厚さは、導体14、絶縁層
16、及び接地面20のセグメントとしての接地面部分
21の厚さにより決定される。−度パッド13により導
体14に接続されれば、集積回路11はそれがその中で
使用されるパッケージによって、適当なカバリング(c
over ing )または被覆(coa−tjng)
により保護されうる。例えば、集積回路II及び接続さ
れた導体14及びセグメント化された接地面20は、既
知のTAB、 PGA、プラスチックカプセル封止(e
ncapsulation)または他の技術によってパ
ッケージ封止されていてもよい。集積回路11がプラス
チックでカプセル封止される時には、周囲のセグメント
化された接地面20及び下にしかれた電気的導体14を
完全に囲みかつカプセル封止することもまたオプション
として行なわれてもよい。
本発明に従って、ピアス(viasH8の中の電気的導
電性材料19は、半導体ダイに隣接する部分において接
地面セグメントを、下地電気的導体14に電気的に接続
するために使用できる。同様に集積回路11より離れた
、または、遠く隔った絶縁分離された接地面20の接地
面部分2Iの端部(end)は、同じ導体14に接続さ
れ、それにより、それが接続される(接地面セグメント
21Bを参照)セグメント化された接地面部分21に平
行な導体14を含む、集積回路11に対するパス(pa
th)を供給する。逆に、電気的導体】4は、絶縁分離
された接地面部分21にそれを接続する2つのピアス(
vias)18の中間を切断できるので、集積回路11
へのパス(path)は絶縁分離された接地面部分21
(導体14Aを参照)により作られる。単一の導体14
の電流導通容量が接地面部分21 (接地面部分21A
を参照)に対する信頼できる接続を供給するのに不十分
である時には、同様に1つ以上の導体即ち、複数の導体
I4が同一の接地面部分21へ接続されていてもよい。
さらに、接地面部分21は2つまたはそれ以上のピアス
(vias)18 (接地面部分21Aを参照)により
下地導体I4に、その一端または両端で接続可能である
。今や明白であるように、動作電圧及び電流、そこに加
えられる信号、そこより受けられる信号等に対する集積
回路11へのアクセス(access)は、導体I4、
接地面20の絶縁分離されたセグメントとしての接地面
部分21に並列な導体14、または、接地面20の種々
のセグメントとしての接地面部分21、のどんな組合せ
によっても供給可能である。
第2図を参照すると、集積回路11上の2つのパッド1
3への接続回路図が図示されている。集積回路llへの
一方の接続はインピーダンスZlを持チ、集積回路への
他方の接続はインピーダンスZ2を持つ。もしも集積回
路への接続が導体I4によって行なわれるのであるなら
ば、Zl及びZ2は相対的に高インピーダンスとなるで
あろう。しかしながら、このインピーダンスは、集積回
路■1への接続が絶縁分離された接地面20の接地面部
分21の内の1つによって行なわれるのであるならば、
著しく減少できるであろう。
従って、絶縁分離された接地面部分21を介して集積回
路11に動作電圧及び電流(動作電力) 15を加える
ことによって、そこへのインピーダンスは実質的に減少
され、それにより、そこを隔てて通る結果としての電圧
降下は減少化されるであろう。
そしてDC動作電流(動作電力)I5におけるとのよう
な変動によってもおきうるスイッチンク雑音もまた低減
化するであろう。信号を集積回路11に供給し、集積回
路11より信号を受けるために、接地面部分21の使用
はまた、そのような信号に低インピータンスパスを提供
する。これは、出力信シシ・が実質的に相当量の電流を
含むスマーI・パワーデバイス(smart powe
r devices)に関して特に取要である。
今や明白なとおり、電気的な導体I4に対して選択的に
電気的接続か可能な絶縁分離された接地面部分21は、
低インピータンスパスによって集積回路11にアクセス
し、または、集積回路11からの情報または信号を導き
出すためにその様々な組み合わせを可能にしている3、
集積回路11に対して、またそれより、低インピータン
スを供給するのに加えて、絶縁分離された接地面部分2
1はひとまとめに考えて、複数の導体14に7・]シて
1つの接地面20を構成する。これは、集積回路11に
信弓を搬送し、または、それより信号を受ける導体14
の間の漏話を結果として減少する、導線14間のクロス
ト−り結合キャパシタンスの値を減少化する。逆に、集
積回路11に隣接する接地面21の部分は、導体14を
介する代わりに、パットI3に直接的に接続することも
てきる。
記述されたこの発明に対して前記特許請求の範囲に定義
された発明の精神及び展望範囲より逸脱することなく種
々の変更や修正を行なうことは当業技術者にとって容易
であり、明瞭であろう。
【図面の簡単な説明】
第1図は、本発明にもとづ(接地面電気的導体アセンフ
リからなる多機能接地面の1つの分解組立等角投影図(
exploded isometric view)で
ある。 第2図は、本発明の接地面導体アセンフリからなる多機
能接地面により供給されるインピーダンスバス(pat
h)の論理的表現図(回路図)である1、11・・集積
回路、13・・・(複数の接続)パワl’ 、] 4・
・(複数の電気的)導体、目A ・導体、15・動作電
力(DC動作電流)、16・絶縁層、18・・ヒアス(
vias)、19・・・導電性+A利、20・接地面、
21・絶縁分離された接地面部分、2+A、 2113
・・・(セクメント化された)接地面、22− Fツl
□ (dots)

Claims (8)

    【特許請求の範囲】
  1. (1)半導体デバイスの動作を可能にするべくその上に
    多数の接続パッドを具備する前記半導体デバイスと、 前記半導体デバイスに隣接し、少なくとも1つの前記パ
    ッドに電気的に結合するべく適合された複数の導体と、 前記複数の導体に隣接して配置され、かつ電気的に絶縁
    分離され、また、前記複数の導体に対して1つの接地面
    としての機能をする、1つの接地面とから構成され、 前記接地面は前記電気的に絶縁分離された部分の内の少
    なくともいくつかが前記半導体デバイスに隣接する領域
    を具備する複数の電気的に絶縁分離された部分を含み、 前記絶縁分離された接地面部分の内の少なくとも1つの
    部分は前記半導体デバイスに対する、または、前記半導
    体デバイスからの電気的な導体としての機能を行う前記
    パッドの内の少なくとも1つに電気的に結合されている
    ことを特徴とする、マルチ半導体接地面アセンブリから
    なる多機能接地面。
  2. (2)前記接地面部分の導体が前記複数の導体の内のい
    かなる導体のインピーダンスよりも小さいインピーダン
    スを持つことを特徴とする前記請求項1記載のアセンブ
    リからなる多機能接地面。
  3. (3)前記複数の電気的導体及び前記接地面部分が、動
    作電圧及び/または動作信号が前記半導体デバイスに印
    加されかつ半導体デバイスよりの出力がそこから導き出
    されることを可能にすることを特徴とする前記請求項1
    記載のアセンブリからなる多機能接地面。
  4. (4)前記接地面及び前記複数の導体との間に配置され
    電気的な絶縁分離を与え及び実質的に均等な間隙を供給
    する絶縁性材料をさらに含むことを特徴とする前記請求
    項1記載のアセンブリからなる多機能接地面。
  5. (5)前記接地面は前記複数の導体に実質的に平行であ
    ることを特徴とする前記請求項4記載のアセンブリから
    なる多機能接地面。
  6. (6)前記接地面部分の内の選択されたものと前記導体
    の内の選択されたものとの間に電気的接続部分をさらに
    含み、前記接地面部分の内の選択されたものを前記パッ
    ドの内の選択されたものに電気的に結合することを特徴
    とする前記請求項1記載のアセンブリからなる多機能接
    地面。
  7. (7)動作電圧が、前記絶縁分離された接地面部分を介
    して、前記半導体デバイスに加えられることを特徴とす
    る前記請求項1記載のアセンブリからなる多機能接地面
  8. (8)前記半導体デバイスからの出力が、前記接地面部
    分の内の選択されたものを介して、前記半導体デバイス
    より引き出されることを特徴とする前記請求項1記載の
    アセンブリからなる多機能接地面。
JP1290952A 1988-11-14 1989-11-08 多機能接地面 Pending JPH02180056A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US270,187 1988-11-14
US07/270,187 US4933741A (en) 1988-11-14 1988-11-14 Multifunction ground plane

Publications (1)

Publication Number Publication Date
JPH02180056A true JPH02180056A (ja) 1990-07-12

Family

ID=23030279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1290952A Pending JPH02180056A (ja) 1988-11-14 1989-11-08 多機能接地面

Country Status (3)

Country Link
US (1) US4933741A (ja)
EP (1) EP0431205A1 (ja)
JP (1) JPH02180056A (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5089881A (en) * 1988-11-03 1992-02-18 Micro Substrates, Inc. Fine-pitch chip carrier
US5183711A (en) * 1988-12-13 1993-02-02 Shinko Electric Industries Co., Ltd. Automatic bonding tape used in semiconductor device
JP2734463B2 (ja) * 1989-04-27 1998-03-30 株式会社日立製作所 半導体装置
US5049974A (en) * 1989-05-15 1991-09-17 Roger Corporation Interconnect device and method of manufacture thereof
US5043480A (en) * 1989-06-29 1991-08-27 Eastman Kodak Company Difunctional products from ethylene oxide and synthesis gas
US5299730A (en) * 1989-08-28 1994-04-05 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
US5313102A (en) * 1989-12-22 1994-05-17 Texas Instruments Incorporated Integrated circuit device having a polyimide moisture barrier coating
US5196725A (en) * 1990-06-11 1993-03-23 Hitachi Cable Limited High pin count and multi-layer wiring lead frame
US5399903A (en) * 1990-08-15 1995-03-21 Lsi Logic Corporation Semiconductor device having an universal die size inner lead layout
US5250844A (en) * 1990-09-17 1993-10-05 Motorola, Inc. Multiple power/ground planes for tab
US5227583A (en) * 1991-08-20 1993-07-13 Microelectronic Packaging America Ceramic package and method for making same
US5249098A (en) * 1991-08-22 1993-09-28 Lsi Logic Corporation Semiconductor device package with solder bump electrical connections on an external surface of the package
US5434750A (en) * 1992-02-07 1995-07-18 Lsi Logic Corporation Partially-molded, PCB chip carrier package for certain non-square die shapes
US5257165A (en) * 1992-02-13 1993-10-26 Jaton Technology Co., Ltd. Pin grid array adaptor mounting hardware
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
US5854085A (en) * 1992-06-04 1998-12-29 Lsi Logic Corporation Multi-layer tab tape having distinct signal, power and ground planes, semiconductor device assembly employing same, apparatus for and method of assembling same
US5801432A (en) * 1992-06-04 1998-09-01 Lsi Logic Corporation Electronic system using multi-layer tab tape semiconductor device having distinct signal, power and ground planes
KR100306988B1 (ko) * 1992-10-26 2001-12-15 윌리엄 비. 켐플러 장치패키지
US5457340A (en) * 1992-12-07 1995-10-10 Integrated Device Technology, Inc. Leadframe with power and ground planes
US5438477A (en) * 1993-08-12 1995-08-01 Lsi Logic Corporation Die-attach technique for flip-chip style mounting of semiconductor dies
US5388327A (en) * 1993-09-15 1995-02-14 Lsi Logic Corporation Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package
JP2546192B2 (ja) * 1994-09-30 1996-10-23 日本電気株式会社 フィルムキャリア半導体装置
US6043100A (en) * 1996-04-19 2000-03-28 Weaver; Kevin Chip on tape die reframe process
JP3698896B2 (ja) * 1998-07-29 2005-09-21 株式会社日立製作所 給電系インピーダンス低減方法および回路基板ならびに電子機器
US6246312B1 (en) 2000-07-20 2001-06-12 Cts Corporation Ball grid array resistor terminator network
US6894399B2 (en) 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US6888240B2 (en) 2001-04-30 2005-05-03 Intel Corporation High performance, low cost microelectronic circuit package with interposer
US7071024B2 (en) 2001-05-21 2006-07-04 Intel Corporation Method for packaging a microelectronic device using on-die bond pad expansion
US7183658B2 (en) * 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
US7038305B1 (en) 2003-07-15 2006-05-02 Altera Corp. Package for integrated circuit die
US7180186B2 (en) * 2003-07-31 2007-02-20 Cts Corporation Ball grid array package
US6946733B2 (en) * 2003-08-13 2005-09-20 Cts Corporation Ball grid array package having testing capability after mounting
TW200611616A (en) * 2004-09-30 2006-04-01 Uli Electronics Inc Method for decreasing impedance of a power source in a printed circuit board

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4410906A (en) * 1981-08-14 1983-10-18 Amp Incorporated Very high speed large system integration chip package and structure
US4811082A (en) * 1986-11-12 1989-03-07 International Business Machines Corporation High performance integrated circuit packaging structure
CA1315019C (en) * 1987-10-23 1993-03-23 Honeywell Inc. Universal semiconductor chip package
US5016085A (en) * 1988-03-04 1991-05-14 Hughes Aircraft Company Hermetic package for integrated circuit chips

Also Published As

Publication number Publication date
EP0431205A1 (en) 1991-06-12
US4933741A (en) 1990-06-12

Similar Documents

Publication Publication Date Title
JPH02180056A (ja) 多機能接地面
US4965654A (en) Semiconductor package with ground plane
CA1201820A (en) Semiconductor integrated circuit including a lead frame chip support
US4600907A (en) Coplanar microstrap waveguide interconnector and method of interconnection
JP5254899B2 (ja) 高性能ボールグリッドアレイパッケージの最適回路設計レイアウト
US4994897A (en) Multi-level semiconductor package
US20120063107A1 (en) Semiconductor component and method of manufacture
KR970706604A (ko) 반도체 장치 및 그의 실장 구조체(Semiconductor Device and lit Mounting Structure)
US20020000652A1 (en) Board on chip ball grid array
US5206188A (en) Method of manufacturing a high lead count circuit board
US5307237A (en) Integrated circuit packaging with improved heat transfer and reduced signal degradation
US5311058A (en) Integrated circuit power distribution system
JPS61502295A (ja) 集積回路パッケ−ジ
US20080006920A1 (en) Multi-chip semiconductor connector assemblies
US5151771A (en) High lead count circuit board for connecting electronic components to an external circuit
JP3164658B2 (ja) 電子回路装置
KR100299560B1 (ko) 리드프레임리드와도전성트레이스를조합한고밀도집적회로어셈블리
EP0330372A3 (en) Hybrid ic with heat sink
KR100338655B1 (ko) 이중 접지를 지닌 알에프 전력 패키지
JPH1064946A (ja) 半導体装置及びその製造方法
US8258616B1 (en) Semiconductor dice having a shielded area created under bond wires connecting pairs of bonding pads
JP2006510201A (ja) 高密度パッケージ相互接続ワイヤボンドストリップライン及びその方法
US4674808A (en) Signal ground planes for tape bonded devices
JPH0645504A (ja) 半導体装置
JPS60153155A (ja) 電力用半導体装置