CN106252290B - 封装外壳及应用该封装外壳的电子元件 - Google Patents

封装外壳及应用该封装外壳的电子元件 Download PDF

Info

Publication number
CN106252290B
CN106252290B CN201610524515.0A CN201610524515A CN106252290B CN 106252290 B CN106252290 B CN 106252290B CN 201610524515 A CN201610524515 A CN 201610524515A CN 106252290 B CN106252290 B CN 106252290B
Authority
CN
China
Prior art keywords
metallized area
electrode layer
package casing
electrically connected
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610524515.0A
Other languages
English (en)
Other versions
CN106252290A (zh
Inventor
杨琼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dynax Semiconductor Inc
Original Assignee
Dynax Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dynax Semiconductor Inc filed Critical Dynax Semiconductor Inc
Priority to CN201610524515.0A priority Critical patent/CN106252290B/zh
Publication of CN106252290A publication Critical patent/CN106252290A/zh
Application granted granted Critical
Publication of CN106252290B publication Critical patent/CN106252290B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本发明涉及微电子、半导体及通信领域，具体而言，涉及一种封装外壳，该封装外壳包括输入引线、输出引线、输入引线金属化电极层、输出引线金属化电极层、墙体及金属基板，该墙体设置在该金属基板上，该输入引线金属化电极层和该输出引线金属化电极层间隔设置在该墙体上，该输入引线与该输入引线金属化电极层电连接，该输出引线与该输出引线金属化电极层电连接，该输入引线金属化电极层和输出引线金属化电极层的至少之一包括多块独立设置的金属化区域，各金属化区域相互之间间隔设置。该封装外壳在使用过程中通过改变输入或输出引线金属化电极层面积，实现了封装外壳电容值可调的目的。

Description

封装外壳及应用该封装外壳的电子元件
技术领域
本发明涉及微电子、半导体及通信领域，具体而言，涉及一种封装外壳及应用该封装外壳的电子元件。
背景技术
射频、微波技术已广泛应用于通信系统和雷达系统，射频微波设计中的电容和电感直接影响整个电路的性能。通常情况下，控制电容值的方式为通过改变键合线的长度和弧形或者封装外壳的尺寸。其中对于通过改变键合线的方式来改变电容来说，由于封装外壳物理尺寸的限制其电容值改变量是有限的。而通过改变封装外壳尺寸的方式来改变电容，封装外壳尺寸的改变又会引起键合线的长度和弧形变化，从而影响射频微波器件的匹配设计。同时封装外壳尺寸的改变还会引起外壳制造过程中多种模具成本，也会引起额外的封装成本以及射频微波器件装配至外部散热器的应用成本。
另外，在实际应用中，射频微波器件的封装外壳往往要求使用一些标准型号的尺寸，故通过键合线的改变来改变电容值有一定局限性，而通过改变封装外壳尺寸来改变电容值，会带来电性能方面的匹配设计以及额外成本问题。此外，某些情况需要采用标准型号尺寸的封装外壳，其尺寸不允许改变。
发明内容
有鉴于此，本发明实施例的目的在于提供一种在尺寸不改变的前提下可调电容值的封装外壳，以改善上述的问题。
为了达到上述的目的，本发明采用的技术方案如下所述：
第一方面，本发明实施例提供一种封装外壳，该封装外壳包括输入引线、输出引线、输入引线金属化电极层、输出引线金属化电极层、墙体及金属基板，该墙体设置在该金属基板上，该输入引线金属化电极层和该输出引线金属化电极层间隔设置在该墙体上，该输入引线与该输入引线金属化电极层电连接，该输出引线与该输出引线金属化电极层电连接，该输入引线金属化电极层和输出引线金属化电极层的至少之一包括多块独立设置的金属化区域，各金属化区域相互之间间隔设置。
优选地，该输入引线金属化电极层包括一个第一主金属化区域和至少一个第一从金属化区域，该输入引线设置于该第一主金属化区域并与该第一主金属化区域电连接，该第一主金属化区域可选择地与第一从金属化区域电连接。
优选地，该第一主金属化区域通过键合线与第一从金属化区域电连接。
优选地，该第一主金属化区域通过导电浆料与第一从金属化区域电连接。
优选地，该至少一个第一从金属化区域包括多个第一从金属化区域，该多个第一从金属化区域之间可选择地通过键合线或导电浆料电连接。
优选地，该输出引线金属化电极层包括一个第二主金属化区域和至少一个第二从金属化区域，该输出引线设置于该第二主金属化区域并与该第二主金属化区域电连接，该第二主金属化区域可选择地与第二从金属化区域电连接。
优选地，该第二主金属化区域通过键合线与第二从金属化区域电连接。
优选地，该第二主金属化区域通过导电浆料与第二从金属化区域电连接。
优选地，该至少一个第二从金属化区域包括多个第二从金属化区域，该多个第二从金属化区域之间可选择地通过键合线或导电浆料电连接。
第二方面，本发明实施例提供了一种电子元件，该电子元件包括输入引线、输出引线、输入引线金属化电极层、输出引线金属化电极层、墙体及金属基板，该墙体设置在该金属基板上，该输入引线金属化电极层和该输出引线金属化电极层间隔设置在该墙体上，该输入引线与该输入引线金属化电极层电连接，该输出引线与该输出引线金属化电极层电连接，该输入引线金属化电极层和输出引线金属化电极层的至少之一包括多块独立设置的金属化区域，各金属化区域相互之间间隔设置。
本发明实施例提供的封装外壳和电子元件通过多块独立设置的金属化区域分别构成输入引线金属化电极层和输出引线金属化电极层，以改变金属化区域面积的大小，使得输入、输出引线金属化区域面积可变，从而实现了封装外壳电容值可调的目的。一方面避免了因为需求新电容值得封装外壳而重新设计制造新型号封装外壳而带来的额外资金成本，另一方面避免了因为制造新的封装外壳而带来的时间成本，节约了由于封装外壳的变化而带来的生产外壳、器件封装、最终应用等各个环节产生的额外成本，提高了新产品开发的进度。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例所提供的封装外壳的结构示意图。
图2为图1所示的封装外壳的第一角度下的平面示意图；
图3为图1所示的封装外壳的输入引线金属化电极层、输出引线金属化电极层及墙体的平面示意图；
图4为图1所示的封装外壳的第二角度下的平面示意图；
图5为本发明实施例提供的电子元件与外部散热器的配合示意图；
图6为图5所示的电子元件的平面示意图。
主要元件符号说明：
封装外壳100、输入引线111、输出引线112、输入引线金属化电极层121、第一主金属化区域121a、第一从金属化区域121b、输出引线金属化电极层122、第二主金属化区域122a、第二从金属化区域122b、键合线123、导电浆料124、墙体130、金属基板140、腔体150、电子元件200、射频微波芯片211、匹配电容212、键合线213、散热器214。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
请参照图1和图2，图1示出了本发明实施例所提供的封装外壳100的结构示意图，图2为图1所示的封装外壳100的第一角度下的平面示意图。本发明实施例提供的封装外壳100包括输入引线111、输出引线112、输入引线金属化电极层121、输出引线金属化电极层122、墙体130及金属基板140。
其中，该墙体130设置在金属基板140上，该输入引线金属化电极层121和该输出引线金属化电极层122间隔设置在该墙体130上，该输入引线111与该输入引线金属化电极层121电连接，该输出引线112与该输出引线金属化电极层122电连接。输入引线金属化电极层121和输出引线金属化电极层122的至少之一包括多块独立设置的金属化区域各金属化区域之间间隔设置以相互电气隔离。
具体地，在本实施例中，该输入引线111及输出引线112采用金属材料制成。优选地，对制成所述输入引线111及输出引线112的金属材料的表面进行镀金处理，以减少射频微波信号传输时的损耗。
作为优选地，输入引线金属化电极层121的多块独立设置的金属化区域包括一个第一主金属化区域121a和至少一个第一从金属化区域121b，在本实施例中，第一从金属化区域121b为多个。输入引线111设置于该第一主金属化区域121a，该输入引线111、第一主金属化区域121a、墙体130及金属基板140构成输入端壳体电容。输出引线金属化电极层122的多块独立设置的金属化区域也包括一个第二主金属化区域122a和多个第二从金属化区域122b，输出引线112设置于该第二主金属化区域122a，该输出引线112、该第二主金属化区域122a、墙体130及金属基板140构成输出端壳体电容。
根据电容计算公式ε为一个常数，S为电容极板的正对面积，d为电容极板的距离，K为静电力常量。由于本案的输入引线金属化电极层121以及输出引线金属化电极层122由多块独立的金属化区域组成，各金属化区域相互之间电气隔离，而输入引线金属化电极层121设置于第一主金属化区域121a，输出引线金属化电极层122设置于第二主金属化区域122a，在计算电容极板的正对面积S的时候，比如计算输入端壳体电容时，第一主金属化区域121a的面积即输入端壳体电容的正对面积S。容易理解的，通过改变输入端壳体电容的正对面积S，可达到改变电容C的目的。作为优选地，可以根据实际需要可使用键合线123或导电浆料124连接第一主金属化区域121a和第一从金属化区域121b，使得作为陶瓷介质的电容极板的正对面积(对应上述的参数S)发生变化，从而改变了输入端壳体电容值，并且不影响封装外壳的尺寸，也不需要重新定制新型号的封装外壳，达到了封装壳体电容值可调的目的。显然，本发明的第一主金属化区域121a可以选择性地连接第一从金属化区域121b，比如第一主金属化区域121a可以连接一个从金属化区域121b或者多个从金属化区域121b以改变输入端壳体电容的正对面积S。需要说明的是，邻近的第一从金属化区域121b之间也可通过键合线123或导电浆料124连接，同样达到改变输入端壳体电容的正对面积S的目的。也就是说，通过增加或减少与第一主金属化区域121a电连接的从金属化区域121b的数量可改变输入端壳体电容值。
相应地，可以根据实际需要可使用键合线123或导电浆料124连接第二主金属化区域122a和第二从金属化区域122b，使得作为陶瓷介质的电容极板的正对面积(对应上述的参数S)发生变化，从而改变了输出端壳体电容值，鉴于原理与上相同，在此不再赘述。
例如：当键合线123连接第一主金属化区域121a和其中一个第一从金属化区域121b时，则扩大了输入端壳体电容的正对面积S，从而增大输入端壳体电容。又如，当导电浆料124连接第二主金属化区域122a和其中一个第二从金属化区域122b时，则输出端壳体电容的正对面积S，从而增大输出端壳体电容。
采用键合线123与导电浆料124连接的区别在于，键合线123连接方式在改变壳体电容的时候，还可以改变壳体电感。同理，输出端壳体电容与输入端壳体电容可以采用相同的方式改变电容极板的正对面积。需要说明的是，输入端壳体的正对面积和输出端壳体的正对面积可以相同，也可以不同，输入引线金属化电极层121和输出引线金属化电极层122的形状可以相同也可以不同，输入引线金属化电极层121和输出引线金属化电极层122可以对称，也可以不对称，本发明实施例对此不做限定。
另外，需要强调的是，对于通过键合线123或导电浆料124连接的两金属化区域，也应该认为该两金属化区域在物理上是间隔设置的。
墙体130由陶瓷材料制成，例如三氧化二铝(Al2O3)、氮化铝(AlN)、氧化铍(BeO)、氮化硼(BN)或碳化硅(SiC)等陶瓷材料。请结合参阅图1及图3，在本实施例中，该墙体130镂空设置成矩形框体。具体地，该墙体130的中间位置贯穿其上表面和下表面开设矩形开口。该输入引线金属化电极层121和输出引线金属化电极层122间隔设置在墙体130上以相互电气隔离。
该输入引线金属化电极层121和该输出引线金属化电极层122可以通过电镀、溅射、刻蚀等方式形成于该墙体130。优选地，该输入引线金属化电极层121和输出引线金属化电极层122通过电镀的方式形成于墙体130上，该输入引线111和输出引线112通过焊接的方式分别形成于输入引线金属化电极层121和输出引线金属化电极层122上。
请参照图4，墙体130镂空的部分与金属基板140共同形成一腔体150，该腔体150可用于容纳芯片或键合线等。在本发明实施例中，该腔体150为矩形。可以理解，该腔体150也可以为其他形状。
该金属基板140可由铜、钼、钨、钨铜、钼铜或铜钼铜等金属材料制成。由于该墙体130由陶瓷材料制成，并设置于该金属基板140和该输入引线111、输出引线112之间，从而实现了该输入引线111、输出引线112和该金属基板140之间的电气隔离。
请参阅图5和图6，本发明实施例提供了一种应用上述封装外壳100的电子元件200。该电子元件200可以是，但不局限于射频微波器件、光电模块、传感器等。在本实施例中，该电子元件200为射频微波器件，其进一步包括射频微波芯片211及匹配电容212。该射频微波芯片211及匹配电容212共同收容在所述封装外壳100的腔体150内，并组装于金属基板140上。此外，该射频微波芯片211与匹配电容212之间，该射频微波芯片211与输出引线112之间，该匹配电容212与输入引线111之间均通过键合线213电连接。
优选地，该金属基板140的两端分别设置一个固定孔141(例如螺纹孔)，以分别容许一个固定件(例如螺钉，图未示)穿过进而将该电子元件200定位于外部电路上。
由于本发明实施例所述的封装外壳100的尺寸不会受到墙体130、输入引线金属化电极层121、输出引线金属化电极层122的影响，因此不会影响键合线213的弧形和长度，也不会影响设置在该电子元件200外部的散热器214的结构。需要说明的是，本发明还可以依据射频微波芯片211、匹配电容212及键合线213的实际参数调整输入引线金属化电极层121、输出引线金属化电极层122的面积，以设计出合适的壳体电容，进而提高电子元件200的性能。
可以理解，在其他实施例中，上述的射频微波芯片211及/或匹配电容212也可被其他元件代替。
本发明实施例的封装外壳及电子元件通过改变引线金属化电极层面积，不改变封装外壳尺寸以及陶瓷介质材料，实现了封装外壳电容值可变的目的。一方面避免了因为封装外壳尺寸变化带来的电子元件匹配设计变化，另一方面降低了因为封装外壳尺寸变化而带来的额外成本，节约了由于封装外壳尺寸的变化而带来的生产外壳、器件封装、最终应用等各个环节产生的额外成本。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

Claims (10)

1.一种封装外壳，其特征在于：该封装外壳包括输入引线、输出引线、输入引线金属化电极层、输出引线金属化电极层、墙体及金属基板，该墙体设置在该金属基板上，该输入引线金属化电极层和该输出引线金属化电极层间隔设置在该墙体上，该输入引线与该输入引线金属化电极层电连接，该输出引线与该输出引线金属化电极层电连接，该输入引线金属化电极层和输出引线金属化电极层的至少之一包括多块独立设置的金属化区域，各金属化区域相互之间间隔设置，该多块独立设置的金属化区域包括一个主金属化区域和至少一个从金属化区域，该主金属化区域与该输入引线或该输出引线电连接，该主金属化区域用于与该至少一个从金属化区域电连接以改变壳体电容值。
2.根据权利要求1所述的封装外壳，其特征在于，该输入引线金属化电极层包括一个第一主金属化区域和至少一个第一从金属化区域，该输入引线设置于该第一主金属化区域并与该第一主金属化区域电连接，该第一主金属化区域用于与第一从金属化区域电连接。
3.根据权利要求2所述的封装外壳，其特征在于，该第一主金属化区域通过键合线与第一从金属化区域电连接。
4.根据权利要求2所述的封装外壳，其特征在于，该第一主金属化区域通过导电浆料与第一从金属化区域电连接。
5.根据权利要求2所述的封装外壳，其特征在于，该至少一个第一从金属化区域包括多个第一从金属化区域，该多个第一从金属化区域之间用于通过键合线或导电浆料电连接。
6.根据权利要求1所述的封装外壳，其特征在于，该输出引线金属化电极层包括一个第二主金属化区域和至少一个第二从金属化区域，该输出引线设置于该第二主金属化区域并与该第二主金属化区域电连接，该第二主金属化区域用于与第二从金属化区域电连接。
7.根据权利要求6所述的封装外壳，其特征在于，该第二主金属化区域通过键合线与第二从金属化区域电连接。
8.根据权利要求6所述的封装外壳，其特征在于，该第二主金属化区域通过导电浆料与第二从金属化区域电连接。
9.根据权利要求6所述的封装外壳，其特征在于，该至少一个第二从金属化区域包括多个第二从金属化区域，该多个第二从金属化区域之间用于通过键合线或导电浆料电连接。
10.一种电子元件，其特征在于，该电子元件包括权利要求1-9任一一项所述的封装外壳。
CN201610524515.0A 2016-07-06 2016-07-06 封装外壳及应用该封装外壳的电子元件 Active CN106252290B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610524515.0A CN106252290B (zh) 2016-07-06 2016-07-06 封装外壳及应用该封装外壳的电子元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610524515.0A CN106252290B (zh) 2016-07-06 2016-07-06 封装外壳及应用该封装外壳的电子元件

Publications (2)

Publication Number Publication Date
CN106252290A CN106252290A (zh) 2016-12-21
CN106252290B true CN106252290B (zh) 2019-03-12

Family

ID=57613634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610524515.0A Active CN106252290B (zh) 2016-07-06 2016-07-06 封装外壳及应用该封装外壳的电子元件

Country Status (1)

Country Link
CN (1) CN106252290B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6852841B2 (ja) * 2016-12-28 2021-03-31 住友電工デバイス・イノベーション株式会社 半導体装置
CN109994432A (zh) * 2017-12-29 2019-07-09 苏州能讯高能半导体有限公司 器件封装壳体及封装器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3958195A (en) * 1975-03-21 1976-05-18 Varian Associates R.f. transistor package having an isolated common lead
US4213141A (en) * 1978-05-12 1980-07-15 Solid State Scientific Inc. Hybrid transistor
CN1230290A (zh) * 1996-07-19 1999-09-29 艾利森公司 具有双地线的射频功率封装
EP1058312A2 (en) * 1999-04-09 2000-12-06 Integra Technologies, Inc. Radio frequency power device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3958195A (en) * 1975-03-21 1976-05-18 Varian Associates R.f. transistor package having an isolated common lead
US4213141A (en) * 1978-05-12 1980-07-15 Solid State Scientific Inc. Hybrid transistor
CN1230290A (zh) * 1996-07-19 1999-09-29 艾利森公司 具有双地线的射频功率封装
EP1058312A2 (en) * 1999-04-09 2000-12-06 Integra Technologies, Inc. Radio frequency power device

Also Published As

Publication number Publication date
CN106252290A (zh) 2016-12-21

Similar Documents

Publication Publication Date Title
JP5405514B2 (ja) 狭体コイル・アイソレータ
CN103165966B (zh) 波导、包含波导的转接板型基板、模块和电子装置
EP2862230B1 (en) Directional coupler waveguide structure and method
Dey et al. Building blocks for a millimeter-wave multiport multicast chip-to-chip interconnect based on dielectric waveguides
US10903560B2 (en) Hermetically sealed module unit with integrated antennas
CN106252290B (zh) 封装外壳及应用该封装外壳的电子元件
EP2467897A2 (en) Precision waveguide interface
CN106252293B (zh) 封装外壳及应用该封装外壳的电子元件
EP2600396B1 (en) Electronic component housing unit, electronic module and electronic device
CN103326094A (zh) 波导滤波器、其制备方法及通信设备
CN100362652C (zh) 与外部电路使用的无引线接合的电子元件及其制造方法
CN109297621A (zh) 无线无源lc压力传感器及制造方法
KR100560571B1 (ko) 상호 연결체
CN206340652U (zh) 包含陶瓷微带的射频垂直过渡结构
CN107819441A (zh) 高频功率放大器封装模块
CN107645027A (zh) 一种两级多层带状线结构四功分器
CN208590155U (zh) 毫米波频段微带线电路的基体结构
US10818997B2 (en) Waveguide interface and printed circuit board launch transducer assembly and methods of use thereof
CN208111646U (zh) 微型微波器件的三维封装结构
US20170018975A1 (en) Wireless power receiver and method for manufacturing the same
CN207706132U (zh) 高频功率放大器封装模块
US20190239355A1 (en) Process for fabricating printed circuit assembly and printed circuit assembly thereof
CN213817715U (zh) 一种平板型陶瓷基座
CN213461696U (zh) 共用网板
CN103296389B (zh) 一种超材料天线

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant