KR100560571B1 - 상호 연결체 - Google Patents

상호 연결체 Download PDF

Info

Publication number
KR100560571B1
KR100560571B1 KR1020037008112A KR20037008112A KR100560571B1 KR 100560571 B1 KR100560571 B1 KR 100560571B1 KR 1020037008112 A KR1020037008112 A KR 1020037008112A KR 20037008112 A KR20037008112 A KR 20037008112A KR 100560571 B1 KR100560571 B1 KR 100560571B1
Authority
KR
South Korea
Prior art keywords
pad
vias
interconnect
substrate
conductive segment
Prior art date
Application number
KR1020037008112A
Other languages
English (en)
Other versions
KR20030064830A (ko
Inventor
옌센에릭
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20030064830A publication Critical patent/KR20030064830A/ko
Application granted granted Critical
Publication of KR100560571B1 publication Critical patent/KR100560571B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49222—Contact or terminal manufacturing by assembling plural parts forming array of contacts or terminals

Abstract

상호 연결체(100)는 패드(102)와, 패드(102)에 연결된 적어도 2개의 바이어(104 내지 106)를 포함한다. 일 실시예에서, 패드(102)는 대체로 직선인 5개의 에지(108 내지 113)와, 대체로 패드(102) 하부에 형성되어 패드(102)에 직접 연결되는 1개의 바이어(106)와, 테이퍼진 도전성 세그먼트(110, 112)에 의해 대체로 직선인 적어도 5개의 에지(108 내지 113) 중 하나에 연결되는 2개의 바이어(104, 105)를 갖는다. 다른 실시예에서, 패드는 패드에 직접 연결되고, 대체로 패드 하부에 형성된 3개의 바이어를 갖는다. 상호 연결체를 형성하는 방법은, 기판 내에 적어도 2개의 바이어를 형성하는 단계와, 적어도 2개의 바이어 각각에 패드를 연결시키는 단계를 포함한다.
상호 연결체, 패드, 바이어, 세그먼트, 커패시터, 기판

Description

상호 연결체 {INTERCONNECT}
본 발명은 회로 기판에 관한 것으로서, 특히 회로 기판에 사용되는 상호 연결체에 관한 것이다.
회로 기판은 컴퓨터, 셀룰러폰, 개인용 단말기(personal digital assistants)와 같은 현대 전자 시스템의 구성품이다. 회로 기판은, 현대 전자 시스템에서 필요로 하는 전자적 기능을 수행하는 집적 회로, 저항기, 커패시터 및 인덕터와 같은 전자 부품들을 장착하고 상호 연결하기 위한 플랫폼을 제공한다. 상호 연결체는 회로 기판 상의 전자 부품들을 서로 연결시키는 도전성 구조체이다.
상호 연결체는 간단한 구조체이거나 복잡한 구조체일 수 있다. 간단한 상호 연결 구조체는 도전성 트레이스(trace)를 포함한다. 도전성 트레이스는 통상 구리와 같은 도전성 금속으로 된 얇고, 협소한 스트립들로서, 회로 기판의 표면 상에 형성되어 부품들을 서로 연결시킨다. 복잡한 상호 연결 구조체들은 패드에 연결된 바이어(vias)와 같은 구조체들을 포함한다. 바이어는 회로 기판의 서로 다른 층들 또는 서로 다른 층들 상의 부품들을 함께 연결시키는 통상 원통 형상의 도전성 세그먼트이다. 패드는 회로 기판의 표면층 상에 형성된 통상 얇고, 장방형인 구조체들이다. 패드들은 회로 기판 상의 유효한 신호부에 집적 회로 또는 다른 전자 장 치들과 같은 부품들을 연결시키기 위한 사이트를 제공한다. 신호들은 파워 또는 일정 전위 신호 및 정보 이송 신호들을 포함한다.
현대 전자 시스템에 있어서 한 가지 문제점은 전류에 대한 단계적 수요(step demand)를 발생시키고, 이러한 전류에 대한 단계적 수요는 전자 시스템의 파워 분배 시스템을 구성하는 컨덕터 내에서 전류 서지(surge)를 야기한다는 것이다. 이들 전류 서지들은 파워 분포 시스템을 구성하는 컨덕터가 전자기파 방사선(때로는 전자기 간섭(EMI)이라고도 함)을 방출하도록 만들 수 있다. 전자기 장치에서 방출되도록 허용되는 방사선량은 정부법으로 항상 규제하고 있다. 미국에서는 미국 연방 통신 위원회에서 이러한 법을 반포 및 시행하고 있다. 따라서, 전자 장치들로부터의 전자기 방출은 제어되어야만 한다.
전력 분배 시스템 전자기 방출의 문제점에 대한 한가지 해법은 일정 전위 원에 연결된 패드와 접지 또는 제로 전위 원에 연결된 패드 사이에 분리 커패시터를 연결하는 것을 필요로 한다. 분리 커패시터는 국부적인 에너지원을 제공하고, 이러한 국부적인 에너지원은 기판에 연결된 회로로 신속하게 공급되어, 전력 분배 시스템의 다른 부분들에서 전류 서지(surge)를 발생시키지 않으면서 전류 수요의 단계적 증가(step increase)를 충족시킨다. 불행하게도, 일정 전위 원을 패드 및 분리 커패시터에 연결시키는 바이어는 고주파수에서 큰 인덕턴스를 보여서, 전자 장치에서 전류의 단계적 수요가 바이어에서 전압 강하를 발생시키게 된다. 전류 수요의 단계적 증가가 비교적 드물게 발생할 경우에는, 분리 커패시터는 전자 시스템에서 원하지 않는 전자기 복사 또는 EMI를 감소시키도록 잘 작동한다. 그러나, 현 대의 전자 시스템의 작동 주파수가 증가함에 따라, 전류 수요의 단계적 증가는 주파수를 증가시키고, 이러한 주파수의 증가는 바이어에서 전압 강하를 유발하여, 원하지 않는 소음 전압을 더 높은 비율로 발생시킨다. 원하지 않는 소음 전압이 더 높은 비율로 발생될 때, 이러한 소음 전압은 전력 분배 시스템을 흐르는 전류를 발생시켜 상당한 양의 전자기 복사 또는 EMI를 발생시킨다.
이러한 이유 및 다른 이유로 인해, 본 발명이 필요하게 된다.
도1a는 본 발명에 따른 상호 연결체의 일부 실시예들의 평면도이다.
도1b는 본 발명에 따른 제1 상호 연결체 및 제2 상호 연결체 사이에 연결된 커패시터를 포함하는 회로 기판의 일 실시예의 측면도이다.
도1c는 본 발명에 따른 집적 회로에 연결된 상호 연결체의 일 실시예의 측면도이다.
도2a는 본 발명에 따른 상호 연결체의 다른 실시예의 평면도이다.
도2b는 도2a에 도시된 상호 연결체의 측면도이다.
도2c는 본 발명에 따른 제1 상호 연결체 및 제2 상호 연결체 사이에 연결된 커패시터의 다른 실시예의 측면도이다.
도2d는 본 발명에 따른 집적 회로에 연결된 상호 연결체의 다른 실시예의 측면도이다.
이하, 본 발명의 실시예는, 실시 가능한 본 발명의 특정 실시예를 예시적으 로 나타나있는 첨부 도면을 참조한다. 도면에서, 유사한 번호는 몇몇 도면을 통해 사실상 동일한 부품을 나타낸다. 이러한 실시예는 본 분야의 숙련자가 본 발명을 실시할 수 있도록 충분히 상세히 기술되어 있다. 또 다른 실시예들이 구현될 수도 있으며, 구조적, 논리적, 전기적 변형예들이 본 발명의 범주를 벗어나지 않고 이뤄질 수 있다. 이하의 상세한 설명은 제한적인 의미로 간주되어서는 안되며, 본 발명의 범주는 첨부된 청구범위와, 이 청구범위의 등가물 범위에 의해서만 한정된다.
도1a는 본 발명에 따른 상호 연결체(100)의 몇몇 실시예의 평면도이다. 도1a에서 도시된 바와 같이, 상호 연결체(100)는 기판(101) 상에서 형성된다. 상호 연결체(100)는 패드(102)와 그 패드(102)에 연결된 3개의 바이어(104 내지 106)를 포함한다. 바이어(104)는 도전성 세그먼트(110)에 의해 패드(102)에 연결된다. 바이어(105)는 도전성 세그먼트(112)에 의해 패드(102)에 연결된다. 바이어(106)는 패드(102)에 직접 연결된다. 바이어(106)를 패드(102)에 직접 연결하기 위해, 바이어(106)가 기판(101) 상에 형성된 후에, 바이어(106)가 패드(102)에 물리적 및 기계적으로 연결되도록 패드(102)는 대체로 바이어(106) 위로 형성된다.
패드(102)는 기판(101)의 표면 상에 구리, 알루미늄, 금, 은 또는 텅스텐과 같은 도전성 재료를 패턴 처리 및 에칭하여 형성된다. 패턴 처리 및 에칭 전에, 화학 증착 또는 전기도금과 같은 공정을 통해 도전성 재료의 얇은 층이 기판(101)의 표면 상에 형성된다. 패드(102)의 형상은 패턴 처리 및 에칭 공정에 의해 형성되지만, 패드(102)는 특정 형상에 제한되지 않는다. 일 실시예에서, 패드(102)의 주연부는 도1a에 도시된 바와 같이, 육면 형상을 형성하도록 상호 연결된 사실상 6 개의 직선 에지(108 내지 113)를 포함한다. 패드(102)는 기판(101) 상에 또는 그 근방에 장착된 집적 회로, 저항기, 커패시터 또는 유도기와 같은 전기 소자로 신호를 연결하기 위해 기판(101) 상에 사이트를 제공한다.
세 개의 바이어(104 내지 106)는 기판(101) 내에 형성된 원통형 도전체이다. 일반적으로 기판(101) 내의 신호들의 하나 이상의 층들 내에 구멍을 에칭하여 형성되는 바이어는 상호 연결체(100)의 제조 시 사용하기에 적합하다. 바이어(104 내지 106)의 제조 시 사용하기에 적합한 다른 예시적 형상은 사각형, 팔각형, 삼각형 및 육각형을 포함한다. 또한, 패드(102)는 단지 세 개의 바이어와 관련하여 사용되는 것에 제한되지 않는다. 상호 연결체(100)의 양호한 실시예는 세 개의 바이어를 포함하지만, 전자기 간섭의 감소는 신호원에 패드(102)를 연결하는 둘 이상의 바이어를 사용하여 얻어진다. 본 기술 분야의 숙련자들은 네 개의 바이어 상호 연결체, 다섯 개의 바이어 상호 연결체 및 다섯 개 이상의 바이어를 포함하는 상호 연결체들이 본 발명의 기술에 따라 형성될 수 있다는 것을 이해할 것이다. 패드에 연결된 단지 하나의 바이어를 포함하는 상호 연결체의 고주파수 성능과 비교할 때, 둘 이상의 바이어가 상호 연결체(100)의 고주파수 성능을 개선시킨다는 것이 실험에 의해 판명되었다.
도전성 세그먼트(110)는 패드(102)를 바이어(104)에 연결한다. 도전성 세그먼트(110)는 구리, 알루미늄, 금, 은 또는 텅스텐과 같은 도전성 재료로 형성되며, 양호하게는 테이퍼졌다. 도전성 세그먼트(110)는 제1 단부(114)와 제2 단부(116)를 갖는다. 제1 단부(114)는 제1 폭(118)을 가지며, 제2 단부(116)는 제2 폭(120)을 갖는다. 제1 단부(114)는 바이어(104)에 접속되고, 제2 단부(116)는 패드(102)에 접속된다. 일 실시예에서, 제1 폭(118)은 제2 폭(120)보다 작다. 제1 폭(118)을 제2 폭(120)보다 작게 만듦으로써, 테이퍼진 도전성 세그먼트는 패드(102)와 바이어(104) 사이에 형성될 수 있다. 전류의 단계적 변화에 대해, 테이퍼진 도전성 세그먼트는 일반적으로 동일한 상호 접속 구성에 사용된 테이퍼지지 않은 세그먼트보다 전자기 방사를 덜 방사한다. 테이퍼는 선형 테이퍼에 제한되지 않는다. 쌍곡선 함수 및 지수 함수와 같은 다른 함수들이 도전성 세그먼트(110)의 테이퍼를 정의하는데 사용될 수 있다. 또한, 바이어(105)를 패드(102)에 접속시키는 도전성 세그먼트(112)는 테이퍼진 도전성 세그먼트가 바람직하다.
도1b는 본 발명에 따라 제1 상호 연결체(100)와 제2 상호 연결체(129) 사이에 연결된 커패시터(127)를 포함하는 회로 기판(125)의 일 실시예의 측면도이다. 제1 상호 연결체(100)는 기판(135) 내에 형성된 제1 전위면(131)에 연결되고, 제2 상호 연결체(129)는 기판(135) 내에 형성된 제2 전위면(133)에 연결된다. 각 전위면(131, 133)은 기판(135) 내에 형성된 판 또는 도전성 영역이며, 기판(135) 상에 형성된 전자 시스템의 작동 중 대체로 일정한 전위의 전원을 제공한다. 땜납 요소(136)는 제1 상호 연결체(100)에 커패시터(127)를 전기적으로 연결시키며, 땜납 요소(137)는 커패시터(127)를 제2 상호 연결체(129)에 전기적으로 연결시킨다.
제1 상호 연결체(100)는 도1a와 관련하여 전술한 바와 같이 형성된다. 그러나, 도1a 및 도1b에 도시된 바와 같이 대체로 세 개의 바이어(104 내지 106)들 중 적어도 하나가 패드(102) 아래에 위치하는 것이 바람직하다. 바이어(106)를 대체 로 패드(102) 아래에 위치시킴으로서, 기판(135) 상의 표면 영역에 전자 부품을 장착할 수 있게 된다. 또한, 바이어를 대체로 패드(102) 아래에 위치시킴으로서, 바이어(106)를 패드(102)에 연결시키는 추가적인 도전성 세그먼트가 필요치 않다. 추가 도전성 세그먼트는 패드(102)에 연결된 회로가 작동하는 동안 전자기 방사원이 될 수 있기 때문에, EMI의 전위 공급원이 필요치 않다.
제2 상호 연결체(129)가 제1 상호 연결체(100)와 대체로 동일하게 제조되는 것이 바람직하지만, 제2 상호 연결체(129)는 제1 상호 연결체(100)와 대체로 동일한 것으로 한정되지는 않는다. 제2 상호 연결체(129)는 제1 상호 연결체(100)보다 더 많은 바이어를 포함하거나, 제2 상호 연결체(129)는 제1 상호 연결체(100)보다 더 적은 바이어를 포함할 수 있다. 도1b에 도시된 실시예에서, 상호 연결체(129)는 제2 전위면(133)에 연결된 단일 바이어(142)에 연결되는 패드(140)를 포함한다. (도시되지 않은) 절연 링은 통상 단일 바이어(142)가 제1 전위면(131)을 관통하는 제1 전위면(131) 내의 임의의 위치에서 제1 전위면(131)으로부터 단일 바이어(142)를 분리시킨다.
커패시터(127)는 제1 전위면(131)을 제2 전위면(133)에 전기적으로 연결시킨다. 일 실시예에서, 커패시터(127)는 전위면(131, 133)들 중 하나에 요구되는 전류에 응답하여 전류를 공급할 수 있는 고주파수 커패시터이다. 다른 실시예에서, 커패시터(127)는 세라믹 커패시터이다. 또 다른 실시예에서, 커패시터(127)는 고주파수 세라믹 커패시터이다. 본 발명은 제1 전위면(131)을 제2 전위면(133)에 연결시키는 단일 커패시터에 한정되지 않는다. 당해 분야의 숙련자들은 다수의 기판 을 위해 복수의 커패시터가 전위면을 분리하도록 사용된다는 것을 이해할 것이다.
기판(135)은 전자 시스템을 구성하는 전자 부품을 장착하고 상호 연결하는 기반을 제공한다. 기판(135)의 제조에 사용되는 적절한 예시적인 재료는 세라믹, 에폭시, 규소 및 다른 절연체 및 반도체를 포함한다. 통상, 회로 기판(125)과 같은 회로 기판은, 상호 연결체(100, 129)와 같은 복수의 상호 연결체와 제1 전위면(131) 및 제2 전위면(133)과 같은 복수의 일정한 전위면을 포함한다.
도1c는 본 발명에 따른 집적 회로(150)에 연결된 상호 연결체(100)의 일 실시예의 측면도이다. 도1c에서 알 수 있는 바와 같이, 신호 경로가 집적 회로(150)와 일정 전위면(152) 사이에 형성된다. 경로는 땜납 요소(154)와, 상호 연결체(100)와, 일정 전위면(152)을 포함한다. 일정 전위면(152)의 신호는 상호 연결체(100)를 관통하여 땜납 요소(154)를 통해 집적 회로(150)로 통과한다. 상호 연결체는 일정 전위면(152)을 땜납 요소(154)에 연결시키는 바이어(104 내지 106)를 포함한다. 일반적으로, 땜납 요소(154)는 집적 회로(150)상의 패드를 패드(102)에 연결시킨다. 상호 연결체(100)의 고주파수 성능은 일정 전위면(152)과 집적 회로(150) 사이에서 신호를 더 빠르게 연결시킨다.
도2a는 본 발명에 따른 상호 연결체(200)의 몇몇 실시예들의 평면도이다. 도2a에서 알 수 있는 바와 같이, 상호 연결체(200)는 기판(201)상에 형성된다. 상호 연결체(200)는 패드(202)와, 기판(201)상에 형성된 세 개의 바이어(204 내지 206)를 포함한다. 패드(202)는 세 개의 바이어(204 내지 206)에 직접 연결된다. 세 개의 바이어(204 내지 206)에 패드(202)를 직접 연결시키기 위해, 세 개의 바이 어(204 내지 206)가 형성된 후, 패드(202)는 세 개의 바이어(204 내지 206) 각각이 패드(202)에 물리적 그리고 전기적으로 연결되도록 세 개의 바이어(204 내지 206)의 대략 위에 형성된다.
패드(202)는 기판(201)의 표면상에 구리, 알루미늄, 금, 은, 또는 텅스텐과 같은 도전성 재료를 패턴 처리 및 에칭함으로써 형성된다. 패턴 처리 및 에칭 전에, 얇은 도전성 재료 층이 화학 증기 증착 또는 전기 도금과 같은 공정에 의해 기판(201)의 표면 상에 형성된다. 도2b는 도2a에 도시된 상호 연결체(200)의 측면도이다. 도2b를 참조하면, 패드(202)는 상단 표면(210)과 하단 표면(212)을 구비하고, 하단 표면(212)은 기판(201)과 접촉한다. 다시 도2a를 참조하면, 패드(202)의 형상은 패턴 처리 및 에칭 공정에 의해 한정되나, 패드(202)는 특정 형상에 제한되지 않는다. 패드(202)는 대략 사각형 코어 패드(214)와 세 개의 비정방형 패드(216 내지 218)를 포함한다. 사각형 코어 패드(214)는 네 개의 에지(221 내지 224)를 구비하고, 세 개의 비정방형 패드(216 내지 218) 각각은 네 개의 에지(221 내지 224) 중 하나에 인접하여 위치된다. 일 실시예에서, 세 개의 비정방형 패드(216 내지 218) 중 적어도 하나는 패드(217)와 같은 대략 삼각형 패드이다. 패드(202)는 기판(201) 상에 또는 기판(201) 근처에 장착된 집적 회로, 저항기, 커패시터, 또는 인덕터와 같은 전자 부품에 신호를 연결시키기 위해 기판(201) 상에 위치를 제공한다.
세 개의 바이어(204 내지 206)는 기판(201) 내에 형성된 원통형 전도체이다. 바이어는 통상적으로 하나 이상의 기판 층 내에 공동을 에칭하고, 공동 내에 도전 성 물질을 증착시킴으로써 형성된다. 세 개의 바이어(204 내지 206)는 원통형으로만 제한되지 않는다. 기판(201) 내에 신호를 전송할 수 있는 모든 형태가 상호 연결체를 제조하는데 사용될 수 있다. 바이어(204 내지 206)를 제조하는 다른 실시예 형태로는 직사각형, 팔각형, 삼각형 및 육각형이 포함된다. 패드(202)는 세 개의 바이어 연결에 사용하는 것에만 한정되지 않는다. 상호 연결체(200)의 바람직한 실시예는 세 개의 바이어를 포함하지만, 전자 간섭의 감소는 패드(202)를 신호원과 연결하는 두 개 이상의 바이어를 사용하여 얻어진다. 상기 유형의 방법은 4개 바이어 연결, 5개 바이어 연결에 적절하고, 5개 이상의 바이어를 포함하는 연결은 본 발명의 교시에 따라 형성될 수 있다. 패드에 연결된 단지 하나의 바이어를 포함하는 상호 연결체의 고주파수 성능과 비교할 때, 두 개 이상의 바이어가 상호 연결체(200)의 고주파수 성능을 개선시킨다는 것이 실험에 의해 판명되었다.
도2c에는 본 발명에 따라 제1 상호 연결체(200)와 제2 상호 연결체(229) 사이에 연결된 커패시터(227)를 포함하는 회로 기판(225)의 일 실시예가 도시된다. 제1 상호 연결체(200)는 기판(235) 내에 형성되는 제1 전위면(231)과 연결되고, 제2 상호 연결체(229)는 기판(235) 상에 형성된 제2 전위면(233)과 연결된다. 각 전위면(231, 233)은 기판(235) 내에 형성되는 도전성 영역 또는 면이며, 기판(235) 상에 형성되는 전자 시스템의 작동 중에 대체로 일정한 전위 공급원이 제공된다. 땜납 요소(236)는 커패시터(227)를 제1 상호 연결체(200)에 전기 연결하고, 땜납 요소(237)는 커패시터(227)를 제2 상호 연결체(229)에 전기 연결한다.
제1 상호 연결체(200)는 도2a에 상술된 바와 같이 형성된다. 그러나, 도2b 및 도2a에 도시된 바와 같이 세 개의 바이어(204 내지 206)가 대체로 패드(202) 하부에 위치되는 것이 바람직한 것에 주의해야 한다. 세 개의 바이어(204 내지 206)를 대체로 패드(202) 하부에 위치시킴으로써 기판(225) 표면 상에 전자 부품이 장착될 수 있다. 또한, 패드(202)에 연결된 회로 작동 동안, 전기 방출원이 될 수 있는 추가의 도전성 세그먼트는 전력 분배 시스템에 추가되지 않는다.
바람직하게는 제2 상호 연결체(229)는, 바이어의 길이를 제외하고, 제1 상호 연결체(200)와 사실상 동일하다. 하나 이상의 바이어(239)는 전형적으로 제1 전위면(231)보다는 제2 전위면(233)에 연결되며, 하나 이상의 바이어(239)는 제1 상호 연결체(200)의 하나 이상의 바이어(241)보다 약간 더 길거나 더 짧다. 그러나, 제2 상호 연결체(229)는 사실상 제1 상호 연결체(200)와 동일하도록 한정되지는 않는다. 제2 상호 연결체(229)는 제1 상호 연결체(200)보다 더 많은 바이어를 포함할 수도 있고 제1 상호 연결체(200)보다 더 적은 바이어를 포함할 수도 있다. 그러나, 제2 상호 연결체(229)는 제1 상호 연결체(200)와 사실상 동일한 것으로 도2c에 도시되어 있다. 하나 이상의 바이어(239)가 제1 전위면(131)을 통과하면, 전형적으로 (도시되지 않은) 별도의 절연 링이 제1 전위면(131)으로부터 하나 이상의 바이어(239)를 각각 분리시킨다.
커패시터(227)는 제2 전위면(233)에 제1 전위면(231)을 전기적으로 연결시킨다. 일 실시예에서, 커패시터(227)는 전류 요구 단계에 응답하여 전위면(231, 233) 중 하나에 전류를 제공할 수 있는 고주파수 커패시터이다. 다른 실시예에서, 커패시터(227)는 세라믹 커패시터이다. 다른 실시예에서, 커패시터(227)는 고주파 수 세라믹 커패시터이다. 본 발명은 제2 전위면(233)에 제1 전위면(231)을 연결시키는 단일 커패시터에 한정되지 않는다. 당해 기술분야에 숙련된 자들은 많은 기판에 대해서 전위면을 분리시키는데 복수개의 커패시터가 사용된다는 것을 이해할 것이다.
회로 기판(225)은 전자 시스템을 구성하는 전자 부품을 장착 및 상호 연결시키기 위한 기반을 제공한다. 기판(235)의 제조에 사용하기 적절한 예시적인 물질은 세라믹, 에폭시, 규소 및 다른 절연체와 반도체를 포함한다. 전형적으로는, 회로 기판(225)과 같은 회로 기판은 상호 연결체(200, 229)와 같은 복수개의 상호 연결체와, 제1 전위면(231) 및 제2 전위면(233)과 같은 복수개의 일정 전위면을 포함한다.
도2d는 본 발명에 따른 집적 회로(250)에 연결된 상호 연결체(200)의 일 실시예를 도시한 측면도이다. 도2c에서 알 수 있듯이, 집적 회로(250)와 일정 전위면(252) 사이에 신호 경로가 형성된다. 경로는 땜납 요소(254), 상호 연결체(200) 및 일정 전위면(252)을 포함한다. 일정 전위면(252)에서의 신호는 상호 연결체(200)와 땜납 요소(254)를 통과하여 집적 회로(250)로 간다. 상호 연결체는 땜납 요소(254)에 일정 전위면(252)을 연결하는 바이어(204 내지 206)를 포함한다. 전형적으로, 땜납 요소(254)는 집적 회로(250) 상의 패드를 패드(202)에 연결시킨다. 상호 연결체(200)의 고주파수 성능은 일정 전위면(252)과 집적 회로(250) 사이에 신호의 보다 빠른 연결을 제공한다.
본 명세서에는 특정 실시예들이 설명되고 도시되었지만, 본 명세서의 장점을 이용하여, 동일한 목적을 달성하기 위한 임의의 구성이 도시된 특정 실시예를 대신할 수 있음은 당해 기술 분야의 숙련자에게 이해될 것이다. 본 출원은 본 발명의 다른 수정예 또는 변형예를 포함한다. 따라서, 본 발명은 청구 범위 및 그 등가물에 의해서만 한정된다.

Claims (21)

  1. 패드와,
    상기 패드의 실질적으로 하부에 형성되고, 상기 패드에 전기적으로 연결되는 제1 바이어와,
    상기 패드에 실질적으로 인접하여 형성되고, 테이퍼진 도전성 세그먼트를 통하여 상기 패드에 전기적으로 연결되는 제2 바이어
    를 포함하는 상호 연결체.
  2. 제1항에 있어서,
    제3 바이어가 상기 패드의 실질적으로 하부에 형성되는 상호 연결체.
  3. 제1항에 있어서,
    제4 바이어가 상기 패드에 실질적으로 인접하여 형성되고, 제2의 테이퍼진 도전성 세그먼트를 통하여 상기 패드에 전기적으로 연결되는 상호 연결체.
  4. 제1항에 있어서,
    상기 테이퍼진 도전성 세그먼트는 제1 폭을 갖는 제1 단부와 제2 폭을 갖는 제2 단부를 구비하고, 상기 제1 단부는 상기 제2 바이어에 접속되며, 상기 제2 단부는 상기 패드에 접속되고, 상기 제1 폭은 상기 제2 폭보다 작은 상호 연결체.
  5. 제1항에 있어서,
    상기 패드는 적어도 4개의 실질적으로 직선인 에지들을 갖고, 상기 테이퍼진 도전성 세그먼트는 상기 적어도 4개의 실질적으로 직선인 에지들 중 적어도 하나에 연결되는 상호 연결체.
  6. 기판과,
    상기 기판의 표면상에 형성되는 제1 패드와,
    상기 제1 패드의 실질적으로 하부에 형성되고, 상기 제1 패드에 전기적으로 연결되는 제1 바이어와,
    상기 제1 패드에 실질적으로 인접하여 형성되고, 테이퍼진 도전성 세그먼트를 통하여 상기 제1 패드에 전기적으로 연결되는 제2 바이어와,
    상기 기판의 상기 표면상에 형성되는 제2 패드에 상기 제1 패드를 연결하는 커패시터
    를 포함하는 회로 기판.
  7. 제6항에 있어서,
    적어도 2개의 바이어가 실질적으로 제1 패드의 하부에 형성되는 회로 기판.
  8. 제6항에 있어서,
    적어도 2개의 바이어가 실질적으로 제2 패드의 하부에 형성되는 회로 기판.
  9. 제8항에 있어서,
    상기 커패시터는 고주파수 커패시터를 포함하는 회로 기판.
  10. 제9항에 있어서,
    상기 커패시터는 세라믹 커패시터를 포함하는 회로 기판.
  11. 기판과,
    상기 기판상에 형성되며, 상기 기판과 접촉하는 바닥 표면을 갖는 패드 - 상기 패드는 4개의 에지를 갖는 실질적으로 정방형인 코어 패드와 3개의 비정방형 패드를 포함하고, 상기 3개의 비정방형 패드 각각은 상기 4개의 에지 중 하나에 인접하여 배치되며 상기 4개의 에지 중 하나와 접촉함 - 와,
    상기 바닥 표면에 연결되는 적어도 3개의 바이어를 포함하는 회로 기판.
  12. 제11항에 있어서,
    상기 적어도 3개의 바이어는 상기 3개의 비정방형 패드 중 적어도 하나의 바닥 표면에 연결되는 회로 기판.
  13. 제11항에 있어서,
    상기 3개의 비정방형 패드 중 적어도 하나는 실질적으로 삼각형인 패드를 포함하는 회로 기판.
  14. 제13항에 있어서,
    상기 실질적으로 삼각형인 패드는 상기 적어도 3개의 바이어 중 하나에 연결되는 회로 기판.
  15. 제12항에 있어서,
    상기 3개의 비정방형 패드 각각은 상기 적어도 3개의 바이어 중 하나에 연결되는 회로 기판.
  16. 상호 연결체를 형성하는 방법으로서,
    기판 내에 제1 바이어 및 제2 바이어를 형성하는 단계와,
    실질적으로 상기 제1 바이어 상에 상기 제1 바이어에 전기적으로 연결되도록 패드를 형성하는 단계와,
    상기 패드에 실질적으로 인접하고 상기 제2 바이어에 상기 패드를 연결시키는 도전성 세그먼트를 형성하는 단계
    를 포함하는 방법.
  17. 제16항에 있어서,
    상기 도전성 세그먼트를 형성하는 단계는 테이퍼진 도전성 세그먼트를 포함하는 상호 연결체 형성 방법.
  18. 제16항에 있어서,
    상기 패드의 실질적으로 하부에 제3 바이어를 형성하는 단계를 더 포함하는 상호 연결체 형성 방법.
  19. 제18항에 있어서,
    상기 패드에 실질적으로 인접하고, 상기 패드를 제4 바이어에 전기적으로 연결시키는 제2 도전성 세그먼트를 형성하는 단계를 더 포함하는 상호 연결체 형성 방법.
  20. 제17항에 있어서,
    상기 테이퍼진 도전성 세그먼트는 제1 폭을 갖는 제1 단부와 제2 폭을 갖는 제2 단부를 구비하고, 상기 제1 단부는 상기 제2 바이어에 접속되며, 상기 제2 단부는 상기 패드에 접속되고, 상기 제1 폭은 상기 제2 폭보다 작은 상호 연결체 형성 방법.
  21. 제4항에 있어서,
    상기 테이퍼진 도전성 세그먼트의 형태는 쌍곡선 함수에 의해 정의되는 상호 연결체.
KR1020037008112A 2000-12-18 2001-11-20 상호 연결체 KR100560571B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/740,103 2000-12-18
US09/740,103 US7088002B2 (en) 2000-12-18 2000-12-18 Interconnect
PCT/US2001/044651 WO2002063934A1 (en) 2000-12-18 2001-11-20 Interconnect

Publications (2)

Publication Number Publication Date
KR20030064830A KR20030064830A (ko) 2003-08-02
KR100560571B1 true KR100560571B1 (ko) 2006-03-14

Family

ID=24975046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037008112A KR100560571B1 (ko) 2000-12-18 2001-11-20 상호 연결체

Country Status (7)

Country Link
US (3) US7088002B2 (ko)
EP (1) EP1344433A1 (ko)
JP (1) JP4027802B2 (ko)
KR (1) KR100560571B1 (ko)
CN (1) CN1290386C (ko)
MY (1) MY137665A (ko)
WO (1) WO2002063934A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088002B2 (en) * 2000-12-18 2006-08-08 Intel Corporation Interconnect
US7902654B2 (en) * 2006-05-10 2011-03-08 Qualcomm Incorporated System and method of silicon switched power delivery using a package
US7812582B2 (en) 2006-09-14 2010-10-12 Qualcomm Incorporated System and method of power distribution control of an integrated circuit
JP2009135147A (ja) * 2007-11-28 2009-06-18 Shinko Electric Ind Co Ltd 配線基板及び電子素子の接続構造及び電子装置
US9034280B2 (en) 2009-12-16 2015-05-19 General Electric Corporation High-throughput methods and systems for processing biological materials
US20130320522A1 (en) * 2012-05-30 2013-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Re-distribution Layer Via Structure and Method of Making Same
US9338627B1 (en) 2015-01-28 2016-05-10 Arati P Singh Portable device for indicating emergency events
US11490517B2 (en) * 2019-07-31 2022-11-01 ABB Power Electronics, Inc. Interposer printed circuit boards for power modules
US10993325B2 (en) 2019-07-31 2021-04-27 Abb Power Electronics Inc. Interposer printed circuit boards for power modules

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731960A (en) * 1996-09-19 1998-03-24 Bay Networks, Inc. Low inductance decoupling capacitor arrangement
US5753976A (en) * 1996-06-14 1998-05-19 Minnesota Mining And Manufacturing Company Multi-layer circuit having a via matrix interlayer connection

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3601750A (en) * 1970-02-09 1971-08-24 Berg Electronics Inc Circuit board connector
US3725743A (en) * 1971-05-19 1973-04-03 Hitachi Ltd Multilayer wiring structure
FR2404990A1 (fr) * 1977-10-03 1979-04-27 Cii Honeywell Bull Substrat d'interconnexion de composants electroniques a circuits integres, muni d'un dispositif de reparation
US4275410A (en) * 1978-11-29 1981-06-23 Hughes Aircraft Company Three-dimensionally structured microelectronic device
FR2468279A1 (fr) 1979-10-19 1981-04-30 Dujardin Editions Procede de fabrication de plaques comportant au moins un circuit imprime
US5255019A (en) * 1990-01-30 1993-10-19 Seiko Epson Corporation Ink near-end detecting device
JPH03283594A (ja) * 1990-03-30 1991-12-13 Toshiba Lighting & Technol Corp 回路基板
US5081563A (en) * 1990-04-27 1992-01-14 International Business Machines Corporation Multi-layer package incorporating a recessed cavity for a semiconductor chip
JP2996510B2 (ja) * 1990-11-30 2000-01-11 株式会社日立製作所 電子回路基板
US5258648A (en) * 1991-06-27 1993-11-02 Motorola, Inc. Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery
US5355019A (en) * 1992-03-04 1994-10-11 At&T Bell Laboratories Devices with tape automated bonding
US5342999A (en) * 1992-12-21 1994-08-30 Motorola, Inc. Apparatus for adapting semiconductor die pads and method therefor
US5389743A (en) 1992-12-21 1995-02-14 Hughes Aircraft Company Rivet design for enhanced copper thick-film I/O pad adhesion
US5447871A (en) * 1993-03-05 1995-09-05 Goldstein; Edward F. Electrically conductive interconnection through a body of semiconductor material
US6495470B2 (en) 1994-11-18 2002-12-17 Intel Corporation Contact and via fabrication technologies
KR960028736A (ko) * 1994-12-07 1996-07-22 오오가 노리오 프린트 기판
JP3269397B2 (ja) * 1995-09-19 2002-03-25 株式会社デンソー プリント配線基板
WO1997019579A1 (fr) * 1995-11-17 1997-05-29 Kabushiki Kaisha Toshiba Tableau de connexion multicouches, materiau prefabrique pour ce tableau, procede de fabrication de ce dernier groupement de composants electroniques et procede de formation de connexions verticales conductrices
US5796589A (en) * 1995-12-20 1998-08-18 Intel Corporation Ball grid array integrated circuit package that has vias located within the solder pads of a package
US5875102A (en) 1995-12-20 1999-02-23 Intel Corporation Eclipse via in pad structure
JPH09191184A (ja) * 1996-01-10 1997-07-22 Hitachi Ltd プリント回路基板
US5660321A (en) 1996-03-29 1997-08-26 Intel Corporation Method for controlling solder bump height and volume for substrates containing both pad-on and pad-off via contacts
JPH09298255A (ja) * 1996-05-01 1997-11-18 Shinko Electric Ind Co Ltd セラミック回路基板及びこれを用いた半導体装置
DE19642929A1 (de) 1996-10-17 1997-07-17 Siemens Ag Kontaktierung wenigstens eines Bauelementes auf einer mehrlagigen Leiterplatte
DE69705746T2 (de) 1996-12-20 2001-10-31 Alza Corp Injizierbare depotgelzubereitung und herstellungsverfahren
US6162997A (en) * 1997-06-03 2000-12-19 International Business Machines Corporation Circuit board with primary and secondary through holes
DE19748689C2 (de) 1997-11-04 2000-01-27 Trenew Electronic Gmbh Niederinduktive Verbindung
US6046901A (en) * 1998-05-04 2000-04-04 Motorola, Inc. Support structure, electronic assembly
JP3495917B2 (ja) * 1998-07-15 2004-02-09 日本特殊陶業株式会社 多層配線基板
US6271481B1 (en) * 1998-09-03 2001-08-07 Visteon Global Technologies, Inc. Pad configurations for improved etching of multilayer circuit assemblies
US6111204A (en) * 1999-02-08 2000-08-29 Ford Motor Company Bond pads for fine-pitch applications on air bridge circuit boards
US6215372B1 (en) * 1999-06-02 2001-04-10 Sun Microsystems, Inc. Method and apparatus for reducing electrical resonances in power and noise propagation in power distribution circuits employing plane conductors
US6246107B1 (en) * 1999-07-07 2001-06-12 Philips Semiconductors, Inc. Semiconductor device arrangement having configuration via adjacent bond pad coding
US6187418B1 (en) * 1999-07-19 2001-02-13 International Business Machines Corporation Multilayer ceramic substrate with anchored pad
US6337805B1 (en) * 1999-08-30 2002-01-08 Micron Technology, Inc. Discrete devices including EAPROM transistor and NVRAM memory cell with edge defined ferroelectric capacitance, methods for operating same, and apparatuses including same
US6414248B1 (en) * 2000-10-04 2002-07-02 Honeywell International Inc. Compliant attachment interface
US7088002B2 (en) 2000-12-18 2006-08-08 Intel Corporation Interconnect

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753976A (en) * 1996-06-14 1998-05-19 Minnesota Mining And Manufacturing Company Multi-layer circuit having a via matrix interlayer connection
US5731960A (en) * 1996-09-19 1998-03-24 Bay Networks, Inc. Low inductance decoupling capacitor arrangement

Also Published As

Publication number Publication date
WO2002063934A1 (en) 2002-08-15
EP1344433A1 (en) 2003-09-17
US7375432B2 (en) 2008-05-20
US20060191712A1 (en) 2006-08-31
US20080090406A1 (en) 2008-04-17
CN1290386C (zh) 2006-12-13
MY137665A (en) 2009-02-27
KR20030064830A (ko) 2003-08-02
JP2005506679A (ja) 2005-03-03
US20020074161A1 (en) 2002-06-20
CN1504068A (zh) 2004-06-09
US7088002B2 (en) 2006-08-08
US7638419B2 (en) 2009-12-29
JP4027802B2 (ja) 2007-12-26

Similar Documents

Publication Publication Date Title
US7638419B2 (en) Method of fabricating a via attached to a bond pad utilizing a tapered interconnect
CA1143862A (en) High performance semiconductor package assembly
JP3138383B2 (ja) マルチチップモジュール
US6462950B1 (en) Stacked power amplifier module
US5475264A (en) Arrangement having multilevel wiring structure used for electronic component module
US8488329B2 (en) Power and ground vias for power distribution systems
US5724727A (en) Method of forming electronic component
CN102638931B (zh) 电子组件、使寄生电容最小的方法及电路板结构制造方法
JPH0685510A (ja) マルチチップモジュール
JP2018078133A (ja) コイル内蔵ガラス基板およびビルドアップ基板
EP0596721A1 (en) Noise filter
EP0912997B1 (en) Rf power package with a dual ground
US10453774B1 (en) Thermally enhanced substrate
JP3878795B2 (ja) 多層配線基板
KR100771262B1 (ko) 고전력 애플리케이션에 사용하기 위한 다중칩 모듈
JPH06181119A (ja) Ｌｃ複合部品
US7869225B2 (en) Shielding structures for signal paths in electronic devices
US11239143B2 (en) Semiconductor structure and manufacturing method thereof
JP3798978B2 (ja) 多層配線基板
JP2021057867A (ja) 通信モジュール
US7626828B1 (en) Providing a resistive element between reference plane layers in a circuit board
JP2003273270A (ja) 配線基板
JP3784244B2 (ja) 多層配線基板
JPH1117304A (ja) インダクタンスを形成した印刷配線基板
JPH04360594A (ja) ノイズ抑制素子およびノイズ抑制プリント基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160303

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190227

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 15