DE19748689C2

DE19748689C2 - Niederinduktive Verbindung

Info

Publication number: DE19748689C2
Application number: DE19748689A
Authority: DE
Inventors: Andreas Lenkisch
Original assignee: TRENEW ELECTRONIC GmbH
Current assignee: TRENEW ELECTRONIC GmbH
Priority date: 1997-11-04
Filing date: 1997-11-04
Publication date: 2000-01-27
Anticipated expiration: 2017-11-05
Also published as: DE19748689A1

Description

Gebiet der Erfindung

Die Erfindung betrifft eine Leiterplatte, insbesondere die Verbindung eines Löt pads auf einer ersten Oberfläche mit einer Leiterbahn auf einer zweiten Ober fläche oder in einer Innenlage der Leiterplatte nach dem Oberbegriff des An spruchs 1.

Stand der Technik

Es ist bekannt, daß das Layout einer Leiterplatte großen Einfluß auf ihre elek trischen Eigenschaften wie Induktivität und Kapazität hat. Bei vielen Anwen dungen, insbesondere dann, wenn die Leiterplatte mit hohen Frequenzen be trieben wird, wird beim Layout darauf geachtet, daß die parasitären Induktivi täten möglichst klein gehalten werden. Dies wird unter anderem dadurch er reicht, daß die Leiterbahnen möglichst breit gemacht werden, und Leiter schleifen eine kleinstmögliche Fläche umschließen.

Trotzdem ist bei herkömmlichen SMD-bestückten mehrlagigen Leiterplatten die Verbindung zwischen SMD-Lötpads, die sich auf einer ersten Oberfläche be finden, und Leiterbahnen, welche sich in Innenlagen oder auf der zweiten Oberfläche der Leiterplatte befinden, relativ hochinduktiv. Bisher sind die in Rede stehenden Anordnungen wie folgt gestaltet: Die Verbindung besteht aus einer innen metallisierten Bohrung, welche als Durchkontaktierung zwischen den Leiterplattenschichten dient, und einer schmalen Zuleitung, der diese Boh rung mit dem SMD-Lötpad leitend verbindet (Fig. 6). Die relativ hohe Induktivi tät einer solchen Verbindung ist insbesondere dann störend, wenn es darum geht, Leiterbahnen niederinduktiv kapazitiv zu koppeln, das heißt wenn das Lötpad zur Auflötung eines SMD-Kondensators dient.

Die DE 38 43 984 A1 zeigt eine Leiterplatte, bei der Bauelemente durch Schwall- oder Wellenlöten auf einer ersten Oberfläche aufgelötet werden können. Sollen diese Bauteile mit Leiterbahnen auf der zweiten Oberfläche der Leiterplatte verbunden werden, so dienen hierzu ebenfalls Bohrungen, die mit einer dün nen Leiterbahn mit den entsprechenden Lötanschlüssen verbunden sind.

Aus der DE 296 18 771 U1 ist eine Anordnung zur niederohmigen Durchkon taktierung einer Leiterplatte bekannt. Hier wird mittels Schwallöten ein SMD- Bauteil auf eine erste Leiterbahn aufgelötet. Diese erste Leiterbahn ist etwa halbkreisförmig und wird von mehreren Bohrungen durchstoßen. Diese Boh rungen durchstoßen weiterhin eine zweite Leiterbahn die sich auf der anderen Seite der Leiterplatte befindet. Diese Bohrungen dienen einerseits der leiten den Verbindung zwischen den beiden Leiterbahnen, wodurch eine niederohmi ge Verbindung zwischen dem SMD-Bauteil und der zweiten Leiterbahn ent steht. Die Bohrungen dienen weiterhin dem Schwallöten.

Die dort vorgeschlagene Anordnung kann nur beim Schwall- oder Wellenlöten eingesetzt werden. Schwallöten ist jedoch häufig problematisch, insbesondere dann, wenn relativ dicke, mehrlagige Leiterplatten zu bearbeiten sind. Beim Schwallöten darf das Verhältnis Plattendicke/Bohrungsdurchmesser einen ge wissen Wert nicht überschreiten. Dies kann bei mehrlagigen Leiterplatten zu Problemen führen. Deshalb hat sich für viel Anwendungen Reflow-Löten durchgesetzt.

Darstellung der Erfindung

Ausgehend von diesem Stand der Technik ist es das Ziel dieser Erfindung eine Leiterplatte zu schaffen, bei der Bauteile, insbesondere SMD-Bauteile, mittels Reflow-Löten aufgelötet werden können und bei der die Induktivität der Verbin dung zwischen einem solchen Bauteil und einer Leiterbahn, welche sich in ei ner anderen Schicht der Leiterplatte oder auf der entgegengesetzten Oberflä che befindet, minimiert ist.

Dies wird durch eine Leiterplatte mit den Merkmalen des Anspruchs 1 erreicht.

Die Gesamtinduktivität einer solchen Anordnung setzt sich im wesentlichen aus zwei Induktivitäten zusammen: Der Induktivität der Durchkontaktierung und der Induktivität der Zuleitung. Die erfindungsgemäße Anordnung minimiert beide Induktivitäten, und somit auch die Gesamtinduktivität. Die Induktivität der Durchkontaktierung wird dadurch reduziert, daß mehr als eine innen metalli sierte Bohrung zur Stromleitung verwendet wird, was einer Parallelschaltung entspricht. Bei gleichartigen Bohrungen ist die Induktivität der Durchkontaktie rung umgekehrt proportional zur Anzahl der Bohrungen. Die Induktivität der Zuleitung wird dadurch minimiert, daß die Zuleitung mindestens auf der ganzen Breite des SMD-Lötpads mit diesem verbunden ist, und mit mindestens dieser Breite zu den Bohrungen geführt wird. Die Zuleitung erhält dadurch eine flä chenartige Geometrie.

Das hier beschriebene Layout kann natürlich nicht nur bei SMD-bestückten Leiterplatten angewendet werden, sondern immer dann, wenn ein beliebiges Bauteil auf ein Lötpad aufgelötet, und leitend mit einer Leiterbahn in einer In nenlage einer Leiterplatte, oder mit einer Leiterbahn auf der gegenüberliegen den Seite der Leiterplatte leitend verbunden werden soll. Deshalb ist im fol genden allgemein von Lötpads die Rede. Bei den Leiterbahnen kann es sich um Signalleitungen, GND- oder V_CC-Lagen handeln.

Vorteilhafte Ausführungsformen ergeben sich aus den Unteransprüchen.

Die Erfindung wird nun anhand von Zeichnungen näher erläutert. Es zeigen:

Fig. 1 ein erstes erfindungsgemäßes Layout

Fig. 2 ein zweites erfindungsgemäßes Layout

Fig. 3 ein erstes Anwendungsbeispiel

Fig. 4 ein zweites Anwendungsbeispiel

Fig. 5a, b Querschnitte erfindungsgemäßer Verbindungen in nichtmaßstäbli cher Darstellung

Fig. 6 ein Layout nach dem bisherigen Stand der Technik, wobei die Bezugs zeichen analog zu den in den anderen Figuren benutzten Bezugszeichen ge wählt sind.

Fig. 1 zeigt eine erfindungsgemäße Anordnung in der Draufsicht. Das Lötpad 1 mit der Länge l und der Breite b ist mit seiner gesamten Unterseite auf der Zu leitung 2 angebracht. Mit Längsseite wird hier diejenige Seite bezeichnet, wel che parallel zur Längsrichtung des auf dem Lötpad anzuordnendem SMD- Bauteils ist, die Breitseite ist die dazu senkrechte Seite. Die Zuleitung 2 ist so gestaltet, daß sie das Lötpad 1 an seinen Breitseiten überragt. Die Zuleitung weitet sich zu zwei nebeneinander angeordneten Bohrungen 3a, b hin fächer förmig auf. Eine dritte Bohrung 3c ist, vom Lötpad aus gesehen, hinter den Bohrungen 3a, b angeordnet. Die Bohrungen 3, welche eine metallisierte Oberfläche haben, sind leitend mit Leiterbahnen 7 im Inneren der Leiterplatte 12 verbunden (Fig. 5a). Natürlich ist es auch denkbar, daß die Bohrungen mit nur einer Leiterbahn im Inneren der Leiterplatte 12 verbunden sind, oder daß sich die Leiterbahn 7 auf der entgegengesetzten Oberfläche befindet (Fig. 5b).

Fig. 2 zeigt ein Ausführungsbeispiel, welches dem in Fig. 1 ähnlich ist. Die Zu leitung 2 hat hier zunächst die selbe Breite b wie das Lötpad 1, und weitet sich dann zu zwei Bohrungen 3a, b hin auf. Diese Ausführungsform ist etwas höhe rinduktiv als die in Fig. 1 gezeigte, sie ist jedoch aufgrund der kleineren geo metrischen Ausführung in manchen Fällen zu bevorzugen.

Fig. 3 zeigt ein Anwendungsbeispiel der erfindungsgemäßen Kontaktierung. Hier wird eine Oberflächenleiterbahn 8 über ein SMD-Bauteil 6 mit einer Lei terbahn im Inneren oder auf der entgegengesetzten Seite der Leiterplatte 12 gekoppelt. Das SMD-Bauteil 6 ist wie bei bisherigen Leiterplatten auch an sei nen Kontaktbereichen 6a mittels Lot 9 mit dem Lötpad 1 verbunden. In dem hier gezeigten Beispiel handelt es sich bei der Leiterbahn 8 um eine Poten tiallage, beispielsweise eine GND-Lage. Allgemein empfiehlt es sich, damit der induktivitätsarme Aufbau der Durchkontaktierung nicht zu Nichte gemacht wird, die Oberflächenleiterbahn 8 mindestens so breit wie das mit ihr verbundene Lötpad 1 zu machen.

Fig. 4 zeigt die Anwendung eines erfindungsgemäßen Layouts für den Fall, daß zwei Leiterbahnen 7, welche sich im Inneren der Leiterplatte 12 befinden über ein SMD-Bauteil 6 miteinander gekoppelt werden sollen. Hier ist es natür lich vorteilhaft, wenn die Verbindung jeder der beiden Leiterbahnen zu dem ihr zugeordneten Lötpad 1 mit einem erfindungsgemäßen Layout erfolgt. Es ist natürlich auch denkbar, daß mit einem Lötpad 1 mehrere Leiterbahnen 7 ver bunden sind (s. Fig. 5a).

Wie bei bisherigen Leiterplatten auch, ist die Oberfläche der Leiterplatte 12 mit einem Lotstopplack 4 versehen, in welchem Aussparungen für die Lötpads 1 sind. Insbesondere ist der Lotstopplack 4 so angeordnet, daß ein Hineinlaufen von Lot in eine der Bohrungen 3 zuverlässig verhindert wird. Die Kontaktierung zwischen einer Bohrung 3 und der Leiterbahn 7, welche kontaktiert werden soll, wird wie bei herkömmlichen Leiterplatten erreicht. Die Metallschicht 10 auf der Bohrungswandung steht in leitendem Kontakt zu der Zuleitung 2 und zu der oder den Leiterbahnen 7 (Fig. 5). Natürlich muß die entsprechende Leiterbahn 7 zumindest dort, wo sie kontaktiert werden soll, breit genug sein, damit sie von allen der Kontaktierung dienenden Löchern durchstoßen wird. Da Leiterbahnen aufgrund der angestrebten niedrigen In duktivität in der Regel breit geführt werden ist an dieser Stelle meist keine we sentliche Layoutänderung gegenüber herkömmlichen Leiterplatten nötig.

Der Übersichtlichkeit halber sind die Zeichnungen folgendermaßen vereinfacht:

- In den Fig. 1-4 sind weder Innenlagen-Leiterbahnen 7, noch Lotstopplack 4 dargestellt.
- Die Fig. 5a, b zeigen jeweils einen Schnitt durch eine der zur Kontaktierung dienenden Bohrungen 3. Die zur selben Kontaktierung gehörenden Bohrun gen 3 sind in analoger Weise mit den jeweils gleichen Leiterbahnen 7 ver bunden.

Das hier beschriebene Layout kann natürlich nicht nur auf Vielschichtleiter platten angewendet werden, sondern auch auf Zweischichtleiterplatten, bei denen Leiterbahnen nur auf den beiden Oberflächen angeordnet sind, und die Durchkontaktierung lediglich von einer Oberfläche zur anderen erfolgt. Die oben beschriebenen Beispiele haben lediglich exemplarischen Charakter, sie sind keine abschließende Aufstellung aller denkbaren erfindungsgemäßen Layouts. Insbesondere ist es auch möglich, daß zur Durchkontaktierung eines Lötpads Bohrungen mit verschiedenen Durchmessern verwendet werden. Ein besonders wichtige Anwendung des erfindungsgemäßen Layouts ist die kapazitive Kopplung zweier Leiterbahnen mittels eines SMD-Kondensators, wobei mindestens eine der beiden Kontaktflächen eines solchen Kondensators mit einem Lötpad verlötet ist, welches erfindungsgemäß mit mindestens einer Leiterbahn verbunden ist.

Claims

1. Leiterplatte (12) mit mindestens einer auf einer ersten Oberfläche der Leiterplatte angeordneten Lötpad-Zuleitungseinheit, mindestens zwei parallel geschalteten metallisierten Bohrungen (3), die die Lötpad- Zuleitungseinheit durchstoßen und sie mit mindestens einer Leiterbahn (7), welche sich auf einer zweiten Oberfläche oder in einer Innenlage der Leiterplatte (12) befindet, verbinden, dadurch gekennzeichnet, daß Lötpad (1) und Zuleitung (2) separate Bauteile sind, wobei das Lötpad (1) auf der Zuleitung (2) angeordnet ist, und daß die Zuleitung (2) zwischen dem Lötpad (1) und der Bohrung (3a, b), welche dem Lötpad (1) am nächsten ist, mindestens dieselbe Breite (b) wie das Lötpad (1) aufweist.

2. Leiterplatte (12) nach Anspruch 1, dadurch gekenn zeichnet, daß alle zu einem Lötpad (1) gehörenden Bohrungen (3) den selben Durchmesser aufweisen.

3. Leiterplatte (12) nach Anspruch 1, dadurch gekenn zeichnet, daß zur Durchkontaktierung Bohrungen (3) mit verschiedenen Durchmessern verwendet werden.

4. Leiterplatte (12) nach einem der vorangehenden Ansprüche, dadurch ge kennzeichnet, daß es sich um eine Mehrschichtleiterplatte handelt.

5. Leiterplatte (12) nach einem der vorangehenden Ansprüche, dadurch ge kennzeichnet, daß es sich um eine Leiterplatte handelt, welche aus schließlich Leiterbahnen an der Ober- und Unterseite trägt.

6. Leiterplatte (12) nach Anspruch 4, dadurch gekennzeichnet, daß das Löt pad (1) mit mehreren Leiterbahnen (7) leitend verbunden ist.

7. Leiterplatte (12) nach einem der vorangehenden Ansprüche, dadurch ge kennzeichnet, daß die Zuleitung aus Kupfer besteht.