JPH09298255A - セラミック回路基板及びこれを用いた半導体装置 - Google Patents

セラミック回路基板及びこれを用いた半導体装置

Info

Publication number
JPH09298255A
JPH09298255A JP8110841A JP11084196A JPH09298255A JP H09298255 A JPH09298255 A JP H09298255A JP 8110841 A JP8110841 A JP 8110841A JP 11084196 A JP11084196 A JP 11084196A JP H09298255 A JPH09298255 A JP H09298255A
Authority
JP
Japan
Prior art keywords
buffer layer
circuit board
ceramic
insulating buffer
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8110841A
Other languages
English (en)
Inventor
Michio Horiuchi
道夫 堀内
Shigeji Muramatsu
茂次 村松
Ryuichi Matsuki
隆一 松木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP8110841A priority Critical patent/JPH09298255A/ja
Priority to US08/841,707 priority patent/US5943212A/en
Publication of JPH09298255A publication Critical patent/JPH09298255A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit

Abstract

(57)【要約】 【課題】 半導体装置を実装した際に実装基板とセラミ
ック基板との熱膨張係数の差に起因する熱応力が外部接
続端子の接合部に作用して接合部が破損したり実装基板
から剥離するといった問題を防止する。 【解決手段】 所要の配線パターン３４が設けられたセ
ラミック基板３２の外部接続端子１２を接続する実装面
側に、該セラミック基板３２のセラミック材よりもヤン
グ率が小さく電気的絶縁性を有する絶縁緩衝層４０が被
着形成され、該絶縁緩衝層４０の外面に端子パッド１４
が設けられ、該端子パッド１４と前記配線パターン３４
とが、前記絶縁緩衝層４０を貫通して設けられた、前記
絶縁緩衝層４０とほぼ同等のヤング率を有する緩衝導電
体部４２を介して電気的に接続されたことを特徴とす
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はセラミック回路基板
及びこれを用いた半導体装置に関し、より詳細には外部
接続端子の接合部の構成を特徴とするセラミック回路基
板およびこれを用いた半導体装置に関する。
【０００２】
【従来の技術】ＢＧＡ（Ball Grid Array)型半導体装置
のような表面実装型の半導体装置では、半導体装置を実
装した際に、実装基板と半導体パッケージとの熱膨張係
数の差による熱応力が外部接続端子に作用して外部接続
端子を破損させるといったことが問題になっている。と
くに本体にセラミック回路基板を用いた半導体装置をプ
リント基板等の樹脂基板に実装するような場合は、セラ
ミックの熱膨張係数が４〜７×10-6／℃程度、樹脂基板
の熱膨張係数が１５×10-6／℃程度と熱膨張係数の差が
大きいことから、熱膨張係数の差異による熱応力が問題
になる。
【０００３】実際、熱膨張係数が７×10-6／℃程度のア
ルミナセラミックパッケージをＢＴ（ビスマレイミド
トリアジン）レジン等の樹脂基板に実装する際は、外部
接続端子の熱応力に対する信頼性の点から搭載できるパ
ッケージのサイズは２５ｍｍ角が限度とされている。こ
のように従来、セラミック基板を本体に用いた半導体装
置で樹脂基板に実装するような製品ではパッケージの大
きさが制約され、したがって外部接続端子の端子数が制
限されるという問題があった。
【０００４】このようなセラミック回路基板を用いた半
導体装置を実装する際の問題を解消する方法として、図
１１に示すように端子パッド１４の配置位置に合わせて
セラミック回路基板１０の実装面に凹部２０を設け、こ
の凹部２０内にはんだを充填して外部接続端子１２を接
合するためのはんだ接合部１８を形成する方法がある。
図１１ははんだ接合部１８を介して外部接続端子１２と
してのはんだボールを接合した状態である。
【０００５】図１２は半導体装置を実装する通常の実装
方法で、セラミック回路基板１０の実装面に形成した端
子パッド１４に低融点はんだ１６を用いてはんだボール
を接合して実装する方法を示す。上述したはんだ接合部
１８を設けた半導体装置は、歪みに弱い接合部をセラミ
ック回路基板１０に設けた凹部で保持し、応力の集中点
を接合部以外の部分に移動させ実装時に外部接続端子の
接合部が破損するといったことを防止することを図った
ものである。
【０００６】
【解決しようとする課題】しかしながら、上記のように
はんだ接合部１８を設け、外部接続端子１２の実装時の
熱応力に対する接合部の耐久性を向上させる方法は、半
導体パッケージが大型化したり外部接続端子の端子数が
増大したりすると、接合部にかなりの熱応力が作用する
ことから必ずしも有効とはいえない。また、半導体装置
の実装面に凹部を設けて接合部とした場合は、外部接続
端子１２を接合する操作が実装面上に端子パッド１４を
形成した場合に適用する通常の接合方法がそのまま適用
できない場合があるといった問題点がある。
【０００７】本発明はこのような問題点を解消すべくな
されたものであり、その目的とするところは、半導体装
置を実装した際に外部接続端子の接合部に作用する熱応
力を好適に緩和して外部接続端子の接合部が破損したり
剥離したりすることを防止し、外部接続端子の接続の信
頼性を向上させるセラミック回路基板及びこれを用いた
半導体装置を提供しようとするものである。
【０００８】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、所要の配線パタ
ーンが設けられたセラミック基板の外部接続端子を接続
する実装面側に、該セラミック基板のセラミック材より
もヤング率が小さく電気的絶縁性を有する絶縁緩衝層が
被着形成され、該絶縁緩衝層の外面に端子パッドが設け
られ、該端子パッドと前記配線パターンとが、前記絶縁
緩衝層を貫通して設けられた、前記セラミック材よりも
ヤング率が小さい緩衝導電体部を介して電気的に接続さ
れたことを特徴とする。また、前記絶縁緩衝層と緩衝導
電体部のヤング率がほぼ同一であることを特徴とする。
また、前記端子パッドに外部接続端子が接合されたこと
を特徴とする。また、前記緩衝導電体部と配線パターン
とがセラミック基板と絶縁緩衝層との境界面に設けた接
続配線を介して電気的に接続されたことを特徴とする。
また、前記絶縁緩衝層が、エポキシ、ビスマレイミド
トリアジン、ポリイミド、ポリフェニレンエーテル、シ
アネート等の有機樹脂材によって形成されたことを特徴
とする。また、前記絶縁緩衝層が、アルミナ、シリカ、
ムライト等の酸化物、窒化アルミニウム等の窒化物また
はガラスのうちの少なくとも一種が粉末状あるいは繊維
状で混入されたものであることを特徴とする。また、前
記緩衝導電体部が、銅、銀、金、アルミニウム、ニッケ
ルのうちの少なくとも一種の金属粉末を含む導電性ぺー
ストによって形成されたことを特徴とする。また、前記
導電性ぺーストが前記絶縁緩衝層に用いられる有機樹脂
材を含むことを特徴とする。また、前記絶縁緩衝層の外
面が前記端子パッドを除きソルダレジストによって被覆
されたことを特徴とする。また、半導体装置として、前
記セラミック回路基板に半導体素子が搭載され、該半導
体素子と前記配線パターンとが電気的に接続されて成る
ことを特徴とする。また、前記セラミック基板に半導体
素子を収納するキャビティが形成されたことを特徴とす
る。また、前記セラミック基板に半導体素子を収納する
貫通孔が設けられ、前記絶縁緩衝層が設けられたセラミ
ック基板面の反対側の面に放熱板が接合され、該放熱板
に半導体素子が支持されたことを特徴とする。
【０００９】
【発明の実施の形態】以下、本発明の好適な実施形態に
つき添付図面に基づいて説明する。図１は本発明に係る
セラミック回路基板３０の第１実施形態の断面図であ
る。本実施形態のセラミック回路基板３０はセラミック
回路基板３０の本体であるセラミック基板３２の外部端
子を接続する実装面側に電気的絶縁性を有する絶縁緩衝
層４０を一体に取り付け、該絶縁緩衝層４０の外面に外
部接続端子１２を接合するための端子パッド１４を設け
たものである。
【００１０】セラミック基板３２にはセラミック回路基
板３０に搭載する半導体素子と電気的に接続する配線パ
ターン３４および外部接続端子１２と配線パターン３４
とを電気的に接続する内部配線パターンを設ける。３６
は内部配線パターンとしてのビアである。
【００１１】セラミック基板３２に使用するセラミック
材には、アルミナセラミック、窒化アルミニウムセラミ
ック、ムライトセラミック、ガラスセラミック等の従来
のセラミックパッケージで使用されているセラミック材
が使用される。配線パターン３４、内部配線パターン、
ビア３６等の形成方法も従来のセラミック回路基板の製
法と同様で、セラミックグリーンシートにメタライズぺ
ーストをスクリーン印刷によって塗布し、あるいはビア
孔にメタライズぺーストを充填した後、所定温度で焼成
することにより、配線パターン３４、ビア３６等を有す
るセラミック基板３２の焼結体を得ることができる。
【００１２】セラミック基板３２はセラミックグリーン
シートを単層で使用した単層の基板として形成すること
もできるし、セラミックグリーンシートを多層に積層し
た多層の基板として形成して使用することもできる。ま
た、セラミック基板３２は半導体素子を搭載する部位に
キャビティを形成した形態で使用することもできるし、
キャビティのない単板状の形態で使用することもでき
る。
【００１３】絶縁緩衝層４０は前述したようにセラミッ
ク基板３２の実装面側の外面にセラミック基板３２に一
体に取り付けて形成される。この絶縁緩衝層４０はセラ
ミック基板３２の実装面側の外面に被着形成することに
より、セラミック回路基板３０を実装した際に端子パッ
ド１４に接合した外部接続端子１２に作用する熱応力を
緩和することを目的としている。したがって、絶縁緩衝
層４０はセラミック基板３２を構成するセラミック材の
ヤング率よりも小さい材料であることが必要であり、ヤ
ング率で約1.0 ×104kgf/mm2以下程度が良好である。ま
た、緩衝性を好適に発揮させるため厚さは５０μｍ程度
以上とするのがよい。
【００１４】絶縁緩衝層４０を構成する素材としては、
エポキシ、ビスマレイミド トリアジン、ポリイミド、
ポリフェニレンエーテル、シアネート等の有機樹脂材が
好適に使用できる。絶縁緩衝層４０として一定の強度を
得るため、これら有機樹脂材にアルミナ、シリカ、ムラ
イト等の酸化物、窒化アルミニウム等の窒化物またはガ
ラスのうち少なくとも一種を混入して用いてもよい。こ
れら酸化物、窒化物、ガラスは粉末状あるいは繊維状と
して使用する。
【００１５】絶縁緩衝層４０を前記セラミック基板３２
に被着するには、上記有機樹脂材をシート状に形成した
シート状物を接着剤を介して接着する方法、シート状物
をＢステージあるいはＣステージで使用することにより
シート状物自体の接着性を利用して加熱・加圧によりセ
ラミック基板３２に一体に取り付ける方法、ペースト状
あるいは液状物をコーティングする方法等がある。
【００１６】絶縁緩衝層４０の外面には外部接続端子１
２を接合するための端子パッド１４を設けるが、この端
子パッド１４とセラミック基板３２のビア３６とを電気
的に接続するため、絶縁緩衝層４０に緩衝導電体部４２
を設ける。この緩衝導電体部４２は端子パッド１４とビ
ア３６とを電気的に接続することを目的とするが、同時
に端子パッド１４に接合した外部接続端子１２に作用す
る熱応力を緩和することをも目的としている。
【００１７】本実施形態の緩衝導電体部４２は、図１に
示すようにセラミック基板３２に設けた各々のビア３６
の端面の位置と平面配置を一致させ、ビア３６の端面に
そのまま緩衝導電体部４２を接続して設けている。図２
はこの緩衝導電体部４２とビア３６との接続部分を拡大
して示す。緩衝導電体部４２は端子パッド１４とセラミ
ック基板３２に設けたビア３６の端面に挟まれて配置さ
れ、両端面で端子パッド１４とビア３６に各々接着す
る。
【００１８】緩衝導電体部４２で緩衝作用を奏させるた
め、実施形態では、銅、銀、金、アルミニウム、ニッケ
ルのうちの一種以上の金属粉末、好適には銀あるいは銅
粉末と、エポキシ、ビスマレイミド トリアジン、ポリ
イミド、ポリフェニレンエーテル、シアネート等の有機
樹脂材による有機バインダーとから成る導電性ぺースト
を使用して緩衝導電体部４２を形成した。
【００１９】緩衝導電体部４２を形成する方法として
は、エポキシ、ビスマレイミド トリアジン、ポリイミ
ド、ポリフェニレンエーテル、シアネート等の有機樹脂
材を用いて形成したシート状物に、緩衝導電体部４２の
形成位置に合わせてドリル加工、レーザ光照射、パンチ
ング、エッチング等で導通孔４４を設け、導通孔４４内
に上記の導電性ペーストを充填する方法、セラミック基
板３２上にあらかじめ導電性ぺーストによる柱状物を形
成しておき、前記有機樹脂材の液状物をセラミック基板
３２の基板面に塗布した後研磨する方法、あるいは液状
物のかわりにＢステージ状態のシート状物を接着すると
同時に柱状物でシート状物を貫通させて形成する等の方
法がある。
【００２０】緩衝導電体部４２を形成する導電性ぺース
トとして絶縁緩衝層４０を構成する有機樹脂材と同種の
有機バインダーを使用すると、緩衝導電体部４２におい
ても絶縁緩衝層４０の基材と略同等の柔軟性を得ること
ができ、端子パッド１４に接合した外部接続端子１２に
対し好適な緩衝作用を得ることができる。また、このよ
うに絶縁緩衝層４０とほぼ同一のヤング率とすることに
より、絶縁緩衝層４０の基材との親和性が得ることがで
き、絶縁緩衝層４０全体として好適な緩衝作用をなすこ
とが可能になる。なお、緩衝導電体部４２のヤング率が
絶縁緩衝層４０のヤング率と若干異なる場合でもセラミ
ック基板３２を構成するセラミック材のヤング率よりも
小さい場合には、十分に緩衝効果を得ることができる。
導電性ぺーストに絶縁緩衝層４０を形成する有機バイン
ダーを含有させるのは、絶縁緩衝層４０をセラミック基
板３２に一体に被着形成する際に、緩衝導電体部４２に
ついても同時にビア３６に接合させ電気的な導通を得る
ためでもある。
【００２１】図２に示すように、絶縁緩衝層４０の外面
は端子パッド１４を形成した部位を除きソルダーレジス
ト４６の保護被膜によって被覆される。図１に示すセラ
ミック回路基板３０は、実装面について見ると端子パッ
ド１４が所定パターンで露出して配置され、端子パッド
４０以外の表面がソルダレジスト４６によって被覆され
たもので、その外観形状は、セラミック基板の外面に端
子パッド１４を形成した従来のセラミック回路基板と変
わらず、外部接続端子１２の端子付け等の操作は従来方
法とまったく同様に行うことができる。
【００２２】図３は本発明に係るセラミック回路基板３
０の他の実施形態を示す。本実施形態のセラミック回路
基板３０は、絶縁緩衝層４０の外面に設けた端子パッド
１４とビア３６とを電気的に接続する方法として、ビア
３６の端面にじかに緩衝導電体部４２が接続せず、セラ
ミック基板３２と絶縁緩衝層４０との境界面にビア３６
と緩衝導電体部４２との間に介在してこれらを電気的に
接続するための接続配線３８を設けたことを特徴とす
る。
【００２３】接続配線３８はセラミック基板３２の絶縁
緩衝層４０を設ける外面にあらかじめビア３６と電気的
に接続する配線パターンとして形成しておき、これに絶
縁緩衝層４０を位置合わせして被着形成することによっ
て緩衝導電体部４２と接続することができる。また、絶
縁緩衝層４０となるシート状物としてセラミック基板３
２に接合する表面に緩衝導電体部４２と電気的に接続す
る接続配線３８を設けたものを用意しておき、セラミッ
ク基板３２にこのシート状物を位置合わせして接合する
ことにより、接続配線３８を介してビア３６と緩衝導電
体部４２とを電気的に接続することもできる。
【００２４】本実施形態のように接続配線３８を介して
ビア３６と緩衝導電体部４２とを接続する方法によれ
ば、セラミック基板３２でのビア３６等の内部配線パタ
ーンの配置にかかわらず緩衝導電体部４２が配置できる
という利点がある。図３に示す例では、ビア３６が均等
間隔で配置されていないが、接続配線３８を利用して緩
衝導電体部４２を均等に配置している。このようにする
ことにより、外部接続端子１２を均等配置して設置スペ
ースに余裕をもたせることができる。
【００２５】図４〜７は上述したセラミック回路基板３
０の適用例として、半導体素子５０を搭載した半導体装
置を示す。図４はキャビティダウン形式の半導体装置
で、セラミック回路基板３０に半導体素子５０をダイ付
けした後、配線パターン３４と半導体素子５０とをワイ
ヤボンディングにより接続し、外部接続端子１２として
はんだボールを端子パッド１４に接合し、ポッテイング
により半導体素子５０を封止して成る。５２がポッティ
ング樹脂である。図５はキャビティアップ形式の半導体
装置で、絶縁緩衝層４０および緩衝導電体部４２を介し
て外部接続端子１２を接続した構成はキャビティダウン
形式の場合と同様である。
【００２６】図６に示す半導体装置は、セラミック回路
基板３０の上面に半導体素子５０をダイ付けし、ワイヤ
ボンディングにより配線パターン３４と半導体素子５０
とを接続した後、半導体素子５０を樹脂封止し、セラミ
ック回路基板３０の端子パッドにはんだボールを接合し
たものである。５４が封止樹脂である。
【００２７】図７に示す半導体装置は、放熱板付きの半
導体装置の例で、セラミック基板に半導体素子を収納す
るための貫通孔５８を設け、絶縁緩衝層４０を設けた面
とは反対側の面に放熱板５６をろう付けして取り付けた
ものである。半導体素子５０は放熱板５６にダイ付けし
て支持される。
【００２８】図８は上記半導体装置で外部接続端子１２
の接合部を拡大して示す。外部接続端子１２は絶縁緩衝
層４０の外面に設けられた端子パッド１４にはんだ等の
低融点金属を介して接合されている。図のように、本実
施形態の半導体装置では外部接続端子１２は半導体装置
の本体を構成するセラミック基板３２にじかに接続され
るのではなく、絶縁緩衝層４０を中間に介在させて接続
されること、及び、外部接続端子１２を接合する端子パ
ッド１４も緩衝導電体部４２を介してビア３６に接続す
るように構成されていることから、端子パッド１４部分
でも緩衝作用を得ることができる構成となっている。
【００２９】これにより、半導体装置を樹脂基板等に実
装した際に、セラミック基板と樹脂基板との熱膨張係数
の差による熱応力が外部接続端子１２に作用した場合で
もその熱応力は絶縁緩衝層４０および緩衝導電体部４２
を介して効果的に緩和され、外部接続端子１２の破損や
剥離を有効に防止することが可能になる。この結果、従
来、樹脂基板には搭載できなかったような大型のセラミ
ック回路基板を用いた半導体装置の搭載を可能とし、ま
た外部接続端子のピン数の増大を図ることが容易に可能
になる。
【００３０】なお、上記実施形態での半導体装置では外
部接続端子１２として端子パッド１４にはんだボールを
接合した例について説明したが、表面実装用の外部接続
端子１２として銅球の表面にはんだめっきを施したもの
等を使用することももちろん可能である。また、表面実
装の際にはんだボール等の外部接続端子１２をとくに使
用せず、端子パッド１４部分でじかにはんだ等の低融点
金属を介して実装基板に実装することも可能である。本
実施形態のセラミック回路基板は絶縁緩衝層４０および
緩衝導電体部４２を設けているからこのように実装基板
にじかに半導体装置を実装する場合にも好適に使用する
ことができる。
【００３１】
【実施例】以下、本発明に係るセラミック回路基板３０
の実際の製造例について説明する。 （実施例１）図９に本実施例でのセラミック回路基板３
０の製造方法を示す。図９(a) はセラミック回路基板３
０の本体を構成するセラミック基板３２にプリプレグ６
０と銅箔６２を一体に接合する状態を示す。プリプレグ
６０は絶縁緩衝層４０となるものであり、銅箔６２は絶
縁緩衝層４０の外面に端子パッド１４を形成するための
ものである。銅箔６２には厚さ約１８μｍのものを使用
した。
【００３２】実施例のセラミック基板３２は９６％アル
ミナセラミック基板で、厚さ約０．６４ｍｍに形成した
ものを使用した。セラミック回路基板３２にはあらかじ
め配線パターン３４およびビア３６を形成するが、これ
ら配線パターン３４およびビア３６の形成方法は常法に
よる。
【００３３】プリプレグ６０としてはアラミド繊維を含
有するエポキシ系の厚さ約１００μｍのものを使用し
た。このプリプレグ６０にＣＯ2 レーザを用いて直径約
３００μｍの導通孔を１．２７ｍｍのピッチで設け、こ
れら導通孔内に銀ペースト６４を充填した。図９(a) に
示すプリプレグ６０はこの銀ぺースト６４を充填した状
態のプリプレグである。
【００３４】上記セラミック基板３２とプリプレグ６０
を位置合わせし、銅箔６２をプリプレグ６０にのせ、約
２００℃に加熱しながら、約３０ｋｇ／cm2 で約２時間
加圧することによりセラミック基板３２、プリプレグ６
０、銅箔６２を一体化した。これにより、プリプレグ６
０とセラミック基板３２とが一体に接合し、銀ペースト
６４とビア３６とが一体に接合された。
【００３５】次に、銅箔６２の表面にレジストを塗布
し、露光、現像して端子パッド１４の形状にエッチング
レジスト層を残し、エッチングレジスト層をマスクとし
て銅箔６２をエッチングして端子パッド１４を形成し
た。図９(b) はエッチングレジスト層を除去してプリプ
レグ６０の表面に端子パッド１４が形成された状態であ
る。
【００３６】次に、端子パッド１４を覆って前記プリプ
レグ６０の表面に感光性のソルダレジスト４６を塗布
し、露光、現像して端子パッド１４上で０．７ｍｍ径の
開口部を設け、次いで、保護めっきとして端子パッド１
４の表面および配線パターン３４の表面にニッケルめっ
きおよび金めっきを施してセラミック回路基板３０を得
た（図９(c))。前記プリプレグ６０は絶縁緩衝層４０に
相当し、銀ペースト６４は緩衝導電体部４２に相当す
る。
【００３７】（実施例２）上記製造方法では、絶縁緩衝
層４０を設けるためプリプレグ６０に導通孔４４を設
け、導通孔４４内に銀ペーストを充填したが、絶縁緩衝
層４０を形成する他の方法として、特開平６−３５０２
５８号に開示されているプリント基板の製造方法を応用
して、図１０に示す製造方法によることも可能である。
すなわち、まずセラミック基板３２のビア３６の端面上
にビア３６の配置位置に一致させてバンプ印刷法により
一括して導電性バンプ７０を形成する（図１０(a))。こ
のバンプ印刷法は図のように先端が尖鋭な円錐状に形成
することが特徴である。
【００３８】次に、導電性バンプ７０の上にプリプレグ
６０をのせ、さらにその上に銅箔６２をのせて、加熱加
圧により導電性バンプ７０をプリプレグ６０に貫通さ
せ、銅箔６２とプリプレグ６０とをセラミック基板３２
に被着する（図１０(b))。なお、プリプレグ６０に導電
性バンプ７０を貫通させる操作は、プリプレグ６０を軟
化させた状態で行うようにする。プリプレグ６０を貫通
した導電性バンプ７０の先端は銅箔６２にくい込み、良
好な導通がとられる。
【００３９】次に、銅箔６２をエッチングし端子パッド
１４を形成する（図１０(c))。端子パッド１４は導電性
バンプ７０、すなわち緩衝導電体部４２に接続されて形
成され、緩衝導電体部４２を介して端子パッド１４とビ
ア３６とが電気的に接続されることになる。次に、プリ
プレグ６０すなわち絶縁緩衝層４０の表面に感光性のソ
ルダレジスト４６を塗布し、露光・現像して端子パッド
１４を除く絶縁緩衝層４０の表面をソルダレジスト４６
で被覆する。こうして、絶縁緩衝層４０および緩衝導電
体部４２、端子パッド１４を有するセラミック回路基板
３０が得られる（図１０(d))。
【００４０】本実施例のセラミック回路基板３０の製造
方法は、バンプ印刷法により導電性バンプ７０を一括形
成して緩衝導電体部４２を形成するから、前述した実施
例にくらべて製造が容易で製造コストを下げることが可
能になるという利点がある。また、バンプ印刷法による
から緩衝導電体部４２を高密度に形成することができる
こと、また、緩衝導電体部４２を形成するパターンが任
意に設定できるといった利点があり、セラミック回路基
板３０の製造に好適に利用することができるものであ
る。
【００４１】
【発明の効果】本発明に係るセラミック回路基板及びこ
れを用いた半導体装置では、上述したように、端子パッ
ドに外部接続端子を接合した際、外部接続端子は絶縁緩
衝層および緩衝導電体部を介して支持されるから、外部
接続端子の接合部に作用する実装基板とセラミック基板
との熱膨張係数の差に起因する熱応力が効果的に緩和さ
れ、外部接続端子の接合部が破損したり実装基板から剥
離するといった問題を有効に防止することが可能にな
る。これにより、セラミック基板を本体とする大型の半
導体装置の搭載を可能とし、外部接続端子の端子数の増
大を図ることができる等の著効を奏する。
【図面の簡単な説明】
【図１】本発明に係るセラミック回路基板の第１の実施
形態を示す断面図である。
【図２】セラミック回路基板の第１の実施形態での緩衝
導電体部とビアとの接合部近傍を拡大して示す断面図で
ある。
【図３】本発明に係るセラミック回路基板の第２の実施
形態を示す断面図である。
【図４】セラミック回路基板を用いた半導体装置の断面
図である。
【図５】セラミック回路基板を用いた半導体装置の断面
図である。
【図６】セラミック回路基板を用いた半導体装置の断面
図である。
【図７】セラミック回路基板を用いた半導体装置の断面
図である。
【図８】外部接続端子の接合部の近傍を拡大して示す断
面図である。
【図９】セラミック回路基板の製造方法を示す説明図で
ある。
【図１０】セラミック回路基板の他の製造方法を示す説
明図である。
【図１１】半導体装置の接合部の従来の構成を示す断面
図である。
【図１２】半導体装置の接合部の従来の構成を示す断面
図である。
【符号の説明】
１０ セラミック回路基板 １２ 外部接続端子 １４ 端子パッド １８ はんだ接合部 ２０ 凹部 ３０ セラミック回路基板 ３２ セラミック基板 ３４ 配線パターン ３６ ビア ３８ 接続配線 ４０ 絶縁緩衝層 ４２ 緩衝導電体部 ４４ 導通孔 ４６ ソルダレジスト ５０ 半導体素子 ５８ 貫通孔 ６０ プリプレグ ６２ 銅箔 ６４ 銀ぺースト ７０ 導電性バンプ

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 所要の配線パターンが設けられたセラミ
    ック基板の外部接続端子を接続する実装面側に、該セラ
    ミック基板のセラミック材よりもヤング率が小さく電気
    的絶縁性を有する絶縁緩衝層が被着形成され、 該絶縁緩衝層の外面に端子パッドが設けられ、 該端子パッドと前記配線パターンとが、前記絶縁緩衝層
    を貫通して設けられた、前記セラミック材よりもヤング
    率が小さい緩衝導電体部を介して電気的に接続されたこ
    とを特徴とするセラミック回路基板。
  2. 【請求項２】 絶縁緩衝層と緩衝導電体部のヤング率が
    ほぼ同一であることを特徴とする請求項１記載のセラミ
    ック回路基板。
  3. 【請求項３】 端子パッドに外部接続端子が接合された
    ことを特徴とする請求項１または２記載のセラミック回
    路基板。
  4. 【請求項４】 緩衝導電体部と配線パターンとがセラミ
    ック基板と絶縁緩衝層との境界面に設けた接続配線を介
    して電気的に接続されたことを特徴とする請求項１、
    ２、３または４記載のセラミック回路基板。
  5. 【請求項５】 絶縁緩衝層が、エポキシ、ビスマレイミ
    ド トリアジン、ポリイミド、ポリフェニレンエーテ
    ル、シアネート等の有機樹脂材によって形成されたこと
    を特徴とする請求項１、２、３または４記載のセラミッ
    ク回路基板。
  6. 【請求項６】 絶縁緩衝層が、アルミナ、シリカ、ムラ
    イト等の酸化物、窒化アルミニウム等の窒化物またはガ
    ラスのうちの少なくとも一種が粉末状あるいは繊維状で
    混入されたものであることを特徴とする請求項５記載の
    セラミック回路基板。
  7. 【請求項７】 緩衝導電体部が、銅、銀、金、アルミニ
    ウム、ニッケルのうちの少なくとも一種の金属粉末を含
    む導電性ぺーストによって形成されたことを特徴とする
    請求項１、２、３、４、５または６記載のセラミック回
    路基板。
  8. 【請求項８】 導電性ぺーストが前記絶縁緩衝層に用い
    られる有機樹脂材を含むことを特徴とする請求項７記載
    のセラミック回路基板。
  9. 【請求項９】 絶縁緩衝層の外面が前記端子パッドを除
    きソルダレジストによって被覆されたことを特徴とする
    請求項１、２、３、４、５、６、７または８記載のセラ
    ミック回路基板。
  10. 【請求項１０】 請求項１、２、３、４、５、６、７、
    ８または９記載のセラミック回路基板に半導体素子が搭
    載され、該半導体素子と前記配線パターンとが電気的に
    接続されて成ることを特徴とする半導体装置。
  11. 【請求項１１】 セラミック基板に半導体素子を収納す
    るキャビティが形成されたことを特徴とする請求項１０
    記載の半導体装置。
  12. 【請求項１２】 セラミック基板に半導体素子を収納す
    る貫通孔が設けられ、前記絶縁緩衝層が設けられたセラ
    ミック基板面の反対側の面に放熱板が接合され、該放熱
    板に半導体素子が支持されたことを特徴とする請求項１
    ０記載の半導体装置。
JP8110841A 1996-05-01 1996-05-01 セラミック回路基板及びこれを用いた半導体装置 Pending JPH09298255A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8110841A JPH09298255A (ja) 1996-05-01 1996-05-01 セラミック回路基板及びこれを用いた半導体装置
US08/841,707 US5943212A (en) 1996-05-01 1997-04-30 Ceramic circuit board and semiconductor device using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8110841A JPH09298255A (ja) 1996-05-01 1996-05-01 セラミック回路基板及びこれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JPH09298255A true JPH09298255A (ja) 1997-11-18

Family

ID=14546030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8110841A Pending JPH09298255A (ja) 1996-05-01 1996-05-01 セラミック回路基板及びこれを用いた半導体装置

Country Status (2)

Country Link
US (1) US5943212A (ja)
JP (1) JPH09298255A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6242799B1 (en) * 1997-11-18 2001-06-05 Shinko Electric Industries Co., Ltd. Anisotropic stress buffer and semiconductor device using the same
JP2005064467A (ja) * 2003-07-25 2005-03-10 Shinko Electric Ind Co Ltd インターポーザ及びこれを用いた半導体装置
JP2006157031A (ja) * 2006-01-10 2006-06-15 Ngk Spark Plug Co Ltd コンデンサ
JP2009194091A (ja) * 2008-02-13 2009-08-27 Seiko Instruments Inc 電子部品、電子機器、及びベース部材製造方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3173410B2 (ja) * 1997-03-14 2001-06-04 松下電器産業株式会社 パッケージ基板およびその製造方法
US6120885A (en) * 1997-07-10 2000-09-19 International Business Machines Corporation Structure, materials, and methods for socketable ball grid
US6297559B1 (en) 1997-07-10 2001-10-02 International Business Machines Corporation Structure, materials, and applications of ball grid array interconnections
US6337522B1 (en) 1997-07-10 2002-01-08 International Business Machines Corporation Structure employing electrically conductive adhesives
JP3226489B2 (ja) * 1998-02-19 2001-11-05 日東電工株式会社 回路付きサスペンション基板
US6424541B1 (en) * 1999-04-21 2002-07-23 Conexant Systems, Inc Electronic device attachment methods and apparatus for forming an assembly
JP2001291802A (ja) * 2000-04-06 2001-10-19 Shinko Electric Ind Co Ltd 配線基板及びその製造方法ならびに半導体装置
US6399892B1 (en) * 2000-09-19 2002-06-04 International Business Machines Corporation CTE compensated chip interposer
US7088002B2 (en) * 2000-12-18 2006-08-08 Intel Corporation Interconnect
US6917461B2 (en) * 2000-12-29 2005-07-12 Texas Instruments Incorporated Laminated package
US6537848B2 (en) * 2001-05-30 2003-03-25 St. Assembly Test Services Ltd. Super thin/super thermal ball grid array package
JP3840921B2 (ja) * 2001-06-13 2006-11-01 株式会社デンソー プリント基板のおよびその製造方法
JP2003273155A (ja) * 2002-03-18 2003-09-26 Fujitsu Ltd 半導体装置及びその製造方法
TWI233190B (en) * 2003-02-11 2005-05-21 Via Tech Inc Structure of chip package and process thereof
US20050029011A1 (en) * 2003-08-07 2005-02-10 Matsushita Electric Industrial Co., Ltd. Circuit board
WO2005071745A1 (ja) * 2004-01-27 2005-08-04 Murata Manufacturing Co., Ltd. 積層型電子部品およびその製造方法
KR100557540B1 (ko) * 2004-07-26 2006-03-03 삼성전기주식회사 Ｂｇａ 패키지 기판 및 그 제작 방법
KR100845497B1 (ko) * 2004-09-08 2008-07-10 가부시키가이샤 무라타 세이사쿠쇼 복합 세라믹 기판
JP2007324550A (ja) * 2006-06-05 2007-12-13 Denso Corp 多層基板
KR20090042574A (ko) * 2007-10-26 2009-04-30 삼성전자주식회사 반도체 모듈 및 이를 구비하는 전자 장치
JP5762119B2 (ja) * 2011-05-06 2015-08-12 日東電工株式会社 回路付きサスペンション基板およびその製造方法
US9277643B2 (en) * 2014-07-03 2016-03-01 Ametek Aegis S-shaped ceramic feedthrough
CN109803481B (zh) * 2017-11-17 2021-07-06 英业达科技有限公司 多层印刷电路板及制作多层印刷电路板的方法
CN112164687A (zh) * 2020-09-07 2021-01-01 江苏富乐德半导体科技有限公司 一种覆铜陶瓷基板及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0547842A (ja) * 1991-08-21 1993-02-26 Hitachi Ltd 半導体装置
JP3167840B2 (ja) * 1993-04-16 2001-05-21 株式会社東芝 印刷配線板および印刷配線板の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6242799B1 (en) * 1997-11-18 2001-06-05 Shinko Electric Industries Co., Ltd. Anisotropic stress buffer and semiconductor device using the same
JP2005064467A (ja) * 2003-07-25 2005-03-10 Shinko Electric Ind Co Ltd インターポーザ及びこれを用いた半導体装置
JP4606783B2 (ja) * 2003-07-25 2011-01-05 新光電気工業株式会社 半導体装置
JP2006157031A (ja) * 2006-01-10 2006-06-15 Ngk Spark Plug Co Ltd コンデンサ
JP2009194091A (ja) * 2008-02-13 2009-08-27 Seiko Instruments Inc 電子部品、電子機器、及びベース部材製造方法

Also Published As

Publication number Publication date
US5943212A (en) 1999-08-24

Similar Documents

Publication Publication Date Title
JPH09298255A (ja) セラミック回路基板及びこれを用いた半導体装置
JP3704864B2 (ja) 半導体素子の実装構造
KR100557049B1 (ko) 반도체 장치와 그 제조방법
JP2003522401A (ja) 積層型集積回路パッケージ
JP2003068931A (ja) 半導体パッケージ及びその製造方法
JPH1145956A (ja) パッケージされた集積回路素子及びその製造方法
JPH07240496A (ja) 半導体装置、その製造方法、半導体素子のテスト方法、そのテスト基板およびそのテスト基板の製造方法
JPH09199635A (ja) 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ
JP3627428B2 (ja) 半導体装置
JPH09298252A (ja) 半導体パッケージ及びこれを用いた半導体装置
JPH08250827A (ja) 半導体装置用パッケージ及びその製造方法並びに半導体装置
JP2699929B2 (ja) 半導体装置
JPH09129778A (ja) Ｐｇａ型電子部品用基板
WO2000008685A1 (fr) Substrat de cablage, son procede de fabrication, et dispositif a semiconducteur
JP2002184942A (ja) 実装基板
JP2000183253A (ja) 半導体素子収納用パッケージ
JP3024596B2 (ja) フィルムキャリアテープを用いたｂｇａ型半導体装置
JPH09321168A (ja) 半導体パッケージ及び半導体装置
JP3547270B2 (ja) 実装構造体およびその製造方法
JPH11274372A (ja) 半導体装置及びその半導体パッケージ
JP3604250B2 (ja) 半導体装置実装体
JP2001085802A (ja) 配線基板及びそれを用いた電子装置及びその製造方法
JP2947213B2 (ja) 電子部品組立体およびその製造方法
JPH10326849A (ja) Ｂｇａ型半導体装置の製造方法
JPH0770639B2 (ja) 半導体素子搭載用配線板