JPH11274372A - 半導体装置及びその半導体パッケージ - Google Patents

半導体装置及びその半導体パッケージ

Info

Publication number
JPH11274372A
JPH11274372A JP7064298A JP7064298A JPH11274372A JP H11274372 A JPH11274372 A JP H11274372A JP 7064298 A JP7064298 A JP 7064298A JP 7064298 A JP7064298 A JP 7064298A JP H11274372 A JPH11274372 A JP H11274372A
Authority
JP
Japan
Prior art keywords
adhesive layer
glass transition
transition temperature
bonding
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7064298A
Other languages
English (en)
Inventor
Jun Monma
旬 門馬
Keiichi Yano
圭一 矢野
Norio Nakayama
憲隆 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7064298A priority Critical patent/JPH11274372A/ja
Publication of JPH11274372A publication Critical patent/JPH11274372A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 樹脂配線基板に配設されたワイヤボンディン
グ用端子とボンディングワイヤとの間のボンディング不
良を防止し、樹脂配線基板と接着層との間の接着不良を
削減できる半導体パッケージを提供する。この半導体パ
ッケージに半導体素子を搭載した半導体装置を提供す
る。 【解決手段】 セラミックス・樹脂複合基板を利用する
半導体パッケージにおいて、セラミックス基板１０と樹
脂配線基板３０とを張り合わせる接着層２０が、２種類
以上のガラス転移温度を有する複数の接着層２０Ｈ、２
０Ｌで形成される。接着層２０Ｈのガラス転移温度は高
く、この接着層２０Ｈは樹脂配線基板３０のワイヤボン
ディング用端子３４Ｐの領域に形成される。接着層２０
Ｌはガラス転移温度が低く、接着層２０Ｌは他の領域特
に半導体パッケージの周囲に形成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高放熱特性、低電
気抵抗特性に優れ、高密度集積化が可能な半導体装置及
びそれに使用される半導体パッケージに関する。特に本
発明は、セラミックス基板に接着層を介在して樹脂配線
基板を張り合わせたセラミックス・樹脂複合基板が利用
され、樹脂配線基板にはワイヤボンディング用端子を有
する半導体パッケージ、及びこのような半導体パッケー
ジに半導体素子が搭載され、樹脂配線基板のワイヤボン
ディング用端子と半導体素子の端子との間がボンディン
グワイヤで電気的に接続された半導体装置に関する。
【０００２】
【従来の技術】発熱量の多い高速演算回路を有する半導
体素子は一般的にセラミックス基板を利用した半導体パ
ッケージに搭載される。セラミックス基板例えば窒化ア
ルミニウム基板は絶縁性及び放熱性に優れている。セラ
ミックス基板の形成には高温度焼成工程が含まれるため
に、セラミックス基板の端子、配線、接続孔配線のそれ
ぞれは高融点金属で形成される。
【０００３】この種のセラミックス基板を利用した半導
体パッケージにおいては、高融点金属で配線長の長い配
線を形成した場合には配線抵抗が非常に高くなり、高速
演算回路の動作速度の高速化の妨げになる。また、半導
体パッケージの製作には高温焼成工程が不可欠であり、
半導体パッケージの製作コストが増大する。
【０００４】このような技術的課題を解決するために、
セラミックス基板に樹脂配線基板を張り合わせたセラミ
ックス・樹脂複合基板を利用した半導体パッケージの開
発が行われている。セラミックス・樹脂複合基板のセラ
ミックス基板においては外部実装基板との間の信号入出
力部分として限定された範囲で端子、配線及び接続孔配
線が形成され、極力配線抵抗が減少される。さらに、セ
ラミックス基板は、高い放熱性を有しているので、半導
体素子から発生する熱を効果的に放出できるように使用
される。一方、樹脂配線基板にはフォトリソグラフィ技
術とエッチング技術とにより形成された微細な配線が形
成され、配線には高融点金属に比べて電気抵抗値が小さ
いCu等が使用される。
【０００５】セラミックス基板と樹脂配線基板との間の
接合は接着層により行われる。接着層にはフィルム状の
樹脂系接着剤又はペースト状の樹脂系接着剤が使用され
る。セラミックス基板の端子と樹脂配線基板の端子との
間は突起電極により電気的に接続される。
【０００６】このセラミックス・樹脂複合基板を利用し
た半導体パッケージには半導体素子が搭載され、この半
導体パッケージ及び半導体素子は半導体装置を構築す
る。半導体素子の端子（ボンディングパッド）は樹脂配
線基板に配設されたワイヤボンディング用端子に電気的
に接続される。この接続はボンディングワイヤにより行
われる。
【０００７】
【発明が解決しようとする課題】前述のセラミックス・
樹脂複合基板を利用した半導体パッケージにおいては、
以下の点について配慮がなされていない。
【０００８】半導体パッケージの樹脂配線基板に配設さ
れたワイヤボンディング用端子にボンディングワイヤを
ボンディングする際に、ボンダビリティの向上を目的と
してボンディング装置のステージが加熱される。ボンデ
ィングワイヤとしてAuワイヤやAlワイヤが使用される場
合、ステージの温度が約150℃に設定される。このよう
なボンディング条件においては、セラミックス基板と樹
脂配線基板との間の接合を行う接着層が軟化してしま
い、ワイヤボンディング用端子下の下地に弾力性をもっ
てしまう。このため、かえってボンダビリティが劣化
し、ワイヤボンディング用端子にボンディングワイヤが
確実にボンディングできず、ボンディング不良が多発す
るという問題があった。
【０００９】一方、半導体パッケージに耐熱試験として
熱衝撃をサイクリックに与えると、熱膨張率の相違から
セラミックス基板と樹脂配線基板との間に大きな応力が
発生する。この応力は樹脂配線基板に引張応力として作
用し、樹脂配線基板と接着層との間の界面が剥離する接
着不良が生じるという問題があった。
【００１０】このような問題点は、半導体パッケージの
問題点であると同時に、半導体パッケージに半導体素子
を搭載した半導体装置の問題点でもある。
【００１１】本発明は上記課題を解決するためになされ
たものである。従って、本発明の目的は、樹脂配線基板
に配設されたワイヤボンディング用端子とボンディング
ワイヤとの間のボンディング不良が防止でき、電気的な
導通不良が防止できる半導体パッケージを提供すること
である。
【００１２】さらに、本発明の目的は、セラミックス基
板と樹脂配線基板との間の熱膨張率の相違に基づく応力
の発生を減少し、樹脂配線基板と接着層との間の接着不
良を削減できる半導体パッケージを提供することであ
る。
【００１３】さらに、本発明の目的は、電気的な導通不
良が防止でき、かつ樹脂配線基板と接着層との間の接着
不良が防止できる半導体装置を提供することである。
【００１４】
【課題を解決するための手段】上記課題を解決するため
に、この発明は、セラミックス基板に接着層を介在して
樹脂配線基板が張り合わされ、樹脂配線基板にワイヤボ
ンディング用端子を有する半導体パッケージにおいて、
ワイヤボンディング用端子の領域に第１のガラス転移温
度を有する接着層を形成し、ワイヤボンディング用端子
の周囲の領域に第２のガラス転移温度を有する接着層を
形成したことを特徴とする。
【００１５】さらに、この発明は、前述の半導体パッケ
ージにおいて、第１のガラス転移温度を有する接着層と
第２のガラス転移温度を有する接着層との間に、中間の
ガラス転移温度（第３のガラス転移温度）を有する接着
層が形成されたことを特徴とする。好ましくは、ワイヤ
ボンディング用端子の領域を中心に周囲に向かってガラ
ス転移温度が段階的に低くなるように設定される。
【００１６】接着層はガラス繊維、無機物粒子、金属粒
子の少なくともいずれか１種類のフィラーと有機高分子
接着剤との混合物で形成される。フィラーの添加量の調
節、有機高分子接着剤自体のガラス転移温度の調節、又
は双方の組み合わせによる調節により、接着層のガラス
転移温度が調節される。フィラーの添加量を増加すれば
ガラス転移温度は高くなる。フィラーとしてガラス繊維
が使用される場合には、ガラス繊維の編み込み密度を密
にするとガラス転移温度が高くなり、ガラス繊維の編み
込み密度を粗にするとガラス転移温度は低くなる。無機
物粒子にはシリカ、アルミナのいずれか、又は双方を組
み合わせた混合物が実用的に使用できる。金属粒子には
アルミニウムが実用的に使用できる。基本的には、樹脂
配線基板のワイヤボンディング用端子にボンディングワ
イヤをボンディングする際に、この領域で軟化が発生し
ない程度に、接着層は高いガラス転移温度に設定され
る。
【００１７】さらに、ガラス転移温度の高い接着層、第
２のガラス転移温度を有する接着層は半導体パッケージ
の製作において別々の工程により形成されることが好ま
しい。例えば、第１のガラス転移温度を有する接着層に
はシート状（フィルム状）接着層が使用され、この接着
層はセラミックス基板に張り付けられる。そして、第２
のガラス転移温度を有する接着層としてもシート状接着
層を用いることが好ましいが、場合によってはペースト
状（又はゲル状）接着層を使用しても良い。ペースト状
（又はゲル状）接着層はスクリーン印刷によりセラミッ
クス基板の表面に塗布すればよい。
【００１８】半導体パッケージには半導体素子が搭載さ
れ、この半導体パッケージ及び半導体素子は半導体装置
を構築する。樹脂配線基板のワイヤボンディング用端子
と半導体素子の端子との間はボンディングワイヤにより
電気的に接続される。
【００１９】このように構成される半導体パッケージに
おいては、ワイヤボンディング用端子にボンディングワ
イヤをボンディングする際の温度環境下で接着層の軟化
が防止できる。従って、ワイヤボンディング用端子下の
下地となる接着層が硬い状態で維持されるので、ワイヤ
ボンディング用端子にボンディングワイヤをボンディン
グする際のボンダビリティが向上でき、ボンディング不
良が防止できる。
【００２０】さらに、ワイヤボンディング用端子の周囲
においては、熱膨張率が相違するセラミックス基板と樹
脂配線基板との間に生じる応力が接着層の軟化により吸
収できる。従って、特に樹脂配線基板と接着層との間の
剥がれが防止でき、さらにセラミックス基板の内部側端
子と樹脂配線基板の内部側端子との間の導通不良が防止
できる。
【００２１】さらに、第１のガラス転移温度を有する接
着層と第２のガラス転移温度を有する接着層との間に生
じる応力が中間のガラス転移温度（第３のガラス転移温
度）を有する接着層で吸収できる。従って、前述と同様
に、樹脂配線基板と接着層との間の剥がれが防止でき、
かつセラミックス基板の内部側端子と樹脂配線基板の内
部側端子との間の導通不良が防止できる。
【００２２】さらに、このような半導体パッケージで構
築される半導体装置においては、電気的な導通不良が防
止でき、かつ樹脂配線基板と接着層との間の接着不良が
防止できる。
【００２３】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図１は本発明の実施の形態
に係る半導体パッケージに半導体素子を実装した半導体
装置の一部断面側面図、図２は半導体装置の一部断面平
面図である。図１及び図２に示すように、半導体装置１
はセラミックス・樹脂複合基板を使用した半導体パッケ
ージに半導体素子５０を実装して形成される。
【００２４】半導体パッケージはセラミックス基板１０
の表面（図１中、上側表面）上に接着層２０を介在し樹
脂配線基板３０を張り合わせて構成される。セラミック
ス基板１０の表面に形成された端子１３と樹脂配線基板
３０の表面（図１中、下側表面）に形成された端子３１
との間は突起電極（バンプ電極）４０を介在して電気的
に接続される。
【００２５】セラミックス基板１０は基板本体１１、接
続孔配線（ビアホール型内部配線）１２、端子（ラン
ド）１３及び１４を備える。基板本体１１は窒化アルミ
ニウム基板で形成される。本実施の形態に係る基板本体
１１は、例えば0.8-2.0mmの厚さを有するセラミックス
グリーンシート、あるいはその積層体を脱脂、焼成する
ことにより形成される。接続孔配線１２は基板本体１１
において基板厚さ方向に形成された接続孔（スルーホー
ル）の内部に埋設される。接続孔配線１２は高融点金
属、例えばWペースト又はMoペーストのいずれかの高融
点金属ペーストで形成され、この高融点金属ペーストは
スクリーン印刷により形成される。スクリーン印刷され
た高融点金属ペーストはセラミックスグリーンシートの
脱脂、焼成の際に同時に脱脂、焼成される。
【００２６】端子１３は半導体パッケージの内部側端子
として使用される。端子１３は接続孔配線１２に電気的
に接続される。端子１３は接続孔配線１２と同様に高融
点金属ペースト（Wペースト又はMoペーストのいずれ
か）で形成され、高融点金属ペーストはスクリーン印刷
で形成された後にセラミックスグリーンシートと同時に
脱脂、焼成される。図示しないが、端子１３の表面上に
は必要に応じてめっき層が形成される。めっき層は、本
実施の形態において、Niめっき層上にAuめっき層を形成
した２層構造で形成される。
【００２７】端子１４は、基板本体１１の下側表面上に
配設され、半導体パッケージをマザーボード、ドータボ
ード等の外部実装基板に接続する外部側端子として使用
される。端子１４は、接続孔配線１２に電気的に接続さ
れ、端子１３と同様に高融点金属ペーストで形成され
る。
【００２８】なお、セラミックス基板１０の基板本体１
１は窒化アルミニウム基板に限定されず、アルミナ基
板、窒化珪素基板、低温焼結ガラスセラミックス基板等
が使用できる。さらに、セラミックス基板１０は、複数
枚のセラミックスグリーンシートを積層し、内部に配線
層を形成した多層構造であってもよい。
【００２９】樹脂配線基板３０は基板本体３３、接続孔
配線３２、端子３１、配線３４及びワイヤボンディング
用端子３４Ｐを備える。基板本体３３は本実施の形態に
おいて液晶ポリマーシートで形成される。液晶ポリマー
シートは例えば50-100μｍの膜厚で形成される。なお、
基板本体３３は液晶ポリマーシートに限定されず、ポリ
イミド系樹脂シート、ガラスエポキシシートのいずれか
が実用的に使用できる。接続孔配線３２は基板本体３３
の基板厚さ方向に形成された接続孔内部に埋設される。
接続孔配線３２は例えばAgペーストで形成される。
【００３０】端子３１は半導体パッケージの内部側端子
として使用される。端子３１は接続孔配線３２に電気的
に接続される。端子３１は本実施の形態においてCu箔で
形成され、Cu箔は例えば40-70μｍの膜厚で形成され
る。図示しないが、端子３１の表面上には、セラミック
ス基板１０の端子１３に形成しためっき層と同等のめっ
き層が形成される。
【００３１】配線３４は基板本体３３の上側表面に形成
される。配線３４の一端側は接続孔配線３２に電気的に
接続され、配線３４の他端側は半導体素子５０の端子
（ボンディングパッド）５１に電気的に接続されるワイ
ヤボンディング用端子３４Ｐとして形成される。配線３
４、ワイヤボンディング用端子３４Ｐのそれぞれは、本
実施の形態において同一導電層で形成されかつ一体に形
成され、端子３１と同様に例えばCu箔で形成される。
【００３２】なお、樹脂配線基板３０は、少なくとも２
枚の基板本体３３を積層し、この基板本体３３内に内部
配線を形成した多層配線構造で形成してもよい。
【００３３】樹脂配線基板３０の中央部分にはデバイス
開口（符号は付けない）が形成され、このデバイス開口
を通してセラミックス基板１０の表面上に半導体素子５
０が搭載される。半導体素子５０とセラミックス基板１
０との間は接着層５３により機械的に接合される。
【００３４】半導体素子５０の端子５１と樹脂配線基板
３０のワイヤボンディング用端子３４Ｐとの間はボンデ
ィングワイヤ５２により電気的に接続される。すなわ
ち、本実施の形態に係る半導体装置１はワイヤボンディ
ング方式を採用する。ボンディングワイヤ５２にはAuワ
イヤ、Alワイヤ、Cuワイヤのいずれかを使用することが
実用的である。半導体素子５０の回路搭載面となる表面
上には保護層５４が形成される。保護層５４には例えば
ポリイミド系樹脂が使用される。
【００３５】接着層２０はセラミックス基板１０と樹脂
配線基板３０との間の機械的な接合を行う。本実施の形
態に係る半導体パッケージにおいて、接着層２０は、第
１のガラス転移温度(Tg)を有する（ガラス転移温度が高
い）接着層２０Ｈ、第２のガラス転移温度を有する（ガ
ラス転移温度が低い）接着層２０Ｌ及びそれらの中間の
ガラス転移温度（第３のガラス転移温度）を有する接着
層２０Ｍの合計３種類で形成される。中間のガラス転移
温度（第３のガラス転移温度）を有する接着層２０Ｍ
は、２種以上の接着層でもよい。
【００３６】第１のガラス転移温度を有する接着層２０
Ｈは少なくともワイヤボンディング用端子３４Ｐの領域
でこのワイヤボンディング用端子３４Ｐ直下のセラミッ
クス基板１０と樹脂配線基板３０との間に形成される。
接着層２０Ｈは、ワイヤボンディング用端子３４Ｐにボ
ンディングワイヤ５２をボンディングする際、ボンディ
ング装置のステージ温度で軟化せず、適度な硬度が維持
できる高いガラス転移温度に設定される。例えばステー
ジ温度は通常150℃程度に設定されるので、接着層２０
Ｈのガラス転移温度は160℃-210℃程度で設定される。
製造プロセスにおける安定性等を考慮すると、接着層２
０Ｈのガラス転移温度は200℃程度が好ましい。
【００３７】第２のガラス転移温度を有する接着層２０
Ｌはワイヤボンディング用端子３４Ｐの周囲の領域にお
いてセラミックス基板１０と樹脂配線基板３０との間に
形成される。接着層２０Ｌは、半導体パッケージを外部
実装基板に実装する際の熱処理工程、実装後の周囲の環
境、実装後の回路動作等において熱膨張率が相違するセ
ラミックス基板１０と樹脂配線基板３０との間に発生す
る応力を吸収するために、低いガラス転移温度に設定さ
れる。応力は半導体パッケージの中心から外周に向かっ
て徐々に大きくなり、最外周領域の応力は最大になるの
で、接着層２０Ｌは少なくとも最外周領域に形成される
ことが好ましい。本実施の形態において、接着層２０Ｌ
のガラス転移温度は50-100℃程度に設定される。
【００３８】中間のガラス転移温度（第３のガラス転移
温度）を有する接着層２０Ｍは、第１のガラス転移温度
を有する接着層２０Ｈと第２のガラス転移温度を有する
接着層２０Ｌとの間において、セラミックス基板１０と
樹脂配線基板３０との間に形成される。接着層２０Ｍは
熱膨張率が相違する接着層２０Ｈと接着層２０Ｌとの間
に発生する応力を吸収する。接着層２０Ｍのガラス転移
温度は100-150℃程度に設定される。
【００３９】このように接着層２０は、半導体パッケー
ジの中心から外周に向かって、ガラス転移温度が段階的
に低くなるように接着層２０Ｈ、２０Ｍ、２０Ｌのそれ
ぞれを順次配設し形成される。接着層２０Ｈ、２０Ｍ、
２０Ｌのそれぞれは例えば100-120μｍの膜厚で形成さ
れる。本実施の形態において、接着層２０Ｈ、２０Ｍ、
２０Ｌのそれぞれは、ガラス繊維、無機物粒子、金属粒
子の少なくともいずれか１種類のフィラーと有機高分子
接着剤との混合物で形成される。ただし、接着層２０Ｌ
については、場合によってはフィラーを含まない接着剤
でも良い。
【００４０】図３はフィラー並びにその添加量と有機高
分子接着剤のガラス転移温度と混合物としての接着層の
ガラス転移温度との関係を示す図である。フィラーとし
ての無機物粒子にはシリカ、アルミナのいずれかが実用
的である。金属粒子にはアルミニウムが実用的である。
フィラーの添加量は全体として20vol%-50vol%程度が妥
当である。有機高分子接着剤にはエポキシ樹脂が使用さ
れる。エポキシ樹脂にはガラス転移温度がそれぞれ13
℃、92℃、155℃の３種類のエポキシ樹脂が用意され、
それぞれのエポキシ樹脂にフィラーを添加することによ
り接着層のガラス転移温度が調節できる。ガラス転移温
度の調節はフィラーの添加量でも調節でき、フィラーの
添加量を増加すればガラス転移温度は上昇する。さら
に、フィラーとしてガラス繊維を使用する場合、ガラス
繊維の編み込み密度を密にすればガラス転移温度は高く
なり、ガラス繊維の編み込み密度を粗にすればガラス転
移温度は低くなる。すなわち、フィラーの添加量の調
節、有機高分子接着剤自体のガラス転移温度の調節、又
は双方の組み合わせによる調節により、接着層のガラス
転移温度は容易に調節できる。図３において、記号Ａで
示したエポキシ樹脂にフィラーを添加した接着層が第２
のガラス転移温度を有する接着層２０Ｌとして使用され
る。同様に、記号Ｂで示したエポキシ樹脂にフィラーを
添加した接着層が中間のガラス転移温度（第３のガラス
転移温度）を有する接着層２０Ｍとして使用され、記号
Ｃで示したエポキシ樹脂にフィラーを添加した接着層が
第１のガラス転移温度を有する接着層２０Ｈとして使用
される。
【００４１】なお、図３に示す接着層のガラス転移温度
は動的測定法で測定した値を示し、エポキシ樹脂のガラ
ス転移温度はTMA法で測定した値を示す。
【００４２】図１に示すように、突起電極４０はセラミ
ックス基板１０の端子１３と樹脂配線基板３０の端子３
１との間を電気的に接続する。突起電極４０は本実施の
形態においてAgフィラーを含有したエポキシ系導電ペー
ストで形成される。
【００４３】次に、半導体パッケージ及び半導体装置の
形成方法について説明する。図４乃至図８は形成方法を
説明する各製造工程毎に示す半導体パッケージ又は半導
体装置の一部断面側面図である。
【００４４】（１）まず、セラミックス基板１０を形成
する（図４参照）。セラミックス基板１０は以下の工程
で形成される。例えば窒化アルミニウムシートからなる
セラミックスグリーンシートを準備し、このセラミック
スグリーンシートに接続孔を形成する。接続孔内に高融
点金属ペーストを充填し、さらにセラミックスグリーン
シートの表面に端子１３、１４のそれぞれを形成する高
融点金属ペーストを形成する。必要であれば、セラミッ
クグリーンシートを積層し、所望の厚さとしても良い。
高融点金属ペーストには例えばWペーストが使用され、
このWペーストはスクリーン印刷により形成される。セ
ラミックスグリーンシートに脱脂、焼成を行い、基板本
体１１を形成する。この脱脂、焼成と同時に、高融点金
属ペーストに脱脂、焼成が行われ、接続孔配線１２、端
子１３及び１４が形成される。必要に応じて端子１３、
１４のそれぞれの表面にめっき層を形成する。これら一
連の工程を行うことにより、セラミックス基板１０が完
成する。
【００４５】（２）図４に示すように、後に樹脂配線基
板３０のワイヤボンディング用端子３４Ｐが配設される
領域において、セラミックス基板１０の表面上に第１の
ガラス転移温度を有する接着層２０Ｈを形成する。接着
層２０Ｈは、両面に剥離紙２０ｈを有するシート状（フ
ィルム状）のものを適当な形状に切断し、一方の剥離紙
２０ｈを剥がして張り付けられる。張り付けは圧着若し
くは熱圧着により行う。本実施の形態において接着層２
０Ｈはエポキシ樹脂を使用するが、その他に熱硬化性樹
脂シート、異方性導電シート、ポリイミド樹脂シートの
いずれかが実用的に使用できる。
【００４６】（３）図５に示すように、接着層２０Ｈの
周囲において、セラミックス基板１０の表面上に中間の
ガラス転移温度（第３のガラス転移温度）を有する接着
層２０Ｍを形成する。接着層２０Ｍは、接着層２０Ｈと
同様に、両面に剥離紙２０ｍを有するシート状のものを
適当な形状に切断し、一方の剥離紙２０ｍを剥がして張
り付けられる。張り付けは圧着若しくは熱圧着により行
う。圧着工程を削減するために、接着層２０Ｈ及び２０
Ｍは同時に圧着により張り付けることが好ましい。な
お、接着層２０Ｍは接着層２０Ｈと同様に他の種類のも
のを使用できる。
【００４７】（４）図６に示すように、接着層２０Ｍの
さらに周囲において、セラミックス基板１０の表面上に
第２のガラス転移温度を有する接着層２０Ｌを形成す
る。接着層２０Ｌは本実施の形態においてスクリーン印
刷により塗布される。接着層２０Ｌは、具体的には、例
えばエポキシ樹脂にアリルグリシジルエーテルを20-30%
添加して2000-4000センチポイズに調整したものをスク
リーン印刷により塗布し硬化させたものである。アリル
グリシジルエーテルはエポキシ樹脂の硬化の際にこのエ
ポキシ樹脂と同様に硬化し、硬化した後も遊離しないの
で、接着力の低下が生じない。アリルグリシジルエーテ
ルの他にはフェニルグリシジルエーテルが実用的に使用
できる。スクリーン印刷による接着層の塗布は、最初に
塗布した接着層が後の塗布の際にスクリーン版に付着し
てしまうので、一種類だけ行うことが好ましい。なお、
エポキシ系樹脂以外に、接着層２０Ｌには熱硬化性樹脂
ペースト、異方性導電ペースト、ポリイミド樹脂ペース
トのいずれかが実用的に使用できる。また、接着層２０
Ｌはシート状のものを使用しても良い。
【００４８】（５）接着層２０Ｈの剥離紙２０ｈ及び接
着層２０Ｍの剥離紙２０ｍを取り除いた後、図７に示す
ように、セラミックス基板１０の表面上に樹脂配線基板
３０を重ね合わせる。
【００４９】樹脂配線基板３０は以下の工程で形成され
る。樹脂配線基板３０の形成に際して端子３１を形成す
るCu箔が準備され、接続孔配線３２の形成領域において
Cu箔の表面上に突起状導電物質を形成する。突起状導電
物質には例えばスクリーン印刷で形成されたAgペースト
が使用され、このAgペーストは例えば80μｍの高さで形
成される。Cu箔の突起状導電物質が形成された表面上に
基板本体３３、端子３４及びワイヤボンディング用端子
３４Ｐを形成するCu箔のそれぞれが重ね合わされる。そ
して、突起状導電物質が基板本体３３を突き破りCu箔に
電気的に接続するように、熱圧着処理が行われる。この
熱圧着処理により突起状導電物質は押しつぶされ、Cu箔
間を電気的に接続する接続孔配線３２が形成される。基
板本体３３の両面のCu箔にパターンニングを行い、端子
３１、配線３４及びワイヤボンディング用端子３４Ｐが
形成される。パターンニングには、マスクを形成するフ
ォトリソグラフィ技術と、エッチング技術とが使用され
る。端子３１、配線３４及びワイヤボンディング用端子
３４Ｐのそれぞれを形成することにより、樹脂配線基板
３０が完成する。樹脂配線基板３０の端子３１に突起電
極４０を形成する。突起電極４０は例えばAgフィラーを
含有したエポキシ系導電ペーストで形成され、このAgフ
ィラーを含有したエポキシ系導電ペーストはスクリーン
印刷により形成される。
【００５０】（６）熱圧着処理が行われ、セラミックス
基板１０の表面に接着層２０を介在して樹脂配線基板３
０が張り合わされる（図８参照）。同時に、樹脂配線基
板３０の端子３１に形成されていた突起電極４０が接着
層２０を突き破りセラミックス基板１０の端子１３に電
気的に接続される。熱圧着処理は、セラミックス基板１
０と接着層２０との間、樹脂配線基板３０と接着層２０
との間の接着が充分に行われる温度と、セラミックス基
板１０の端子１３と突起電極４０との間の電気的な接続
が確実に行われる圧力とで行われる。この張り合わせが
終了すると、半導体パッケージが完成する。
【００５１】（７）図８に示すように、半導体パッケー
ジに半導体素子５０を取り付け、半導体素子５０の端子
５１と樹脂配線基板３０のワイヤボンディング用端子３
４Ｐとの間をボンディングワイヤ５２で電気的に接続す
る。このボンディングワイヤ５２の接続の際、ワイヤボ
ンディング用端子３４Ｐの領域の直下に形成された第１
のガラス転移温度を有する接着層２０Ｈはボンディング
装置のステージが加熱されていても軟化しない。すなわ
ち、接着層２０Ｈは適度な硬度を有しているので、ワイ
ヤボンディング用端子３４Ｐとボンディングワイヤ５２
とのボンダビリティが良好で、ボンディング不良が発生
しない。
【００５２】（８）そして、保護層５４を形成すること
により、前述の図１及び図２に示すワイヤボンディング
方式を採用する半導体装置１が完成する。この半導体装
置１は、BGA構造を有し、セラミックス基板１０の端子
１４に突起電極（高融点半田ボール）を介在して外部実
装基板に実装される。
【００５３】図９は本発明の効果を説明するワイヤボン
ディング特性並びに冷熱温度サイクル試験結果を示す図
である。図９中、試料１は、第１のガラス転移温度を有
する接着層２０Ｈ及び第２のガラス転移温度を有する接
着層２０Ｌの２種類の接着層を形成した半導体パッケー
ジである。第１のガラス転移温度を有する接着層２０Ｈ
は半導体パッケージの中央部分（ボンディング領域）に
形成され、ガラス転移温度は約200℃に設定される。第
２のガラス転移温度を有する接着層２０Ｌは半導体パッ
ケージの周辺部分に形成され、ガラス転移温度は約60℃
に設定される。この試料１のボンディング特性は良好
で、しかも冷熱温度サイクル試験後にセラミックス基板
１０、樹脂配線基板３０のそれぞれと接着層２０との間
に剥離が発生しなかった。冷熱温度サイクル試験は、温
度差160℃で150サイクル行われる。
【００５４】試料２は、前述の実施の形態で説明した半
導体パッケージであり、第１のガラス転移温度を有する
接着層２０Ｈ、第２のガラス転移温度を有する接着層２
０Ｌ及び中間のガラス転移温度（第３のガラス転移温
度）を有する接着層２０Ｍの３種類の接着層を形成した
半導体パッケージである。第１のガラス転移温度を有す
る接着層２０Ｈのガラス転移温度は約200℃に設定され
る。第２のガラス転移温度を有する接着層２０Ｌのガラ
ス転移温度は約60℃に設定される。中間のガラス転移温
度（第３のガラス転移温度）を有する接着層２０Ｍのガ
ラス転移温度は約100℃に設定される。試料１と同様
に、試料２のボンディング特性は良好で、しかも冷熱温
度サイクル試験後に剥離が発生しなかった。
【００５５】試料３は、第１のガラス転移温度を有する
接着層２０Ｈ、第２のガラス転移温度を有する接着層２
０Ｌ、及び中間のガラス転移温度（第３のガラス転移温
度）を有する３種類の接着層２０Ｍの合計５種類の接着
層を形成した半導体パッケージである。第１のガラス転
移温度を有する接着層２０Ｈのガラス転移温度は約200
℃に設定される。第２のガラス転移温度を有する接着層
２０Ｌのガラス転移温度は約60℃に設定される。中間の
ガラス転移温度（第３のガラス転移温度）を有する接着
層２０Ｍのガラス転移温度は約90℃-180℃の範囲で３段
階に設定される。この接着層２０Ｍにおいては、半導体
パッケージの中央部分から周辺部分に向かって、約30℃
-40℃刻みで徐々にガラス転移温度が低くなる設定がな
されている。試料１と同様に、試料３のボンディング特
性は良好で、しかも冷熱温度サイクル試験後に剥離が発
生しなかった。
【００５６】試料４は、第１のガラス転移温度を有する
接着層２０Ｈの１種類のみで接着層を形成した半導体パ
ッケージである。この接着層２０Ｈのガラス転移温度は
約200℃に設定される。この試料４のボンディング特性
は良好であったが、冷熱温度サイクル試験後に剥離が確
認された。
【００５７】試料５は、第２のガラス転移温度を有する
接着層２０Ｌの１種類のみで接着層を形成した半導体パ
ッケージである。この接着層２０Ｌのガラス転移温度は
約60℃に設定される。この試料５においては冷熱温度サ
イクル試験後に剥離が発生しなかったが、ボンディング
特性は不良であった。
【００５８】以上説明したように、本実施の形態に係る
半導体パッケージにおいては、ワイヤボンディング用端
子３４Ｐにボンディングワイヤ５２をボンディングする
際の温度環境下で接着層２０Ｈの軟化が防止できる。従
って、ワイヤボンディング用端子３４Ｐ下の下地となる
接着層２０Ｈが硬い状態で維持されるので、ワイヤボン
ディング用端子３４Ｐにボンディングワイヤ５２をボン
ディングする際のボンダビリティが向上でき、ボンディ
ング不良が防止できる。
【００５９】さらに、ワイヤボンディング用端子３４Ｐ
の周囲においては、熱膨張率が相違するセラミックス基
板１０と樹脂配線基板３０との間に生じる応力が接着層
２０Ｌの軟化により吸収できる。従って、特に樹脂配線
基板３０と接着層２０Ｌとの間の剥がれが防止でき、さ
らにセラミックス基板１０の内部側端子１３と樹脂配線
基板３０の内部側端子３１との間の導通不良が防止でき
る。
【００６０】さらに、第１のガラス転移温度を有する接
着層２０Ｈと第２のガラス転移温度を有する接着層２０
Ｌとの間に生じる応力が中間のガラス転移温度（第３の
ガラス転移温度）を有する接着層２０Ｍで吸収できる。
従って、前述と同様に、樹脂配線基板３０と接着層２０
Ｍとの間の剥がれが防止でき、かつセラミックス基板１
０の内部側端子１３と樹脂配線基板３０の内部側端子３
１との間の導通不良が防止できる。
【００６１】さらに、このような半導体パッケージで構
築される半導体装置１においては、電気的な導通不良が
防止でき、かつ樹脂配線基板３０と接着層２０との間の
接着不良が防止できる。
【００６２】なお、本発明は前述の実施の形態に限定さ
れない。例えば、本発明は、半導体パッケージに複数の
半導体素子５０が搭載されたマルチチップ構造において
も適用できる。この場合、少なくともワイヤボンディン
グ用端子３４Ｐの領域には第１のガラス転移温度を有す
る接着層２０Ｈが形成されていれば、レイアウト上、半
導体パッケージの中央部分に半導体素子５０が配置され
ず、この中央部分に第２のガラス転移温度を有する接着
層２０Ｌの一部分が形成されていてもよい。
【００６３】さらに、本発明は、半導体パッケージの樹
脂配線基板３０の表面上に直接半導体素子５０を搭載す
る場合にも適用できる。この場合、半導体素子５０の直
下においてセラミックス基板１０と樹脂配線基板３０と
の間には第１のガラス転移温度を有する接着層２０Ｈが
形成されることが好ましい。
【００６４】
【発明の効果】本発明は、樹脂配線基板に配設されたワ
イヤボンディング用端子とボンディングワイヤとの間の
ボンディング不良が防止でき、電気的な導通不良が防止
できる半導体パッケージを提供できる。
【００６５】さらに、本発明は、セラミックス基板と樹
脂配線基板との間の熱膨張率の相違に基づく応力の発生
を減少し、樹脂配線基板と接着層との間の接着不良を削
減できる半導体パッケージを提供できる。
【００６６】さらに、本発明は、電気的な導通不良が防
止でき、かつ樹脂配線基板と接着層との間の接着不良が
防止できる半導体装置を提供できる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体パッケージに
半導体素子を実装した半導体装置の一部断面側面図であ
る。
【図２】半導体装置の一部断面平面図である。
【図３】フィラー並びにその添加量と有機高分子接着剤
のガラス転移温度と混合物としての接着層のガラス転移
温度との関係を示す図である。
【図４】形成方法を説明する第１製造工程における半導
体パッケージの一部断面側面図である。
【図５】第２製造工程における半導体パッケージの一部
断面側面図である。
【図６】第３製造工程における半導体パッケージの一部
断面側面図である。
【図７】第４製造工程における半導体パッケージの一部
断面側面図である。
【図８】第５製造工程における半導体装置の一部断面側
面図である。
【図９】本発明の効果を説明するワイヤボンディング特
性並びに冷熱温度サイクル試験結果を示す図である。
【符号の説明】
１ 半導体装置 １０ セラミックス基板 １１，３３ 基板本体 １３，１４，３１ 端子 ２０ 接着層 ２０Ｈ 第１のガラス転移温度を有する（ガラス転移温
度が高い）接着層 ２０Ｍ 中間のガラス転移温度（第３のガラス転移温
度）を有する接着層 ２０Ｌ 第２のガラス転移温度を有する（ガラス転移温
度が低い）接着層 ３０ 樹脂配線基板 ３４ 配線 ３４Ｐ ワイヤボンディング用端子 ４０ 突起電極 ５０ 半導体素子 ５１ 端子（ボンディングパッド） ５２ ボンディングワイヤ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 セラミックス基板に接着層を介在して樹
    脂配線基板が張り合わされ、前記樹脂配線基板にワイヤ
    ボンディング用端子を有する半導体パッケージにおい
    て、 前記ワイヤボンディング用端子の領域に第１のガラス転
    移温度を有する接着層を形成し、 前記ワイヤボンディング用端子の周囲の領域に第２のガ
    ラス転移温度を有する接着層を形成したことを特徴とす
    る半導体パッケージ。
  2. 【請求項２】 前記第１のガラス転移温度を有する接着
    層と第２のガラス転移温度を有する接着層との間に、中
    間のガラス転移温度を有する接着層が形成されたことを
    特徴とする請求項１に記載の半導体パッケージ。
  3. 【請求項３】 前記半導体パッケージに半導体素子が搭
    載され、 前記樹脂配線基板のワイヤボンディング用端子と半導体
    素子の端子との間がボンディングワイヤにより電気的に
    接続されたことを特徴とする請求項１又は請求項２に記
    載の半導体パッケージを用いた半導体装置。
JP7064298A 1998-03-19 1998-03-19 半導体装置及びその半導体パッケージ Pending JPH11274372A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7064298A JPH11274372A (ja) 1998-03-19 1998-03-19 半導体装置及びその半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7064298A JPH11274372A (ja) 1998-03-19 1998-03-19 半導体装置及びその半導体パッケージ

Publications (1)

Publication Number Publication Date
JPH11274372A true JPH11274372A (ja) 1999-10-08

Family

ID=13437516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7064298A Pending JPH11274372A (ja) 1998-03-19 1998-03-19 半導体装置及びその半導体パッケージ

Country Status (1)

Country Link
JP (1) JPH11274372A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001082363A1 (en) * 2000-04-25 2001-11-01 Hitachi Chemical Co., Ltd. Adhesive for circuit connection, circuit connection method using the same, and circuit connection structure
JP2010536217A (ja) * 2007-08-08 2010-11-25 エプコス アクチエンゲゼルシャフト 温度感受性の低い部品およびその製造方法
JP2012023100A (ja) * 2010-07-12 2012-02-02 Dainippon Printing Co Ltd 埋め込み部品具有配線板、埋め込み部品具有配線板の製造方法
CN111246662A (zh) * 2018-11-29 2020-06-05 欣兴电子股份有限公司 载板结构及其制作方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001082363A1 (en) * 2000-04-25 2001-11-01 Hitachi Chemical Co., Ltd. Adhesive for circuit connection, circuit connection method using the same, and circuit connection structure
US7208105B2 (en) 2000-04-25 2007-04-24 Hitachi Chemical Co., Ltd. Adhesive for circuit connection, circuit connection method using the same, and circuit connection structure
US8029911B2 (en) * 2000-04-25 2011-10-04 Hitachi Chemical Company, Ltd. Adhesive for circuit connection, circuit connection method using the same, and circuit connected structure
JP2010536217A (ja) * 2007-08-08 2010-11-25 エプコス アクチエンゲゼルシャフト 温度感受性の低い部品およびその製造方法
JP2012023100A (ja) * 2010-07-12 2012-02-02 Dainippon Printing Co Ltd 埋め込み部品具有配線板、埋め込み部品具有配線板の製造方法
CN111246662A (zh) * 2018-11-29 2020-06-05 欣兴电子股份有限公司 载板结构及其制作方法

Similar Documents

Publication Publication Date Title
US7488897B2 (en) Hybrid multilayer substrate and method for manufacturing the same
JP4055717B2 (ja) 半導体装置およびその製造方法
US5886415A (en) Anisotropic conductive sheet and printed circuit board
WO2001026155A1 (fr) Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique
JP2001257288A (ja) フリップチップ型半導体装置及びその製造方法
WO2001026147A1 (fr) Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
WO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
WO2007043639A1 (ja) プリント配線基板及びプリント配線基板の製造方法
JPH09298255A (ja) セラミック回路基板及びこれを用いた半導体装置
JPH07297560A (ja) 多層プリント配線基板およびその実装構造体
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
JP4939916B2 (ja) 多層プリント配線板およびその製造方法
JPH09199635A (ja) 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ
JP2012074497A (ja) 回路基板
JP2003007916A (ja) 回路装置の製造方法
JP4835264B2 (ja) 部品内蔵回路モジュール基板
JP2003007917A (ja) 回路装置の製造方法
US8062927B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
JP4324732B2 (ja) 半導体装置の製造方法
JPH11274372A (ja) 半導体装置及びその半導体パッケージ
JP2002151853A (ja) 多層配線基板とその製造方法
JP3549316B2 (ja) 配線基板
JP2009004813A (ja) 半導体搭載用配線基板
JP2967080B1 (ja) 半導体装置の実装体の製造方法
JP2011071234A (ja) 半導体装置およびその製造方法