JP4939916B2 - 多層プリント配線板およびその製造方法 - Google Patents

多層プリント配線板およびその製造方法 Download PDF

Info

Publication number
JP4939916B2
JP4939916B2 JP2006344374A JP2006344374A JP4939916B2 JP 4939916 B2 JP4939916 B2 JP 4939916B2 JP 2006344374 A JP2006344374 A JP 2006344374A JP 2006344374 A JP2006344374 A JP 2006344374A JP 4939916 B2 JP4939916 B2 JP 4939916B2
Authority
JP
Japan
Prior art keywords
substrate
multilayer printed
printed wiring
wiring board
mounting component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006344374A
Other languages
English (en)
Other versions
JP2008159682A (ja
Inventor
孝治 本戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2006344374A priority Critical patent/JP4939916B2/ja
Publication of JP2008159682A publication Critical patent/JP2008159682A/ja
Application granted granted Critical
Publication of JP4939916B2 publication Critical patent/JP4939916B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Description

この発明は、実装部品を内蔵する多層プリント配線板およびその製造方法に関する。
電子機器の軽薄短小化、半導体チップなどの電子部品の小型化、および端子の狭ピッチ化に伴い、プリント配線板においても実装面積の縮小や配線の精細化が進んでいる。同時に、情報関連機器では、信号周波数の広帯域化に対応して部品間を連結する配線の短距離化が求められており、高密度化、高性能化を達成させるためのプリント配線板の多層化は必要不可欠となっている。
従来、多層プリント配線板の内部に、導電体層あるいは絶縁基板の一部が除去された開口部を設け、その開口部内に半導体チップなどの電子部品を内蔵した多層プリント配線板が知られている(例えば、特許文献1参照)。
このような多層プリント配線板の製造方法では、複数の基板を重ね合わせた後に加熱加圧を施すことにより、電子部品とその電子部品が実装された実装基板との隙間に溶融樹脂を入り込ませている。
特開2004−343021号公報
しかしながら、上述の多層プリント配線板の製造方法においては、電子部品と実装基板との間に溶融樹脂が浸入する際に気泡が封じ込まれ易いものであった。このように電子部品と実装基板との間に気泡が存在すると、例えば多層プリント配線板の最上基板面に他の電子部品を実装する際などの加熱工程において気泡が空気膨脹を引き起こして電子部品の接続破壊を起こす可能性があった。
そこで、本発明の目的は、熱履歴を削減でき、実装部品と実装基板との接続の信頼性の高い多層プリント配線板を提供することにある。
また、本発明の他の目的は、内蔵される実装部品の大きさに拘わらず低コストで製造できる多層プリント配線板およびその製造方法を提供することにある。
さらに、本発明の他の目的は、各種の実装部品を内蔵できる多層プリント配線板およびその製造方法を提供することにある。
本発明の第1の特徴は、少なくとも一方の基板面に配線層を備えると共に、実装部品が搭載され、かつ前記実装部品の少なくとも下面に樹脂で形成されたアンダーフィルが充填された第1の基板と、樹脂層を備えると共に、前記第1の基板の前記実装部品が搭載された前記基板面に積層され、前記実装部品の全側面に気密的に隣接する第2の基板と、樹脂層を備えると共に、前記第2の基板に積層されて、前記第1の基板と前記第2の基板とともに前記実装部品を封止する第3の基板と、を備え、前記アンダーフィルと、前記第2の基板の樹脂層と、前記第3の基板の樹脂層とは、同一材料で形成されていることを要旨とする。
なお、アンダーフィルは、実装部品の下面周縁もしくは側面から、第1の基板の基板面における実装部品の搭載領域の外側に亘って傾斜面を形成するように充填されている構成としてもよい。
ここで、第3の基板は、実装部品の上面に接合する放熱用熱伝導部材を備え、この放熱用熱伝導部材が第3の基板の厚さ方向に貫通するように形成されている構成としてもよい。
本発明の第2の特徴は、少なくとも一方の基板面に配線層を備え実装部品が搭載された第1の基板の、前記実装部品と前記第1の基板の基板面との間に樹脂を充填して、アンダーフィルを形成する工程と、前記実装部品に対応する領域に開口部を形成した、樹脂層を備えた第2の基板を用意する工程と、前記第2の基板の上に配置される、樹脂層を備えた第3の基板を用意する工程と、前記第1の基板の上に、順次、前記第2の基板、前記第3の基板を積み重ねた状態で、加熱を伴って一括積層させて前記実装部品を溶融樹脂で覆う積層工程と、を備え、前記アンダーフィルと、前記第2の基板の樹脂層と、前記第3の基板の樹脂層とは、同一材料で形成されていることを要旨とする。
本発明によれば、実装部品とその実装基板である第1の基板との間に気泡が発生しにくく、しかも熱履歴を削減できる、信頼性の高い多層プリント配線板を実現できる。
また、本発明によれば、内蔵される実装部品の大きさに拘わらず低コストで多層プリント配線板を製造できる。
さらに、本発明によれば、多層プリント配線板になる各種の実装部品を内蔵させることができる。
以下、本発明の実施の形態に係る多層プリント配線板およびその製造方法の詳細を図面に基づいて説明する。なお、本発明に係る多層プリント配線板は、複数のプリント配線板を一括積層して製造されたものである。
(第1の実施の形態)
第1の実施の形態に係る多層プリント配線板およびその製造方法について、図1および図2を用いて説明する。
〈多層プリント配線板〉
図1および図2(c)に示すように、本実施の形態の多層プリント配線板1Aは、第1の基板10と、第2の基板20と、第3の基板30とを備えて大略構成されている。
第1の基板10は、所謂COF(Chip On film)実装基板である。具体的には、第1の基板10は、ベースフィルム層であるフレキシブル基板11と、この第1フレキシブル基板11の両面にパターン形成された配線層12,13と、フレキシブル基板11の一方の面に形成された配線層13の上に実装された実装部品としてのICチップ14と、を備えている。
フレキシブル基板11の所定の位置には、一方の面(図中、上面)に形成された配線層13と、他方の面(図中、下面)に形成された配線層12とを接続するビアホール15が形成されている。ICチップ14は、半田バンプ16を介して配線層(パッド部)13に接続されている。
特に、本実施の形態では、ICチップ14とフレキシブル基板11との隙間にアンダーフィル17が充填されている。このアンダーフィル17は、ICチップ14の下面周縁よりも高い側面下部からフィレット状に外側に広がるように形成されている。すなわち、アンダーフィル17のフィレット状の部分は、ICチップ14とフレキシブル基板11との段差を緩和するように湾曲した傾斜面を形成している。なお、アンダーフィル17の樹脂材料としては、エポキシ系封止剤など各種の樹脂材料を採用することができる。
第2の基板20は、上記第1の基板10上に積層されている。この第2の基板20は、熱硬化樹脂でなるリジッド基板21と、このリジッド基板21の一方の面にパターン形成された配線層22と、貫通電極としてのインナービア23と、を備えている。
この第2の基板20は、ICチップ14の全周側面と、アンダーフィル17の露出面と、フレキシブル基板11の露出面とに気密的に接合されている。なお、インナービア23は、第1の基板10の配線層13に接合されている。
第3の基板30は、熱硬化樹脂でなるリジッド基板31と、このリジッド基板31の一方の面にパターン形成された配線層32と、リジッド基板31の厚さ方向に貫通する貫通電極としてのインナービア33と、インナービア33と同様な構造の放熱用熱伝導部材34を備えている。
インナービア33は、第2の基板20の配線層22に接続されている。また、放熱用熱伝導部材34は、第2の基板20に実装されたICチップ14の上面に接合されている。放熱用熱伝導部材34は、ICチップ14の上面から熱を第3の基板30の一方の面側へ伝達して放熱を促進する機能を有する。
この第3の基板30は、第2の基板20の上に積層され、第1の基板10と第2の基板20とともにICチップ14を封止している。
なお、本実施の形態では、インナービア23,33および放熱用熱伝導部材34は、導電性ペーストが硬化したものである。これらインナービア23,33および放熱用熱伝導部材34を構成する導電性ペースト材料は同一のものを用いている。
本実施の形態に係る多層プリント配線板1Aは、上述したように、ICチップ14の下面周縁よりも高い側面下部からフィレット状に外側に広がるようにアンダーフィル17が形成されている。このようにアンダーフィル17をICチップ14の下方に充填したため、ICチップ14とフレキシブル基板11との間に気泡が発生することがない。そして、アンダーフィル17とリジッド基板21とが気密的に接合している。このため、アンダーフィル17とリジッド基板21との間にも気泡が存在しない。このような構成としたことにより、例えば、多層プリント配線板1A上にさらに他の実装部品を半田バンプなどを用いて熱処理を伴って接合させる場合に、ICチップ14の下方や側方に気泡が存在しないため、気泡の空気膨脹に起因するICチップ14の接続不具合が発生する余地がない。
また、本実施の形態に係る多層プリント配線板1Aでは、上記したように、ICチップ14の上に放熱用熱伝導部材34が直接接合しているため、ICチップ14の発熱を多層プリント配線板1A外へ効率よく放熱させることができる。よって、従来では多層プリント配線板内に電子部品を内蔵させることにより、電子部品で発生する熱が蓄積されるため多層プリント配線板の信頼性を低下させるため、電子部品として発熱量の大きいものを採用することができなかったが、本実施の形態では、放熱用熱伝導部材34を設けて放熱性を高めたことにより、実装部品として発熱量の大きなICチップを実装することが可能なる。このため、多層プリント配線板1A内に内蔵(実装)できる実装部品(電子部品)の種類を多くすることができる。
〈多層プリント配線板の製造方法〉
第1の基板(実装基板)10を作製する。図2(a)に示すように、フレキシブル基板11の両面に配線層12,13を形成し、かつ所定の位置に、一方の面に形成された配線層13と、他方の面に形成された配線層12とを接続するビアホール15を形成する。そして、下面に半田バンプ16を備えたICチップ14を配線層(パッド部)13に位置合わせして配置し、リフローを行って半田付けする。本実施の形態では、フレキシブル基板11の両面に配線層12,13を形成したが、少なくとも、一方の面の配線層13のみとしてもよい。
次に、ICチップ14とフレキシブル基板11との隙間に、ディスペンサーを用いてアンダーフィル材料を注入、充填してアンダーフィル17を形成する。ここで、アンダーフィル17を形成するアンダーフィル材料の注入量としては、ICチップ14の下面周縁よりも高い側面下部からフィレット状に外側に広がるような形状となるようにする。すなわち、アンダーフィル17のフィレット状の部分は、ICチップ14とフレキシブル基板11との段差を緩和するように湾曲した傾斜面を形成するように注入を制御する。なお、アンダーフィル材料としては、エポキシ系封止剤など各種の樹脂材料を採用することができる。
アンダーフィル17は、後述する積層工程の前に未硬化状態もしくは半硬化状態にしておく。このようにして、図2(b)に示すような第1の基板10の作製が完了する。
第2の基板20を作製する。第2の基板20は、第1の基板10上に積層させるものである。まず、リジッド基板21を用意する。このリジッド基板21の厚さ寸法は、第1の基板10に実装されたICチップ14の高さ(フレキシブル基板11から突出する寸法)と同等となるように設定されている。すなわち、リジッド基板21は、ICチップ14の高さに応じて適宜選択して用いればよい。そして、図2(c)に示すように、このリジッド基板21の一方の面に、配線層22を周知の方法を用いてパターン形成する。
また、リジッド基板21の所定の位置に配線層22に接続された貫通電極としてのインナービア23を周知の方法で形成する。インナービア23は、導電性ペーストを例えば印刷法を用いて形成する。導電性ペーストとしては、例えば、スズ含有量が多く、3%程度の銀、1%程度の銅が含まれたものなどを用いることができる。ここで、インナービア23の下端部はリジッド基板21の他方の面(図中、下面)より所定寸法だけ突出するように形成する。なお、このようにインナービア23を突出させて形成するには、リジッド基板21の他方の面に、予め剥離シートを設けておき、インナービア23を形成後に剥離シートを剥離する周知の方法を用いることができる。
そして、リジッド基板21において、第1の基板10に実装されたICチップ14に対応する領域には、ICチップ14の平面輪郭よりわずかに大きい平面形状の開口部24を形成する。このようにして、図2(c)に示すような第2の基板20が作製できる。
第3の基板30を作製する。まず、リジッド基板31を用意する。このリジッド基板31の一方の面に、配線層32を周知の方法でパターン形成する。そして、第2の基板20側の配線層22と電気的に接続を必要とする箇所に、リジッド基板31の厚さ方向に貫通する貫通電極としてのインナービア33を形成する。インナービア33と同時に、同様な構造の放熱用熱伝導部材34を、ICチップ14と対応する領域内に形成する。これらインナービア33および放熱用熱伝導部材34は、第2の基板20のインナービア23と同様に、導電性ペーストを用いる。また、これらインナービア33および放熱用熱伝導部材34は、リジッド基板31の他方の面(図中、下面)より所定寸法だけ突出するように形成する。なお、このようにインナービア33および放熱用熱伝導部材34を突出させて形成するには、リジッド基板31の他方の面に、予め剥離シートを設けておき、インナービア33および放熱用熱伝導部材34を形成後に剥離シートを剥離する周知の方法を用いることができる。
次に、積層工程を行う。すなわち、図2(c)に示すように、上記第1〜3の基板10,20,30を位置合わせして重ね合わせた後、加熱プレスを行う。この積層工程では、リジッド基板21,31の構成樹脂が溶融してICチップ14と第2の基板20および第3の基板30との隙間を埋め込むため、第2の基板20および第3の基板30がICチップ14に対して気密的に接合した状態となる。また、アンダーフィル17は、積層工程の前に未硬化状態もしくは半硬化状態であったが、この積層工程を経て本硬化する。このように、積層工程以前にアンダーフィル17が未硬化状態もしくは半硬化状態としておくことにより、積層工程において常温から成型温度まで流動性を発現させつつ硬化するため、本硬化したもの同士を一括積層する場合に比較して、硬化後のアンダーフィル17とこれに接する樹脂材料との間の界面に発現する応力を大幅に低減させることができる。このようにして、図1に示すようなICチップ14を内蔵した多層プリント配線板1Aの製造が完了する。
上述の本実施の形態の多層プリント配線板の製造方法では、アンダーフィル17に接触する溶融樹脂は、アンダーフィル17の構成樹脂と混じり合ったり、架橋反応を起こすことも可能にする。したがって、アンダーフィル17とそれを包囲する樹脂との結合力を向上させることができる。特に、アンダーフィル17の構成樹脂と、これに接触した溶融樹脂とが架橋反応を起こす成分の組み合わせに設定すれば、アンダーフィル17とそれを取り囲む樹脂との界面が連続的な組成となり、より強固に結合してICチップ14を保護する効果が高くなる。このため、本実施の形態では、ICチップ14の接続不良や故障の少ない信頼性の高い多層プリント配線板1Aを製造することができる。
本実施の形態の多層プリント配線板の製造方法では、第1〜3の基板10,20,30を一括積層して1回の加熱プレスのみで製造できるため、熱履歴を削減でき各部材やICチップ14などに悪影響を与えることを大幅に抑制できる。特に、本実施の形態では、ICチップ14の下方にアンダーフィル17を形成する際に、硬化温度の低いアンダーフィル材料を注入することも可能であるため、アンダーフィル注入工程において、多くの接続パッドが形成されたICチップ14の下面に対して、熱による悪影響が及ぶことを防止できる。
本実施の形態の多層プリント配線板の製造方法では、アンダーフィル17がICチップ14の下面周縁よりも高い側面下部からフィレット状に外側に広がるような湾曲した形状となっているため、積層工程の際に、溶融樹脂がICチップ14周りの隙間を埋める際に、気泡が溜まる箇所が存在せずICチップ14周りに気泡が残ることがない。このように気泡が存在しないため、後の工程で多層プリント配線板1A上に例えば他の実装部品を実装する際の熱処理を行っても気泡が膨脹してICチップ14に悪影響を与えることが発生しない。
本実施の形態では、従来のビルドアップ法などのように、多数の工程を要することなく、一回の積層工程によりICチップ14の上面に放熱用熱伝導部材34を容易に形成することができるため、低コストで放熱効率のよい多層プリント配線板1Aを製造できる。
本実施の形態では、第1〜3の基板10,20,30をそれぞれ別工程で作製しておけばよいため、順次積層して形成する例えばビルドアップ法などに比較して、製造歩留まりを大幅に改善することができる。
本実施の形態では、内蔵されるICチップ14の高さに応じて、その高さと同程度の厚みのリジッド基板21を選択するだけでよいため、ICチップ14の高さが異なる多層プリント配線板を製造する場合でも、低コストで容易に製造できる。
(第2の実施の形態)
本発明の第2の実施の形態に係る多層プリント配線板1Bについて図3および図4を用いて説明する。なお、本実施の形態において、上記第1の実施の形態に係る多層プリント配線板1Aと同一名称の部材は同一の符号で、類似の部材は類似の符号を付して説明を省略する。
本実施の形態に係る多層プリント配線板1Bは、上記第1の実施の形態に係る多層プリント配線板1Aおいて、熱硬化樹脂でなるリジッド基板21,31を、それぞれプリプレグでなるリジッド基板25,35に置き換えた構成である。本実施の形態に係る多層プリント配線板1Bの他の構成は、上記第1の実施の形態に係る多層プリント配線板1Aと同様である。
本実施の形態では、図3に示すように、第1〜3の基板10,20,30を重ね合わせた状態で、積層工程の加熱プレスを行う。この積層工程において加熱プレスしたときに、図4に示すように、プリプレグでなるリジッド基板25,35から溶融して流動性をもった熱硬化樹脂40が、ICチップ14の周囲および各基板間に充填されて気密的な構造となっている。
本実施の形態では、第2の基板20および第3の基板30をプリプレグでなるリジッド基板で構成しているため、ICチップ14の周辺の補強効果がある。
また、上記第1の実施の形態でも同様であるが、フレキシブル基板11を備える第1の基板10を第2および第3の基板20,30よりも長尺な形態として第1の基板10をケーブル部とする使用を行うことも可能となる。
本実施の形態においても上記第1の実施の形態と同様に、ICチップ14の下面周縁よりも高い側面下部からフィレット状に外側に広がるようにアンダーフィル17が形成されているため、ICチップ14とフレキシブル基板11との間に気泡が発生することがない。そして、アンダーフィル17とリジッド基板25とが気密的に接合している。このため、アンダーフィル17とリジッド基板25との間にも気泡が存在しない。このため、本実施の形態においても、上記第1の実施の形態と同様の作用、効果を奏することができる。
また、本実施の形態に係る多層プリント配線板1Bにおいても、ICチップ14の上に放熱用熱伝導部材34が直接接合しているため、ICチップ14の発熱を多層プリント配線板1A外へ効率よく放熱させることができる。このため、本実施の形態においても、上記第1の実施の形態と同様に放熱性向上に伴う種々の効果を奏することができる。
(第3の実施の形態)
本発明の第3の実施の形態に係る多層プリント配線板1Cについて図5および図6を用いて説明する。なお、本実施の形態において、上記第1の実施の形態に係る多層プリント配線板1Aと同一名称の部材は同一の符号で、類似の部材は類似の符号を付して説明を省略する。
本実施の形態に係る多層プリント配線板1Cは、上記第1の実施の形態に係る多層プリント配線板1Aおいて、第3の基板30をリジッド基板31の他方の面(図中、下面)側に熱硬化接着材層41を張り合わせたものである。本実施の形態に係る多層プリント配線板1Cの他の構成は、上記第1の実施の形態に係る多層プリント配線板1Aと同様である。
本実施の形態に係る多層プリント配線板1Cの作用、効果は、上記第1の実施の形態と同様であるが、リジッド基板31の他方の面に熱硬化接着材層41を用いたことで、第2の基板20と第3の基板30との接着力を更に強めることが可能になる。
(第4の実施の形態)
本発明の第4の実施の形態に係る多層プリント配線板1Dについて図7および図8を用いて説明する。
本実施の形態に係る多層プリント配線板1Dは、上記第3の実施の形態に係る多層プリント配線板1Cおいて、第2の基板20のリジッド基板21の他方の面(図中、下面)側にも熱硬化接着材層42を張り合わせたものである。本実施の形態に係る多層プリント配線板1Dの他の構成は、上記第1の実施の形態や第3の実施の形態と同様である。
本実施の形態に係る多層プリント配線板1Dの作用、効果は、上記第3の実施の形態と同様であるが、リジッド基板21の他方の面にも熱硬化接着材層42を用いたことで、第1の基板10と第2の基板20との接着力を更に強めることが可能になる。また、熱硬化接着材層41,42を用いたことにより、加熱プレスに要する加熱温度を低くできる可能性がある。
(第5の実施の形態)
本発明の第5の実施の形態に係る多層プリント配線板1Eについて図9を用いて説明する。
本実施の形態に係る多層プリント配線板1Eは、上記第1の実施の形態に係る多層プリント配線板1Aおいて、実装部品としてICチップではなく、抵抗素子43を実装したものである。本実施の形態に係る多層プリント配線板1Eの他の構成は、上記第1の実施の形態と同様である。なお、図9中、符号43Aは抵抗素子43の両端部に設けられた端子部を示す。
本実施の形態に係る多層プリント配線板1Eでは、放熱量の大きい抵抗素子43を放熱用熱伝導部材34で効率よく放熱させることができる。本実施の形では、従来、内蔵させることができなかった高発熱性の実装部品を内蔵する多層プリント配線板を低コストで製造することが可能である。
(第6の実施の形態)
本発明の第6の実施の形態に係る多層プリント配線板1Fについて図10および図11を用いて説明する。本実施の形態は、上記第1の実施の形態の応用例であり、4層の基板10,20,30,50を一括積層した例である。
本実施の形態の多層プリント配線板1Fにおいて、上記第1の実施の形態の多層プリント配線板1Aと同様の部分に同一符号を付して説明を省略する。
本実施の形態に係る多層プリント配線板1Fの製造方法では、第2の基板20上にICチップ14を実装して、このICチップ14とリジッド基板21との間に、第1の基板10と同様のアンダーフィル17を形成したものを用いる。また、第3の基板30としては、リジッド基板31に、第2の基板20のICチップ14と対応する位置に開口部35が形成されたものを用いる。さらに、第4の基板50としては、第2の基板20のICチップ14に対応する領域内に放熱用熱伝導部材54が形成され、第3の基板30の放熱用熱伝導部材34に対応する位置にも放熱用熱伝導部材54が形成されたものを用いる。そして、これら第1〜4の基板10,20,30,50を一括積層して、加熱プレスを行うことにより、図11に示すような多層プリント配線板1Fの製造が完了する。
本実施の形態では、積層する基板数が増えても、一括積層して1回の加熱処理を行うだけでよいため、製造が容易であり、製造コストを低く抑えることができる。また、第2の基板20にもICチップ14を実装できるため、実装部品の実装密度を高めることができる。
(その他の実施の形態)
上述した実施の形態の開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
例えば、アンダーフィル17とこれに隣接するリジッド基板や接着材層の材料を同一もしくは親和性の高い材料に設定してもよい。
上述の実施の形態では、アンダーフィル17をICチップ14の下面周縁よりも高い位置に至るように形成したが、要はICチップ14の下部周面にアンダーカット状の凹部が発生しないように、ICチップ14の下面周縁以上の高さまで形成することが好ましい。また、アンダーフィル17の露呈する斜面は、ICチップ14とその実装基板との段差を緩和して気泡が溜まりにくい形状であることが好ましい。
また、上述の実施の形態では、放熱用熱伝導部材がICチップの放熱を促進する用途のみに形成されているが、ICチップの上面に電極パッド部が形成されている場合は、この電極パッド部に放熱用熱伝導部材を部品接続電極として接合させて回路配線として用いても勿論よい。
本発明に係る多層プリント配線板は、ICチップの発熱量に応じて放熱用熱伝導部材の太さや本数、配置密度などを変える構成としてもよい。
さらに、貫通電極としてのインナービアは同一基板内では、同一材料の導電性ペーストで例えば印刷法にて一括して形成できるが、放熱用熱伝導部材だけ熱伝導性の高い材料で形成しても勿論よい。
本発明の第1の実施の形態に係る多層プリント配線板の断面図である。 (a)〜(c)は、第1の実施の形態に係る多層プリント配線板の製造方法を示す工程断面図である。 本発明の第2の実施の形態に係る多層プリント配線板の製造方法を示す工程断面図である。 本発明の第2の実施の形態に係る多層プリント配線板の断面図である。 本発明の第3の実施の形態に係る多層プリント配線板の製造方法を示す工程断面図である。 本発明の第3の実施の形態に係る多層プリント配線板の断面図である。 本発明の第4の実施の形態に係る多層プリント配線板の製造方法を示す工程断面図である。 本発明の第4の実施の形態に係る多層プリント配線板の断面図である。 本発明の第5の実施の形態に係る多層プリント配線板の断面図である。 本発明の第6の実施の形態に係る多層プリント配線板の製造方法を示す工程断面図である。 本発明の第6の実施の形態に係る多層プリント配線板の断面図である。
符号の説明
1A,1B,1C,1D,1F 多層プリント配線板
10 第1の基板
20 第2の基板
30 第3の基板
50 第4の基板
11 フレキシブル基板
12,13 配線層
15 ビアホール
16 半田バンプ
17 アンダーフィル
22 配線層
23,33 インナービア
24,35 開口部
21,25,31,35 リジッド基板
34,54 放熱用熱伝導部材
40 熱硬化樹脂
41,42 熱硬化接着材層
43 抵抗素子

Claims (10)

  1. 少なくとも一方の基板面に配線層を備えると共に、実装部品が搭載され、かつ前記実装部品の少なくとも下面に樹脂で形成されたアンダーフィルが充填された第1の基板と、
    樹脂層を備えると共に、前記第1の基板の前記実装部品が搭載された前記基板面に積層され、前記実装部品の全側面に気密的に隣接する第2の基板と、
    樹脂層を備えると共に、前記第2の基板に積層されて、前記第1の基板と前記第2の基板とともに前記実装部品を封止する第3の基板と、
    を備え
    前記アンダーフィルと、前記第2の基板の樹脂層と、前記第3の基板の樹脂層とは、同一材料で形成されていることを特徴とする多層プリント配線板。
  2. 前記アンダーフィルは、前記実装部品の下面周縁もしくは側面から、前記第1の基板の前記基板面における前記実装部品の搭載領域の外側に亘って傾斜面を形成するように充填されていることを特徴とする請求項1記載の多層プリント配線板。
  3. 前記第3の基板は、前記実装部品の上面に接合する放熱用熱伝導部材を備え、前記放熱用熱伝導部材は前記第3の基板の厚さ方向に貫通するように形成されていることを特徴とする請求項1又は請求項2に記載された多層プリント配線板。
  4. 前記放熱用熱伝導部材は、部品接続電極であることを特徴とする請求項3記載の多層プリント配線板。
  5. 前記第2の基板と前記第3の基板に、前記第1の基板、前記第2の基板、および前記第3の基板の相互間を電気的に接続する貫通電極が形成されていることを特徴とする請求項1乃至請求項4のいずれか一項に記載された多層プリント配線板。
  6. 少なくとも一方の基板面に配線層を備え実装部品が搭載された第1の基板の、前記実装部品と前記第1の基板の基板面との間に樹脂を充填して、アンダーフィルを形成する工程と、
    前記実装部品に対応する領域に開口部を形成した、樹脂層を備えた第2の基板を用意する工程と、
    前記第2の基板の上に配置される、樹脂層を備えた第3の基板を用意する工程と、
    前記第1の基板の上に、順次、前記第2の基板、前記第3の基板を積み重ねた状態で、加熱を伴って一括積層させて前記実装部品を溶融樹脂で覆う積層工程と、
    を備え
    前記アンダーフィルと、前記第2の基板の樹脂層と、前記第3の基板の樹脂層とは、同一材料で形成されていることを特徴とする多層プリント配線板の製造方法。
  7. 前記アンダーフィルを、前記積層工程の前に未硬化状態もしくは半硬化状態で保持し、前記積層工程を経て本硬化させることを特徴とする請求項6記載の多層プリント配線板の製造方法。
  8. 前記アンダーフィルを、前記実装部品の下面周縁もしくは側面から、前記第1の基板の前記基板面における前記実装部品の搭載領域の外側に亘って傾斜面を形成するように充填することを特徴とする請求項6又は請求項7に記載された多層プリント配線板の製造方法。
  9. 前記第3の基板の前記実装部品に対応する領域内に、厚さ方向に貫通する放熱用熱伝導部材を形成し、前記積層工程を経て前記放熱用熱伝導部材と前記実装部品とを接合させることを特徴とする請求項6乃至請求項8のいずれか一項に記載された多層プリント配線板の製造方法。
  10. 前記積層工程の前に、前記第2の基板と前記第3の基板に、前記第1の基板、前記第2の基板、および前記第3の基板の相互間を接続する貫通電極を形成しておくことを特徴とする請求項6乃至請求項9のいずれか一項に記載された多層プリント配線板の製造方法。
JP2006344374A 2006-12-21 2006-12-21 多層プリント配線板およびその製造方法 Active JP4939916B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006344374A JP4939916B2 (ja) 2006-12-21 2006-12-21 多層プリント配線板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006344374A JP4939916B2 (ja) 2006-12-21 2006-12-21 多層プリント配線板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008159682A JP2008159682A (ja) 2008-07-10
JP4939916B2 true JP4939916B2 (ja) 2012-05-30

Family

ID=39660300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006344374A Active JP4939916B2 (ja) 2006-12-21 2006-12-21 多層プリント配線板およびその製造方法

Country Status (1)

Country Link
JP (1) JP4939916B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5271627B2 (ja) * 2008-07-30 2013-08-21 株式会社フジクラ 多層プリント配線板
JP5589302B2 (ja) * 2008-11-12 2014-09-17 富士通株式会社 部品内蔵基板及びその製造方法
WO2010134262A1 (ja) * 2009-05-20 2010-11-25 株式会社村田製作所 部品内蔵層を有する電子部品モジュールの製造方法
JP2013165086A (ja) * 2010-05-31 2013-08-22 Panasonic Corp セラミック多層基板とセラミック多層基板の製造方法
JP5167516B1 (ja) 2011-11-30 2013-03-21 株式会社フジクラ 部品内蔵基板及びその製造方法並びに部品内蔵基板実装体
JP6028256B2 (ja) * 2011-11-30 2016-11-16 株式会社フジクラ 部品内蔵基板及びその製造方法
JP5406389B2 (ja) 2012-03-01 2014-02-05 株式会社フジクラ 部品内蔵基板及びその製造方法
JP6221221B2 (ja) * 2012-03-27 2017-11-01 Tdk株式会社 電子部品内蔵基板及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3207174B2 (ja) * 1999-02-01 2001-09-10 京セラ株式会社 電気素子搭載配線基板およびその製造方法
JP2000277564A (ja) * 1999-03-23 2000-10-06 Casio Comput Co Ltd 半導体装置及びその製造方法
JP2001077536A (ja) * 1999-09-01 2001-03-23 Sony Corp 電子回路内蔵プリント配線板およびその製造方法
JP4040389B2 (ja) * 2001-09-27 2008-01-30 大日本印刷株式会社 半導体装置の製造方法
JP2003124380A (ja) * 2001-10-15 2003-04-25 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュールおよびその製造方法
JP3524545B2 (ja) * 2002-01-23 2004-05-10 松下電器産業株式会社 回路部品内蔵モジュールの製造方法
JP2003243797A (ja) * 2002-02-19 2003-08-29 Matsushita Electric Ind Co Ltd モジュール部品
JP2004158545A (ja) * 2002-11-05 2004-06-03 Denso Corp 多層基板及びその製造方法
JP2005333079A (ja) * 2004-05-21 2005-12-02 Matsushita Electric Ind Co Ltd 半導体素子実装構造体
JP4688554B2 (ja) * 2004-12-01 2011-05-25 株式会社リコー 電子部品実装体の製造方法
JP2006186058A (ja) * 2004-12-27 2006-07-13 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法

Also Published As

Publication number Publication date
JP2008159682A (ja) 2008-07-10

Similar Documents

Publication Publication Date Title
JP4939916B2 (ja) 多層プリント配線板およびその製造方法
JP4592751B2 (ja) プリント配線基板の製造方法
JP2790122B2 (ja) 積層回路基板
JP4830120B2 (ja) 電子パッケージ及びその製造方法
US20150214193A1 (en) Stacked electronic component and manufacturing method thereof
WO2012096277A1 (ja) 樹脂封止型モジュール
KR19990082715A (ko) 반도체장치
JP4864810B2 (ja) チップ内蔵基板の製造方法
JP4545022B2 (ja) 回路装置およびその製造方法
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
JP2004342988A (ja) 半導体パッケージの製造方法、及び半導体装置の製造方法
JP4203031B2 (ja) 積層型電子部品の製造方法
KR20170016550A (ko) 반도체 패키지의 제조 방법
WO2010103695A1 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JP2012074497A (ja) 回路基板
JP2009135391A (ja) 電子装置およびその製造方法
JP5397012B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2007103614A (ja) 半導体装置および半導体装置の製造方法
JP4849926B2 (ja) 半導体装置及び半導体装置の製造方法
JP5369875B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2011071234A (ja) 半導体装置およびその製造方法
JP2007067053A (ja) 部品内蔵モジュールとその製造方法
KR20030085449A (ko) 개량된 플립 칩 패키지
JPH11274372A (ja) 半導体装置及びその半導体パッケージ
JP5601413B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4939916

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250